【課題】同一の半導体層上に、半導体素子とセンサ素子とが形成され、半導体素子の温度が、高い応答速度でセンサ素子により検出される複合半導体装置を提供すること。

【解決手段】同一の半導体層上に、ＦＲＤとＳＢＤとが並存するように形成した複合半導体装置は、
ＦＲＤ１１が、Ｎ型の第１半導体層１と、第１半導体層１上に島状に形成され、且つ、第１半導体層１とＰＮ接合が形成されるＰ型の第２半導体層２と、第２半導体層２上に形成され第２半導体層２と電気的に接続される第１電極５と、で構成され、
ＳＢＤ１２が、第１半導体層１と、第１半導体層１上に形成され、且つ、第１半導体層１との間にショットキー接合が形成される第２電極６と、で構成され、
第２電極６、又は、第２電極６と接触する伝熱板が、平面的に見て第１電極５と重なるように延伸して形成されている。 （もっと読む）

【課題】サージ電圧による内部回路の破壊を防ぐと共に、サージ保護回路における耐圧のばらつきの影響を受けることなく、半導体集積回路装置の特性を向上させる容量素子をサージによる破壊から保護できるようにする。
【解決手段】半導体集積回路装置は、第１の外部端子２、高電位電源端子３及び低電位電源端子４のそれぞれに接続された内部回路１と、第１の外部端子２と低電位電源端子４との間に接続され、第１の外部端子２に印加されたサージ電圧から内部回路１を保護するサージ保護回路６Ａと、一端子が第１の外部端子２と接続された容量素子７と、該容量素子７の他端子と低電位電源端子４との間に接続されたＭＯＳトランジスタ９と、サージ電圧が第１の外部端子２に印加された場合に、内部回路１を停止状態とし且つＭＯＳトランジスタ９を活性化しない制御回路１０とを有している。 （もっと読む）

【課題】 本発明は、エミッタ拡散領域、ベースコンタクト領域、及びコレクタコンタクト領域を有する保護素子と、コレクタコンタクト領域と電気的に接続されるボンディングパッドとを備えた半導体装置に関し、半導体装置の小型化を図ることを課題とする。
【解決手段】 保護素子１４の形成領域に対応するＮ型エピタキシャル層１２と、ボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２とを分離することなく、保護素子１４及びボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２を連続して囲むようにＰ型アイソレーション領域１６を設けた。 （もっと読む）

【課題】
チップ面積に対するダイオード領域の面積の縮小を図ること。
【解決手段】
基板１上に形成される絶縁ゲート型トランジスタと、基板１上に形成されるとともに、絶縁ゲート型トランジスタのゲートと端子との間に複数個直列に接続された複数のダイオードＤ１、Ｄ２、Ｄ３を有し、端子からのサージ電圧の印加によりブレークダウンするダイオードアレイと、を備える。ダイオードアレイは、Ｐ型の基板１上に形成されるとともに、ダイオードＤ１、Ｄ２、Ｄ３ごとにカソードとなる複数のＮ型ウェル２ａ、２ｂ、２ｃを有する。Ｎ型ウェル２ａ、２ｂ、２ｃ間のそれぞれの間隔Ｓ１、Ｓ２は異なる。 （もっと読む）

【課題】 ＨＢＴセル内での発熱均一性を保ち、かつ、高周波帯域の利得特性を向上させたバイポーラトランジスタを提供する。
【解決手段】 ベースメサフィンガー（エミッタレッジ層１５、ベース層１６及びコレクタ層１７）を２本のコレクタフィンガー（コレクタ電極１３）で挟み、ベースメサフィンガー上に１本のベースフィンガー（ベース電極１２）及びその両側の２本のエミッタフィンガー（エミッタ層１４及びエミッタ電極１１）を形成した構造である。２本のエミッタフィンガーは、ベースフィンガーを基準に対称の位置に形成される。 （もっと読む）

【課題】ＩＣチップのレイアウト上の面積を縮小することができ、チップ面積増加によるコストアップを抑えるとともに、チップレイアウト配置上の制約を無くしつつ、回路誤動作および素子破壊を防止することができるＤＣブラシモータ駆動半導体集積回路を提供する。
【解決手段】フライホイールダイオードを設けることなく、モータ逆起電圧により出力端子３が電源電圧端子１より大きな電圧になった場合に、ＰＮＰトランジスタ４がオンしてパワートランジスタ９をオンさせ、過大なモータ逆起電圧が発生するのを抑えることにより、出力端子３の電圧が小さくなるように動作させ、回路誤動作および素子破壊を防止する。 （もっと読む）

【課題】 熱的安定性と信頼性を両立し、さらに静電破壊耐量を向上したＨＢＴを備えた半導体装置を提供する。
【解決手段】 化合物半導体からなる基板の主面上に、順に形成されたサブコレクタ層、コレクタ層、ベース層４およびエミッタ層５、ならびにコレクタ層４と電気的に接続されたコレクタ電極、ベース層４と電気的に接続されたベース電極、エミッタ層５上に形成され、エミッタ層５と電気的に接続されたエミッタメサ層６Ｍ、およびエミッタメサ層６Ｍと電気的に接続されたエミッタ電極１３を備えたＨＢＴであって、このエミッタメサ層６Ｍが、ｎ型ＧａＡｓ層からなる半導体層６と、半導体層６上のｎ^＋型ＧａＡｓ層からなる高濃度半導体層６Ｂと、高濃度半導体層６Ｂ上のｎ型ＩｎＧａＡｓ層からなるバラスト抵抗層７とを有する。 （もっと読む）

【課題】増幅器としての高周波特性を損ねることなく、バイポーラトランジスタの過電流による熱的な粗密を緩和することができ、半導体素子の破壊を小規模な回路構成で防ぐことができる半導体装置を提供する。
【解決手段】複数のＨＢＴを並列接続した高出力トランジスタの各ベースごとにバイアス電流の印加を制御し、また、エミッタ数が、ベースの数ｎに対して２の（ｎ−１）乗倍で増大するマルチエミッタ素子を使うことにより、２進数により表せる値で各ベースごとのバイアス電流の印加を制御し、また、非常に大きな構造を有する方向性結合器の代わりに、高出力トランジスタのエミッタをマルチエミッタ構造にし、そのエミッタの一つの電流をモニタする。 （もっと読む）

【課題】 各トランジスタ間の特性ばらつき等に起因する動作の不均一、さらにそれによる熱暴走に起因する素子破壊を回避しつつ、チップ面積の増大という問題を回避できるトランジスタ集積回路装置を提供する。
【解決手段】 ベースバラスト抵抗１２は、所定の金属を薄膜化させてシート抵抗として機能させることで形成される。容量１３は、ベースバラスト抵抗１２を下部電極として共用し、ベースバラスト抵抗１２上に誘電体１３ｂ及び上部電極１３ａを順に積層することで形成される。ベースバラスト抵抗１２の一方端は、上部電極１３ａと接続点１４で電気的に接続されている。この接続点１４には、上部電極１３ａに接続される配線１６を介して、高周波信号が入力される。一方、ベースバラスト抵抗１２の他方端は、接続点１５及び配線１７を介してトランジスタ１１のベースに接続される。 （もっと読む）

【課題】多セル構造のバイポーラトランジスタからなる電力増幅器では、高出力時に熱分布上コレクタ出力側が高くなるため、コレクタ出力側が熱暴走し、破壊に到る。
【解決手段】コレクタ出力側のトランジスタのベースに接続されたバラスト抵抗を大きくすることによって、発熱量の多いトランジスタのベース電位を低く抑えることができ、発熱によるベース電位の上昇の正帰還を抑制することができるため、熱暴走を避けることができる。 （もっと読む）