【課題】BiFETデバイスに含まれるFETのオン抵抗の悪化を抑制する。
【解決手段】共通基板１上に第1ＳＬ１０及び第２ＳＬ２０積層体が順に形成された半導体装置であって、第2積層体が除去されて残存する第1積層体は、電界効果型トランジスタを構成し、第1積層体上に積層された第2積層体は、電界効果型トランジスタとは異なる素子（バイポーラトランジスタ）を構成し、電界効果型トランジスタを構成する第1積層体は、第1積層体に形成されるリセスの停止位置を規定し、かつInGaPから成るエッチング停止層１０と、リセス内に配置されるゲート電極２５の下方に配置され、かつAlGaAsから成る下部化合物半導体層８と、エッチング停止層１０と下部化合物半導体層８との間に挿入され、エッチング停止層に含まれるリンが下部化合物半導体層まで熱拡散し、下部化合物半導体層を構成する元素と化合することを抑止するスペーサ層９とを含む。 （もっと読む）

【課題】ＳＯＳ基板の異方性を低減して半導体装置のデバイス特性の面内均一性を向上する。
【解決手段】絶縁体基板１０１の主面上にＳｉ層（またはＳｉ基板）１００を有する半導体装置１０において、絶縁体基板１０１はサファイア基板１０１であり、絶縁体基板１０１の主面はｃ面である。サファイア基板１０１において異方性の少ないｃ面にＳｉ層１００を形成するので、Ｓｉ層１００上に形成された半導体装置１０のデバイス特性の面内均一性を向上することができる。 （もっと読む）

【課題】面積の増加を抑制可能なＥＳＤ保護回路を有する半導体装置を提供する。
【解決手段】入力端子１１及び出力端子２１を有する高周波信号の処理部と、スパイラルをなして連続したｐ側領域であるスパイラル状ｐ側領域１７、スパイラル状ｐ側領域１７と同様形状をなして連続したｎ側領域であるスパイラル状ｎ側領域１９、及びスパイラル状ｐ側領域１７とスパイラル状ｎ側領域１９とが接合した同様形状のスパイラルをなして連続したｐｎ接合を有し、スパイラルの一端部となるスパイラル状ｎ側領域１９の端部が入力端子１１に接続され、スパイラルの他端部となるスパイラル状ｐ側領域１７の端部が接地端子に接続されたＥＳＤ保護素子とを備えている。 （もっと読む）

【課題】ＤＡＴ技術を利用した電力増幅器において、能動素子として高耐圧トランジスタを用いた場合に、その特性を十分に活用することができる技術を提供する。
【解決手段】３個のほぼ等価なプッシュプル増幅器を具備している。プッシュプル増幅器における１対のトランジスタ３Ａ〜３Ｆのドレインは、金属配線１Ａ〜１Ｈから成る電流経路により相互に接続され、電流経路の中間点が正電源Ｖｄｄに接続されている。金属配線１Ａ〜１Ｈのうちトランジスタのドレインからその正電源Ｖｄｄに至る部分が１本の１次コイルを構成する。１次コイルが、それらと近接して配置された金属配線２から成る２次コイルと磁気的に結合することにより、１次コイルからの出力を合成し２次コイルの出力端子から出力する。１本の１次コイルに相当する金属配線の長さに対する、２次コイル全体に相当する金属配線の長さの比が、およそ３である。 （もっと読む）

【課題】省スペース性および高周波特性を両立する半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、半導体基板１と、半導体基板１上に形成されたサブコレクタ層２と、サブコレクタ層２上に形成されたコレクタ層３と、コレクタ層３上に形成されたベース層４と、ベース層４上に形成されたエミッタ層５と、コレクタ層３と接続されるコレクタ電極８ａと、ベース層４と接続されるベース電極７と、エミッタ層５と接続されるエミッタ電極６と、サブコレクタ層２をスパイラル状に区画する絶縁領域１６と、スパイラル状に区画されたサブコレクタ層２の一端に接続される第１のインダクタ電極８ｂと、スパイラル状に区画されたサブコレクタ層２の他端に接続される第２のインダクタ電極８ｃとを備える。 （もっと読む）

本発明は、マルチトリガリング問題を低減しかつ回路のＥＳＤ性能を増大するために異なるフィンガまたはＳＣＲを結合する利点を有する、複数のＳＣＲフィンガ（ＳＣＲ）を有するシリコン制御整流器（ＳＣＲ）を有する静電放電（ＥＳＤ）保護回路を提供する。さらに、ブースト回路が導入されることができ、またはさらに、複数ＳＣＲが、共通ベースを通して固有に結合されることができる。
（もっと読む）

【課題】 電力増幅モジュールやそれに用いる集積受動部品または半導体チップの低コスト化および高性能化を図る。
【解決手段】 集積受動部品５において、シード膜５１、銅膜５３およびニッケル膜５４の積層膜からなる配線５５により、ＲＦパワーモジュールのローパスフィルタ回路を構成するインダクタ素子が形成される。ニッケル膜５４は、銅膜５３の全面上に形成され、表面保護膜としての絶縁膜６１の開口部６２から露出するニッケル膜５４上に、金膜６３およびバンプ電極６４が形成されている。ニッケル膜５４は、無電解Ｎｉ−Ｐめっき膜であり、リンを１０重量％以上含有し、非磁性状態とされている。 （もっと読む）

【課題】スプリアスノイズによるＣＮ比の劣化を低減できるようにした信号処理用半導体集積回路の提供。
【解決手段】ノイズの発生源となる発振回路を含む第１の回路ブロックと、該発振回路からのノイズが基体を通して伝達されることで誤動作するおそれのある回路を含む第２の回路ブロックを半導体基板表面の各々絶縁分離帯２３１，２３２で囲まれた第１の島領域２４１と第２の島領域２４２に形成し、第１の島領域２４１と第２の島領域２４２の能動素子形成箇所を除く基体領域２０３には低抵抗の半導体領域２５１，２５２を形成するとともに、低抵抗の半導体領域２５１，２５２を安定な電圧端子に接続させるようにした。 （もっと読む）

【課題】受信信号と局部発振信号とを合成して周波数を変換して信号処理を行なう信号処理用半導体集積回路において、スプリアスノイズによるＣＮ比の劣化を低減することができる。
【解決手段】ノイズの発生源となるＲＦ用の第１発振回路１３２およびＩＦ用の第２発振回路１３１と、受信信号と上記第１発振回路の発振信号とを合成して周波数変換する第１ミキサ回路１１３と、上記第１ミキサ回路で周波数変換された信号を増幅する増幅回路１１５と、増幅された信号を復調する復調回路１１６と、送信信号と上記第２発振回路の発振信号とを合成して周波数変換する第２ミキサ回路１２２とを有する信号処理用半導体集積回路において、少なくとも上記第１ミキサ回路１１３および上記第１発振回路１３２の回路ブロックと、上記第２発振回路１３１および上記増幅回路１１５および上記復調回路１１６の回路ブロックとを半導体基板上において離間して配置する。 （もっと読む）

【課題】 トランジスタの熱暴走を防止すると共に、ベースバラスト抵抗による所望周波数成分の電力利得の低下を抑制しつつ、不要な高調波成分や帯域外信号成分の電力利得を大幅に低減させることができるトランジスタ回路を提供する。
【解決手段】 トランジスタ回路１は、トランジスタ１１、ベースバラスト抵抗１２、容量１３及びインダクタ１４で構成される複数のトランジスタセル１０からなる。トランジスタ１１のコレクタ及びエミッタは、それぞれトランジスタ回路１のコレクタ端子１ｃ及びエミッタ端子１ｅに共通接続される。ベースバラスト抵抗１２は、一方端がトランジスタ１１のベースに、他方端がトランジスタ回路１のベース端子１ｂに接続される。容量１３とインダクタ１４とは、直列接続されて直列共振回路１５を形成し、ベースバラスト抵抗１２と並列に、トランジスタ１１のベースとトランジスタ回路１のベース端子１ｂとの間に接続される。 （もっと読む）

【課題】 各トランジスタ間の特性ばらつき等に起因する動作の不均一、さらにそれによる熱暴走に起因する素子破壊を回避しつつ、チップ面積の増大という問題を回避できるトランジスタ集積回路装置を提供する。
【解決手段】 ベースバラスト抵抗１２は、所定の金属を薄膜化させてシート抵抗として機能させることで形成される。容量１３は、ベースバラスト抵抗１２を下部電極として共用し、ベースバラスト抵抗１２上に誘電体１３ｂ及び上部電極１３ａを順に積層することで形成される。ベースバラスト抵抗１２の一方端は、上部電極１３ａと接続点１４で電気的に接続されている。この接続点１４には、上部電極１３ａに接続される配線１６を介して、高周波信号が入力される。一方、ベースバラスト抵抗１２の他方端は、接続点１５及び配線１７を介してトランジスタ１１のベースに接続される。 （もっと読む）

【課題】バイポーラトランジスタを形成する半導体層のうち、ベース層とコレクタ層とで構成されるＰＮ接合及びバイポーラトランジスタを用いて同一半導体基板上に容量成分と直列に繋がる抵抗成分の小さい可変容量素子を備えた電圧制御発振回路を形成できるようにした半導体装置を提供する。
【解決手段】バイポーラトランジスタ（ＢＰＴ）を形成する半導体層のうちベース層とコレクタ層とによって形成されるＰＮ接合を、単一のコレクタ層８に複数のベース層９を形成することによって複数個のＰＮ接合を形成すると共に、各ＰＮ接合を上記コレクタ層を共通として逆直列接続し、各ベース層間に発生する容量が共通のコレクタ層に印加する電圧に応じて変化するようにした可変容量素子３１を同一半導体基板６上に形成されたＢＰＴ１０と組み合わせて接続することにより電圧制御発振回路を形成する構成とする。 （もっと読む）

本発明は、導体線路を含む１つまたは複数の受動電子構成要素（２０）がその上に設けられた、電荷を含む誘電体層（３、４）で覆われた、高抵抗半導体基板（２）を有する半導体本体（１）を備える半導体デバイス（１０）であって、この受動素子（２０）の位置で、ある領域（５）が半導体基板（２）と誘電体層（３、４）の間の境界面に存在し、その結果、この領域（５）の位置で、電荷によってデバイス（１０）中に誘起された電気伝導チャネルの伝導度が制限される、半導体デバイス（１０）に関する。本発明によれば、領域（５）は、堆積によって形成され、半絶縁材料を含む。その結果、反転チャネルが半絶縁領域（５）内に形成されるので、デバイス（１０）は高周波電力損失が非常に低い。デバイス（１０）はさらに、より高い温度バジェットを可能にし、したがって半導体本体（１）内への能動半導体素子（８）の集積化を可能にする。領域（５）に非常に適した半絶縁材料は、ＳｉＣ、ＳＩＰＯＳ、またはＰＯＬＹＤＯＸである。
（もっと読む）