【課題】ＦｅＲＡＭを安定的に量産する。
【解決手段】ＦｅＲＡＭの強誘電体キャパシタを形成する際、下部電極層上にＰＺＴの層をスパッタした後（ステップＳ６，Ｓ７）、それを結晶化するため、そのスパッタで用いたターゲットのそれまでの使用量（使用時間）によらずデータ保持特性等の所定のキャパシタ性能が得られるように制御された環境下で第１のＲＴＡ処理を行う（ステップＳ８）。例えば、そのＲＴＡ処理時にＯ_２ガス流量を適切な範囲に制御する。その後、上部電極層の形成や第２のＲＴＡ処理を行い（ステップＳ９〜Ｓ１１）、強誘電体キャパシタを形成する（ステップＳ１２）。これにより、所定のキャパシタ性能を有する強誘電体キャパシタを歩留まり良く形成することができ、ＦｅＲＡＭが安定的に量産可能になる。 （もっと読む）

【課題】コンパクトなエネルギー分布と高い注入効率をもって輸送を行う電荷キャリアを有する導体−材料系を半導体デバイス、メモリセルおよびメモリアレイに適用する方法及び装置を提供する。
【解決手段】ある実施形態では、導体−材料系は、帯域通過フィルタ機能、電荷フィルタ機能、分圧器機能、質量フィルタ機能を電荷キャリアの流れに提供する導体−フィルタ系である。別の実施形態では、導体−材料系は、電荷キャリアを捕集するために影像力障壁低下効果を提供する導体−絶縁体系である。電荷注入系は前記導体−フィルタ系を含み、前記導体−絶縁体系がさらに設けられる、半導体デバイスおよび不揮発性メモリデバイスのための、電荷のフィルタ処理、注入、捕集の方法および装置。さらに、メモリセルおよびアレイ構造に基づく装置およびその製造方法。 （もっと読む）

【課題】垂直トレンチ半導体・酸化物・窒化物・酸化物・半導体（ＳＯＮＯＳ）記憶セルがセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板に作られた半導体メモリ素子を提供すること。
【解決手段】この記憶セルは、埋込み絶縁層で互いに隔てられた上部半導体層と下部半導体層を含むセミコンダクタ・オン・インシュレータ基板と、前記セミコンダクタ・オン・インシュレータ基板の中に位置する少なくとも１つの垂直トレンチＳＯＮＯＳ記憶セルと、を備え、前記少なくとも１つの垂直トレンチＳＯＮＯＳ記憶セルは、前記垂直トレンチの下に位置するソース拡散と、前記垂直トレンチの一方の側に位置する選択ゲート・チャネルと、前記選択ゲート・チャネルの上に接触して位置している外方拡散／Ｓｉ含有ブリッジと、前記ブリッジの上部に近接しかつ接触して位置しているシリサイド化ドープ領域とを含み、前記ブリッジは、前記上部半導体層、前記埋込み絶縁層および前記下部半導体層の中に存在している。 （もっと読む）

【課題】強誘電体キャパシタを構成する各層の結晶配向性が良好に制御された半導体装置およびその製造方法を提供する。
【解決手段】本発明にかかる半導体装置は、基体１０と、前記基体の上方に設けられた絶縁層１２と、前記絶縁層を貫通するプラグ３４と、前記プラグの上方に設けられた第１バリア層４２と、前記第１バリア層４２の上方に設けられた金属酸化物層４４と、前記金属酸化物層の上方に設けられ、所定の配向を有する第２バリア層４６と、前記第２バリア層の上方に設けられた第１電極４０と、前記第１電極の上方に設けられた強誘電体層５０と、前記強誘電体層の上方に設けられた第２電極６０と、を含む。 （もっと読む）

【課題】強誘電体層の劣化防止とトランジスタへの水素シンター処理による効果とを両立させることのできる、強誘電体メモリの製造方法を提供する。
【解決手段】半導体基板４に駆動トランジスタ３を形成する工程と、駆動トランジスタ３を覆って半導体基板４上に第１層間絶縁膜６を形成する工程と、第１層間絶縁膜６上に第１水素バリア膜７を形成する工程と、第１水素バリア膜７上に、駆動トランジスタ３に電気的に接続する強誘電体キャパシタ２を形成する工程と、を備えた強誘電体メモリ１の製造方法である。駆動トランジスタ３を形成する工程と第１水素バリア膜７を形成する工程との間に、水素シンター処理を行う工程を有している。 （もっと読む）

【課題】超臨界状態の二酸化炭素を使用する製造方法であって、信頼性の高い半導体シリ
コン基板を与えることのできる半導体シリコン基板の製造方法を提供すること。
【解決手段】温度３１〜１００℃および圧力１８〜４０ＭＰａの条件下、超臨界状態の二
酸化炭素の存在下に、被処理基板に対し洗浄を行なう洗浄工程、
温度１５０〜３５０℃および圧力７．５〜１２ＭＰａの条件下、導電膜および絶縁膜か
らなる群より選ばれる少なくとも一つを形成する成膜工程、
温度３１〜１００℃および圧力１８〜４０ＭＰａの条件下、エッチングを行うエッチン
グ工程、ならびに
温度３１〜８０℃および圧力１８〜４０ＭＰａの条件下、レジストを除去するレジスト
剥離工程、
のうち少なくとも２つの工程を有することを特徴とする半導体シリコン基板の製造方法
。 （もっと読む）

【課題】電子機器内の電子回路、特に、超小型の高速動作メモリ回路や高周波領域で動作する集積回路等で用いられる、誘電体と導電多層膜の組み合わせを基本構成とする高性能メモリ・容量素子などにおいて、素子の性能の向上を可能とする導電多層膜を提供する。
【解決手段】第１導電体薄膜１０３は、第２導電体薄膜１０２の側に配置された第１傾斜機能領域１３１と、誘電体相１０４の側に配置された第１導電体相１３２とから構成されている。第１導電体薄膜１０３を構成してる第１傾斜機能領域１３１は、電極１０１の側から誘電体相１０４の側にかけて、化学結合的な状態，原子配列構造的な状態，及び電気特定的の状態の少なくとも１つの状態が徐々に変化し、バッファ作用による格子整合性の向上と、バリア作用による拡散制御性の向上を実現する傾斜機能を有している。 （もっと読む）

【課題】７０ｎｍ級以下の金属配線を有する次世代ＤＲＡＭ製品で必要とされる静電容量を確保し、かつ、漏れ電流特性をも改善できる半導体素子のキャパシタ製造方法を提供すること。
【解決手段】下部電極１５を形成するステップと、該下部電極上にＡＬＤ法でジルコニウム、アルミニウム及び酸素がそれぞれ所定のモル分率ｘ、ｙ、ｚを有して混合されたＺｒ_ｘＡｌ_ｙＯ_ｚ誘電膜１６を形成するステップと、該誘電膜上に上部電極１７を形成するステップとを含む。 （もっと読む）

【課題】特に水素バリア膜と層間絶縁膜とからなる積層膜にコンタクトホールを形成する場合に、得られるプラグの抵抗異常等が起こるのを防止した強誘電体メモリの製造方法とこれによって得られる強誘電体メモリを提供する。
【解決手段】基体４上に形成された下部電極８と強誘電体層９と上部電極１０とからなる強誘電体キャパシタ２を有する強誘電体メモリ１である。強誘電体キャパシタ８を覆って形成された第１層間絶縁膜１４の第１コンタクトホール１７内に第１プラグ１８が設けられ、第１層間絶縁膜１４及び第１プラグ１８を覆って形成された水素バリア膜１５と第２層間絶縁膜１６とからなる積層膜に、第１コンタクトホール１７に連通する第２コンタクトホール１９が形成され、第２コンタクトホール１９内に、第１プラグ１８に導通する第２プラグ２０が設けられている。 （もっと読む）

【課題】特性の良好な金属酸化膜を提供し、半導体装置の特性を向上させる。
【解決手段】半導体装置（例えば、強誘電体膜）の製造において、基板１００上に例えば強誘電体膜となる、金属アルコキシド塗布膜を形成し、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を熱源とした熱処理を施し、金属アルコキシド塗布膜を焼成するとともに、形成される強誘電体膜（金属酸化膜）の改質を行う。かかる熱処理によれば、火炎中もしくは火炎の周囲の水酸基ラジカル（ＯＨ^*）や酸素ラジカル（Ｏ^*）等により、加水分解や重縮合反応が促進され、未反応部が低減し、強誘電体膜（金属酸化膜）の膜質が向上する。 （もっと読む）

【課題】ゲートにおいて誘電体膜の長さが左右対称になる自己整列電荷トラップ層を形成し、マスク作業によるミスアラインを防止する半導体素子及びその製造方法を提供すること。
【解決手段】半導体基板上に形成されたゲート酸化膜と、前記ゲート酸化膜により上部を除いた全面がカバーリングされた第３ゲート電極（１２０Ａ）と、前記ゲート酸化膜の両側部の前記半導体基板上に形成された第１及び第２誘電体膜と、前記第１及び第２誘電体膜の上部にそれぞれ形成され、前記第３ゲート電極（１２０Ａ）より高く形成された第１及び第２ゲート電極（１１６Ａ及び１１６Ｂ）と、前記第１及び第２ゲート電極（１１６Ａ及び１１６Ｂ）間の前記ゲート酸化膜及び第３ゲート電極（１２０Ａ）の上部に形成され、前記第１、第２及び第３ゲート（１１６Ａ，１１６Ｂ及び１２０Ａ）と電気的に連結される第４ゲート電極（１２２Ａ）を含むことを特徴とする半導体素子。 （もっと読む）

【課題】プラグのリセスの発生が抑制され、信頼性の向上が図られたスタック構造の強誘電体メモリを含む半導体装置を提供する。
【解決手段】本発明にかかる半導体装置は、基体１０と、基体の上方に設けられた絶縁層１２と、絶縁層に設けられたコンタクトホール２０と、コンタクトホールの内部に設けられ、絶縁層の上面よりも低い上面を有する第１プラグ３４と、コンタクトホールの内部であって、第１プラグの上に設けられた第２プラグ３８と、少なくとも第２プラグの上方に設けられた第１電極４２と、第１電極の上方に設けられた強誘電体層４４と、強誘電体層の上方に設けられた第２電極４６と、を含み、第２プラグは、タングステン層を含む。 （もっと読む）

【課題】
絶縁膜に形成したトレンチ内に王冠構造のキャパシタを設ける場合、トレンチ内壁に形成した第１の上部電極とプレートとなる第２の上部電極との間に誘電体が介在するため、上部電極相互の接続が困難になる問題を解決する。
【解決手段】
窒化チタン上に形成した酸化タンタルを熱処理すると完全導通状態になる特性を利用して、第１の上部電極とプレート上部電極との導通を確保する。トレンチを形成した絶縁膜を湿式エッチングで除去することなく王冠構造を作成できるので、下部電極の倒壊やペアビット不良を回避してキャパシタ容量がほぼ２倍となるスタックトレンチ型のキャパシタを提供することができる。 （もっと読む）

【課題】特性制御が可能で、安価に作製でき、かつ特性が安定した双安定デバイス、双安定メモリ素子、および製造方法を提供する。
【解決手段】少なくとも一部が有機微結晶で構成され、バイアス電圧に応じて抵抗値が変化する有機双安定層を有することにより、特性制御が可能で、安価に作製でき、かつ特性ばらつきが少なくなる。また、少なくとも一部が有機微結晶で構成され、バイアス電圧に応じて所定の抵抗値範囲以下の低抵抗状態もしくは所定の抵抗値範囲以上の高抵抗状態に切り替わる有機双安定層を有することにより、特性制御が可能で、安価に作製でき、かつ特性ばらつきが少なくなる。 （もっと読む）

【課題】ＤＲＡＭキャパシタにおいて、上部電極内に発生する応力を低減することにより、容量絶縁膜の劣化を抑制する。
【解決手段】溝部１２内に形成された下部電極１３と、下部電極１３の上を覆う容量絶縁膜１４と、容量絶縁膜１４を挟んで複数の下部電極１３を覆う上部電極１５とを備え、上部電極１５には、開口部である応力緩衝部１７が形成されている。応力緩衝部１７である開口部は、上部電極１５の上にマスクを形成してエッチングを行うことにより形成されている。 （もっと読む）

【課題】不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】スイッチング素子と、スイッチング素子に連結されたストレージノードとを備え、ストレージノードは、第１電極及び第２電極と、第１電極と第２電極との間に介在されるものであって、遷移金属酸化物またはアルミニウム酸化物で形成されたデータ保存層と、データ保存層の上面と下面のうち少なくともいずれか一つの面に伝導性の金属酸化物で形成されて、データ保存層と第１、第２電極との間の界面特性を向上させるコンタクト層と、を備える不揮発性メモリ素子である。 （もっと読む）

【課題】メモリセルのカップリング比の増大とリーク電流の低減を図る。
【解決手段】本発明の例に関わる不揮発性半導体記憶装置は、半導体基板内に配置されるソース・ドレイン拡散層と、ソース・ドレイン拡散層の間のチャネル上に配置される第１絶縁膜T-ox.と、第１絶縁膜T-ox.上に配置され、スタックされた複数の第１導電層から構成されるフローティングゲート電極FGと、フローティングゲート電極FG上に配置される第２絶縁膜IPDと、第２絶縁膜IPD上に配置されるコントロールゲート電極CGとを備える。複数の第１導電層のうち最上層を除く１つの第１導電層を基準層とした場合に、基準層の仕事関数は、4.0eV以上であり、基準層から上の基準層を含む複数の第１導電層の仕事関数φw1, φw2, …φwnは、第２絶縁膜IPDに向かうに従って次第に大きくなる。 （もっと読む）

【課題】高集積化を図ることができる強誘電体メモリを提供すること。
【解決手段】強誘電体材料を主材料として構成された強誘電体層６を有し、強誘電体層６に電圧を印加することにより、強誘電体層６内の分極状態を変化させ、データを記録する強誘電体メモリ１であって、強誘電体層６は、電圧の印加を受ける領域にて、連続的あるいは段階的に膜厚が異なり、強誘電体層６に印加する電圧の電圧値を、強誘電体層６の膜厚範囲に対応した連続的あるいは段階的な電圧値から選択し、連続的な情報、あるいは段階的な多値情報を記録する。 （もっと読む）

【課題】情報の記録とベリファイに要する時間を短縮することができる記憶装置のベリファイ方法を提供する。
【解決手段】メモリセルを複数有する記憶装置に対してベリファイ動作を行う際に、情報を記録するべき所定のメモリセル５のアドレス配線１２に所定の電圧を印加するプリチャージ過程を、メモリセル５に情報を記録する記録過程において、アドレス配線１２にこのプリチャージ過程の所定の電圧を印加することにより同時に行って、その後にアドレス配線１２の電位を検出する検出過程を行う。 （もっと読む）

【課題】メモリセルから読み出される信号の強度を向上させることが可能なメモリを提供する。
【解決手段】このメモリは、第１電極膜と、第１電極膜上に形成され、記憶部と、記憶部の厚みよりも小さく、かつ、平均値で記憶部の厚みの１５％以上の厚みを有する薄膜部とを有する記憶材料膜と、記憶材料膜の記憶部上に形成された第２電極膜と、第１電極膜、記憶材料膜および第２電極膜を有する単純マトリックス型の複数のメモリセルを含むメモリセルアレイ領域と、平面的に見てメモリセルアレイ領域とは異なる領域に形成され、トランジスタを含む周辺回路領域と、メモリセルアレイ領域のメモリセルが形成される領域の実質的に全面を覆うように形成されるとともに、トランジスタを含む周辺回路領域には形成されない水素の拡散を抑制する絶縁膜とを備えている。 （もっと読む）