選択的な横方向の電導率を有する活性層を含むことができるメモリデバイスである。活性層は複数のナノ粒子を含む。 （もっと読む）

ナノクラスターを備えたデバイスを形成するプロセス。本プロセスは、ナノクラスター（例えばシリコンナノ結晶）を形成する段階と、デバイスの誘電体を形成する次の段階中に酸化剤によるナノクラスターの酸化を抑制するためにナノクラスターを覆って酸化バリア層を形成する段階とを含む。酸化バリア層の少なくとも一部は、誘電体の形成後に除去される。１つの実施例では、本デバイスは、ナノクラスターがメモリの電荷蓄積トランジスタの電荷蓄積位置として利用されるメモリである。この実施例では、酸化バリア層が、メモリの高電圧トランジスタ用のゲート誘電体を形成することにより、ナノクラスターを酸化剤から保護する。 （もっと読む）

本発明はメモリ用組成物に関し、同組成物と、２つの電極とからなるメモリセルに関する。さらに本発明は、微細電子部品の製造方法及び微細電子部品の製造における本発明の組成物の使用に関する。 （もっと読む）

縦構造を持つ強誘電体キャパシタが、絶縁層（３１）上に強誘電体層（３３）が堆積されるプロセスによって形成される。第１のエッチング工程では、上記強誘電体材料がエッチングされて、その内部に開口部（３５）が形成される。このとき、上記絶縁層は実質的にそのままにしておく。次に、上記強誘電体層内に形成された上記開口部内に、導電性の層（３９）が堆積されて、上記開口部の側面に電極が形成される。さらにエッチングが行われて、上記Ａｌ_２Ｏ_３層（３１）内にギャップが形成されて、その下にある導電性素子（３）と接触させる。従って、第２のエッチング工程が行われる時点までには、既に電極が上記強誘電体材料の側面を覆っていて、その間に絶縁フェンスは形成されない。
（もっと読む）

導電性材料を堆積し、そしてこの導電性材料をエッチングして電極を形成することによって、ＦｅＲＡＭデバイスの縦型キャパシタが形成される。上記電極は、絶縁層内にある開口部の上に配置されるため、上記構造の低い位置に電気的に接続される。上記電極の側面に強誘電体材料の層が形成され、そして所望の均一な厚みになるまでエッチングされる。上記強誘電体材料の上に導電性材料が堆積されて、別の絶縁層を堆積できる均一な表面が形成される。上記プロセスは、上記電極の形成と上記強誘電体材料の堆積との間に絶縁層をエッチングする工程を含んでいないため、これらの間に絶縁材料のフェンスが形成されることがない。形状を正確に制御して、均一な電界と信頼性のある動作パラメータを得ることができる。
（もっと読む）

本発明の課題は、機械的応力に対し良好な耐性をもち、その製造が公知の従来技術よりも煩雑でない縦型ナノトランジスタを提供することである。本発明によればこの課題は、以下の特徴を備えた縦型ナノトランジスタによって解決される。すなわちソースコンタクトと、ドレインコンタクトと、ゲート領域と、ソースコンタクトとドレインコンタクトの間に配置され半導体特性をもつ円筒状のチャネル領域が設けられており、この円筒状チャネル領域は絶縁性フレキシブル基板に埋め込まれており、この領域は、ゲート領域とチャネル領域上部が同軸構造を成すよう、フレキシブル基板上およびチャネル領域上部の金属層により形成されたゲート領域により取り囲まれている。さらにソースコンタクトと半導体特性をもつチャネル領域とドレインコンタクトは縦方向に配置されていて、ソースコンタクトとドレインコンタクトと半導体特性をもつチャネル領域に対向するゲート領域と、基板の上側および下側は電気的に絶縁性の部材を有している。メモリ装置は多数のこの種の縦型ナノトランジスタから成る。本発明はこの種のトランジスタの製造方法にも関する。
（もっと読む）

本発明の課題は、機械適応力に対する耐性が良好であり、公知の従来技術よりも製造が煩雑でない縦型ナノトランジスタを提供することである。本発明によればこの課題は、以下の特徴を備えた縦型ナノトランジスタによって解決される。すなわちソース領域と、ドレイン領域と、ゲート領域と、ソース領域とドレイン領域との間に配置され半導体特性をもつチャネル領域が設けられており、ゲート領域は金属シートにより形成されており、ゲート領域と半導体特性をもつチャネル領域により同軸構造が形成されるよう、この金属シートにトランジスタが埋め込まれていている。この場合、ソース領域と半導体特性をもつチャネル領域とドレイン領域は垂直方向に配置されており、ゲート領域は、ソース領域とドレイン領域と半導体特性をもつチャネル領域に対向して電気的絶縁部材を有している。さらに本発明はこの種のトランジスタの製造方法ならびにメモリ装置にも関する。
（もっと読む）

酸化物薄膜の酸素欠損の低下とエピタキシャル成長との促進を図ることにより、優れた特性を有する酸化物薄膜を製造する薄膜製造方法であって、原料ガス、キャリアガス及び酸化ガスを混合して得た混合ガスを、加熱手段により原料の液化、析出、成膜が起こらない温度に維持されたガス活性化手段を通してシャワープレートから反応室内の加熱基板上に供給して反応させ、基板上に酸化物薄膜を製造する。その際、酸化ガスの割合を混合ガス基準で６０％以上とする。また、核形成による初期層を形成する場合、その成膜プロセスにおける酸化ガス流量割合を６０％未満とし、その後の成膜プロセスにおける酸化ガス流量割合を６０％以上として行う。また、酸化物薄膜製造装置において、混合器とシャワープレートとの間に加熱手段を備えてなる。 （もっと読む）

メモリは、カルコゲナイド材料を用いて形成されたアクセス装置を有する。アクセス装置は、アクセスされた対応メモリ素子の読み出しを妨害するスナップバック電圧を生じない。相変化メモリ素子の場合、スナップバック電圧は、層変化メモリ素子の閾値電圧よりも小さい。
（もっと読む）

【課題】 転移確率を高くしてスイッチング特性を安定化した、双安定特性を持つスイッチング素子を提供する。
【解決手段】 少なくとも２つの電極間に、印加される電圧に対して２種類の安定な抵抗値を持つ有機双安定化合物を含む有機双安定材料層を配置してなるスイッチング素子であって、基板１０上に、第１電極層２０ａ、金属微粒子含有層４０、有機双安定材料層３０、第２電極層２０ｂの順に薄膜として形成され、金属微粒子含有層４０が、金属微粒子と有機双安定化合物とを含む層である。 （もっと読む）

強誘電体デバイスは底部電極１１９を含んでいる。底部電極１１９の上には強誘電体キャパシタ素子１０３が形成され、この強誘電体キャパシタ素子１０３の上に頂部電極１０１が形成されている。底部電極１１９は、導電性プラグ１１３を介して、該デバイスの下側層に接続されている。そして、プラグ１１３と底部電極１１９とは、Ｉｒ及び／又はＩｒＯ_２からなるバリア素子１０７、１０９によって離間させられている。両バリア素子１０７、１０９は、底部電極１１９よりも狭く、個別のエッチング処理により形成される。これは、底部電極１１９のエッチング時にはＩｒの囲いが形成されないということを意味する。また、Ｉｒ及び／又はＩｒＯ_２が、底部電極１１９を介して強誘電体キャパシタ素子に拡散することはほとんどない。それゆえ、強誘電体材料に損傷が生じる危険性はほとんどない。
（もっと読む）

２つの電極（１０６、２０６、１０８、２０４）間に制御可能な導電媒体（１１０）を備える２つの電極で作られるメモリセル（１０４）を開示する。制御可能な導電媒体（１１０）は、活性低導電層（１１２）及び受動層（１１４）を備える。制御可能な導電媒体（１１０）は、電界の印加のような外部刺激が供給されると、インピーダンスか変わる。メモリデバイス／セルの作製方法、メモリデバイス／セルの使用方法、及び、メモリテバイス／セルを含むコンピュータのようなテバイスの使用方法も開示する。
（もっと読む）

【課題】下部メタライズ線（３０２）に導電的に結合された横方向の金属ストラップ（３２６）を含む、電界効果トランジスタ（ＦＥＴ）ベースの磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイス用の導電線構造を提供すること。
【解決手段】金属ストラップ（３２６）上に磁気トンネル接合（ＭＴＪ）スタック（３１６）が形成され、ＭＴＪスタック（３１６）を覆って金属シールド（３２４）が形成され、金属シールド（３２４）は金属ストラップ（３２６）に対して自己整列される。上部メタライズ線（３３２）は金属シールド（３２４）に導電的に結合され、金属シールド（３２４）は上部メタライズ線（３３２）の形成時にエッチ・ストップとして働く。 （もっと読む）

不揮発性メモリ（３０）はナノクリスタルメモリセル（５０、５１、５３）を備える。メモリセルトランジスタ（５０、５１、５３）のプログラム及び消去閾値電圧は、プログラム／消去動作の回数の関数として上昇する。読み出し動作の間、基準トランジスタ（４６）がセル電流と比較するための基準電流を供給する。基準トランジスタ（４６）がナノクリスタルを含まないことを除いて、基準トランジスタ（４６）は、メモリセルトランジスタ（５０、５１、５３）を製造する際に用いるのと同様のプロセスで製造される。同様のプロセスを用いて基準トランジスタ（４６）及びメモリセルトランジスタ（５０、５１、５３）双方を製造することにより、基準トランジスタ（４６）の閾値電圧は、メモリセルトランジスタ（５０、５１、５３）の閾値電圧のずれに追従する。基準トランジスタ（４６）のゲートにバイアスをかけるために、読み出し制御回路（４２）が設けられている。読み出し制御回路（４２）は、基準トランジスタ（４６）のドレイン電流を検知し、基準電流をセル電流に対して実質的に一定値に維持するように、ゲートバイアス電圧を調節する。
（もっと読む）

【課題】 低温の結晶化により良好な特性を有するＢｉ層状ペロブスカイト構造を有する強誘電体膜の製造方法を提供する。
【解決手段】 本発明の強誘電体膜の製造方法は、第１の原料液と、第２の原料液とを含む強誘電体の原料液を結晶化することにより、強誘電体膜を形成する工程を含み、前記第１の原料液と前記第２の原料液とは、種類が異なる関係にあり、前記第１の原料液は、Ｂｉ系層状ペロブスカイト構造を有する強誘電体を生成するための原料液であり、前記第２の原料液は、ＡサイトがＰｂであるＡＢＯ_３系酸化物を生成するための原料液である。 （もっと読む）

【課題】 ＣＶＤ法に適する液体イリジウム化合物、これを用いたＣＶＤ用原料、及び該ＣＶＤ用原料を用いたイリジウム薄膜の製造方法を提供すること。
【解決手段】 トリス（オクタン−２，４−ジオナト）イリジウム。 （もっと読む）

【課題】 ペロブスカイト型酸化物を用いて良好なトンネル接合を実現し、低磁場でも大きな磁気抵抗効果を発現する磁気抵抗効果型素子を提供する。
【解決手段】 式L₂(A_1-zR_z)₂A_n-1M_nO_3n+3+xにより表される組成を有し、結晶構造内に(L-O)₂層を有する層状ペロブスカイト型酸化物と、この酸化物を挟むようにこれに接して形成された一対の強磁性体と、を含む磁気抵抗効果型素子とする。ただし、AはCa、SrおよびBaから選ばれる少なくとも１種の元素を、LはBi、TlおよびPbから選ばれる少なくとも１種の元素を、MはTi、V、Cu、Ru、Ni、Mn、Co、FeおよびCrから選ばれる少なくとも１種の元素を、Rは希土類元素をそれぞれ示し、nは１、２または３であり、x、zは、それぞれ、−１≦x≦１、０≦z＜１により示される範囲内の数値である。 （もっと読む）

【課題】強誘電体膜をエッチングする際に生じる反応副生成物を形成される素子に悪影響を与えることなく除去する。
【解決手段】強誘電体膜をエッチングしたあと、燐酸水溶液を用いてウェット処理をする。レジストをマスクとして強誘電体膜をエッチングしたあと、レジストアッシング後またはアッシング前後の両方に燐酸水溶液を用いてウェット処理をする。 （もっと読む）

【課題】 強誘電体キャパシタに保護膜を設け、強誘電体膜の還元を抑制する。
【解決手段】 前記保護膜としてＡｌ₂ Ｏ₃ 膜を、３．０〜３．１ｇ／ｃｍ³ 、あるいはそれ以上の密度に形成する。 （もっと読む）

【課題】 強誘電体キャパシタを有する半導体装置の製造において、強誘電体膜の自発分極を最大化する。
【解決手段】 下側電極を形成後、強誘電体膜を堆積する前に、前記下側電極を不活性雰囲気中において急速熱処理する。 （もっと読む）