【課題】所望の特性を維持しつつ強誘電体膜のより一層の薄膜化が可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された強誘電体キャパシタ６２は、下部電極４８と、強誘電体特性を備えた誘電体膜（強誘電体膜）５０と、上部電極６０とを有する。上部電極５０は、Ｉｒ等の導電材料を添加して導電性を付与した強誘電体材料により形成された導電体酸化物膜５２を備え、この導電体酸化物膜５２が誘電体膜５０に接している。これにより、誘電体膜５０と上部電極膜６０との間に常誘電体層が発生することが抑制され、所望の特性を維持しつつ誘電体膜５０のより一層の薄膜化が可能になる。 （もっと読む）

【課題】強誘電体膜を薄膜化して低電圧の動作を可能にしつつ、飽和反転電荷量を増大ささせる。
【解決手段】半導体装置は、下部電極４１と、強誘電体膜３６と、上部電極３５とから形成されるキャパシタ４２を有する。強誘電体膜３６は、ＰＺＴから形成され、膜厚方向の中央部分のＴｉの含有量が他の領域の比べて多くなっている。Ｔｉの分布は、膜厚方向の中央から上下の電極３５，４１に向けて減少するような分布である。さらに、Ｓｒなどのドーパント元素の含有量が、下部電極４１との界面で最も多く、上部電極３５に向けて減少する分布を有する。 （もっと読む）

【課題】圧電特性及び駆動耐久性の良好な鉛含有ペロブスカイト型酸化物からなる圧電体膜を簡易な方法により成膜する。
【解決手段】本発明の鉛含有ペロブスカイト型酸化物からなる圧電体膜の成膜方法は、スパッタリング法による成膜において、成膜途中で、前記基板の電位を第1の基板電位Ｖｓｕｂ１から、前記圧電体膜の鉛組成を所望の組成とするように第２の基板電位Ｖｓｕｂ２に変更する。 （もっと読む）

【課題】抵抗変化メモリセルに充分な電流を流すことができる半導体記憶装置を提供する。
【解決手段】互いに交差するように形成されたワード線ＷＬｊ及びビット線ＢＬｉと、これら配線の各交差部に配置され、ダイオードＤＩと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣを含むメモリセルアレイとを備える。ダイオードＤＩは、ｎ＋型層Ｄ３とｐ＋型層Ｄ１とを有する。ｎ＋型層Ｄ３の少なくとも一部がシリコン−カーバイド混合物（Ｓｉ_１−ｘＣ_ｘ（０＜ｘ＜１））で構成され、ｐ＋型層Ｄ１がシリコン（Ｓｉ）で構成されている。 （もっと読む）

【課題】抵抗変化型メモリの動作特性を向上する。
【解決手段】本発明の一態様に関わる抵抗変化型メモリは、複数のブロックＢＫが設けられるメモリセルアレイと、複数のブロック内に設けられる複数の抵抗変化型記憶素子と、複数のブロック内に設けられ、抵抗変化型記憶素子に接続される第１及び第２の配線ＢＬ，ＷＬと、前記複数のブロックにおいて動作の対象となる選択ブロック及び前記選択ブロックを除く複数の非選択ブロックの状態をそれぞれ制御する制御回路と、を具備し、
制御回路は、選択ブロックを動作させている期間中に、非選択ブロック内の第１及び第２の配線ＢＬ，ＷＬに電位ＶＵＸを供給する。 （もっと読む）

【課題】本発明は、複数電圧源を用意することなくＦｅＦＥＴ単体へ多値記憶を行うことができる半導体不揮発記憶装置を提供することを課題とする。
【解決手段】強誘電体に、同一高さで、異なる幅のパルス電圧を印加して、異なる総分極量を与え、その総分極量の違いに応じた異なる記憶状態を作る多値強誘体メモリセルを有する半導体不揮発記憶装置である。 （もっと読む）

【課題】新たなレイアウトパターンを作成せずにＮＭＯＳの駆動力を向上することができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１は、半導体基板１００と、第１の導電型の第１の半導体素子が設けられる半導体基板１００に形成される第１の半導体素子領域と、第２の導電型の第２の半導体素子が設けられる半導体基板１００に形成される第２の半導体素子領域と、第１の半導体素子領域と第２の半導体素子領域とを分離する素子分離領域１２０とを備え、第１の半導体素子領域は、第１の半導体素子領域に隣接する素子分離領域１２０より高い位置に形成され、素子分離領域１２０の表面からの第１の半導体素子領域の表面までの距離が、第１の半導体素子領域の上面視における幅以下である。 （もっと読む）

【課題】各種干渉を排除し、寸法を縮小するため積層した複数メモリ層を有し、複数データ値を記憶するよう適合された非磁気メモリセルを用いた記憶装置を提供する。
【解決手段】記憶装置１００は制御器１０２と制御器１０２を介してアクセス可能な複数個の抵抗性基本メモリセル１０６とを含む。複数個の抵抗性基本メモリセル１０６の各抵抗性基本メモリセルは、複数個のデータ値を記憶するヒステリシス特性を有するように選択された複数個のメモリ層１３０，１３２、１３４、１３６を含み、第１外部電極１２２と第２外部電極１２４との間に挟まれる。第１外部電極１２２は第１スイッチ１０８に結合され、第２外部電極１２４は第２スイッチ１１０に結合される。 （もっと読む）

【課題】ゾルゲル法又はスパッタ法により強誘電体膜等の容量絶縁膜を形成する場合であっても、その配向をより一層揃えることができる半導体装置及びその製造方法を提供する。
【解決手段】下部電極膜の一部であるアモルファス状のＩｒ酸化膜５４を形成した後、その上にＰｔ膜９１を形成する。Ｉｒ酸化膜５４がどの方位にも配向していないため、Ｐｔ膜９１は自己配向し、表面のミラー指数は（１１１）となる。次いで、Ｐｔ膜９１上にＰｔ膜９２を形成する。Ｐｔ膜９２はＰｔ膜９１の配向を引き継ぐため、Ｐｔ膜９２の表面のミラー指数も（１１１）となる。その後、Ｐｔ膜９２上に、スパッタ法により容量絶縁膜５５を形成する。続いて、酸素を含む雰囲気中でＲＴＡを行うことにより、容量絶縁膜５５の全体を柱状晶にする。容量絶縁膜５５を構成する柱状晶は、Ｐｔ膜９２の配向を引き継ぐため、その表面のミラー指数も（１１１）となる。 （もっと読む）

【課題】 圧動的ｄ_３３定数が大きく、２００℃の高温下においても使用可能であり、室温の動的ｄ_３３定数に対する２００℃の動的ｄ_３３定数の変化の小さい圧電磁器および圧電素子を提供する。
【解決手段】 圧電磁器を組成式でＢｉ_４Ｔｉ_３Ｏ_１２・β［（１−γＭ１ＴｉＯ_３・γＭ２Ｍ３Ｏ_３］と表したとき、０．４０５≦β≦０．４９８、０≦γ≦０．３を満足するとともに、Ｍ１が、Ｓｒ、Ｂａ、Ｃａ、（Ｂｉ_０．５Ｎａ_０．５）、（Ｂｉ_０．５Ｌｉ_０．５）および（Ｂｉ_０．５Ｋ_０．５）のうち少なくとも１種であり、Ｍ２が、Ｂｉ、Ｎａ、ＫおよびＬｉのうち少なくとも１種であり、Ｍ３が、ＦｅおよびＮｂのうち少なくとも１種であるビスマス層状化合物の主成分１００質量部に対して、ＭｎおよびＦｅのうち少なくとも１種を酸化物（ＭｎＯ_２、Ｆｅ_２Ｏ_３）換算の合量で０．０５〜１質量部含有することを特徴とする。 （もっと読む）

【課題】非晶質合金酸化層を含む不揮発性メモリ素子を提供する。
【解決手段】不揮発性半導体メモリ素子において、下部電極と、下部電極上に非晶質合金酸化物を含んで形成された酸化層と、酸化層上に形成された上部電極とを備える非晶質合金酸化層を含む不揮発性メモリ素子である。 （もっと読む）

【課題】 Ｓｉ単結晶基板上に強誘電体薄膜を形成するに際し、膜内の応力を制御して自発分極値の低下を防ぐことを目的とする。
【解決手段】 Ｓｉ単結晶基板上に形成された強誘電体材料からなるエピタキシャル強誘電体薄膜であり、この強誘電体薄膜の結晶面のうち、前記Ｓｉ単結晶基板表面の結晶面に平行な結晶面をＺ_Ｆ面とし、Ｚ_Ｆ面間の距離をｚ_Ｆとし、強誘電体薄膜構成材料のバルク状態でのＺ_Ｆ面間の距離をｚ_Ｆ０としたとき、０．９８０≦ｚ_Ｆ／ｚ_Ｆ０≦１．０１０であり、前記強誘電体材料が、ペロブスカイト型結晶構造を有する、化学式ＡＢＯ_３（ＡはＣａ、Ｂａ、Ｓｒ、Ｋ、Ｎａ、Ｌｉ、ＬａおよびＣｄから選ばれた１種以上であり、ＢはＴｉ、Ｚｒ、ＴａおよびＮｂから選ばれた１種以上である）で表される化合物又は希土類元素含有チタン酸鉛であり、厚さが２〜１００ｎｍである強誘電体薄膜。 （もっと読む）