【課題】樹脂モールド部を外部に露出させて、部品点数の削減や製造コストの削減を図ることのできる半導体記憶装置を提供すること。
【解決手段】実施の形態の半導体記憶装置１０は、半導体メモリチップ１５を樹脂モールド部１８でモールドした半導体記憶装置であって、樹脂モールド部にモールドされて半導体メモリチップが載置されるプレート２１と、半導体記憶装置の外周面に露出される外部接続端子１９と、を備え、プレートは、樹脂モールド部の外周面に露出する複数の露出部２１ｂを有し、複数の露出部同士は、樹脂モールド部の内部で互いに電気的に絶縁される。 （もっと読む）

【課題】不揮発性半導体メモリチップや、コントローラで発生する熱の効率的な放熱を図ることのできる半導体記憶装置とその製造方法を提供すること。
【解決手段】半導体記憶装置２０は、複数の不揮発性半導体メモリチップおよび不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、プリント回路板を収容する筐体４と、筐体の内側面に設けられ、コントローラチップと筐体との隙間または不揮発性半導体メモリチップと筐体との隙間を囲む囲い部１８と、囲い部の内側に設けられ、不揮発性半導体メモリチップまたはコントローラチップと、筐体との両方に接するゲル部材２２と、を備える。 （もっと読む）

【課題】信頼性よく、かつ高速にメモリセルにデータを書き込むことができる。
【解決手段】ＮＯＲ型フラッシュメモリは、第１〜第４の電源切替部１３５〜１３８を備える。第１の電源切替部１３５は、ロウデコーダ１１５内の第１のプリデコーダ１３１に対して専用の電源電圧ＶＳＷｉを供給するため、電源電圧ＶＳＷｉの負荷容量が小さくなり、選択ワード線ＷＬ電圧の遷移速度が向上する。また、第２の電源切替部１３６は、第２のプリデコーダ１３２、ロウメインデコーダ１３３およびロウサブデコーダ１３４に対して、書き込み時とベリファイ読み出し時で電圧レベルが変化しない電源電圧ＶＳＷ２ｉを供給するため、電源電圧ＶＳＷ２ｉの負荷容量が大きくても書き込み時間には大きく影響しない。これにより、書き込みとベリファイ読み出し間の選択ワード線ＷＬ電圧の切替を迅速に行うことができる。 （もっと読む）

【課題】複数の半導体メモリチップと半導体キャッシュメモリチップとを具える半導体記憶装置において、その小型化を図るとともに、動作速度及び放熱特性を向上させる。
【解決手段】配線基板の第１の主面上に、複数の半導体メモリチップを積層するとともに、前記複数の半導体メモリチップ上にインターポーザチップを積層し、さらに前記インターポーザチップ上に半導体コントローラチップを積層する。前記複数の半導体メモリチップは、それぞれ前記配線基板の内部接続用端子と配線を介して互いに独立に電気的に接続されてなり、前記インタポーザチップを介して前記配線基板の他の内部接続用端子と電気的に接続されてなる前記半導体コントローラチップによって、互いに独立に制御される。 （もっと読む）

第１のメモリデバイス及び第２のメモリデバイスは同一の入力／出力レイアウト配置を有する。スタックを形成するように第２のメモリデバイスは第１のメモリデバイスに固定される。接続を容易にするため、第２のメモリデバイスは、第１のメモリデバイスの出力を第２のメモリデバイスの対応する入力と位置整合させるよう、スタック内の第１のメモリデバイスに対して回転オフセットされる。第１のメモリデバイスに対する第２のメモリデバイスの回転オフセットは、第１のメモリデバイスの１つ以上の出力を、第２のメモリデバイスの１つ以上のそれぞれの入力と位置整合させる。スタック内の第１のメモリデバイスから別のメモリデバイスへの出力群と入力群との間のリンク群に基づいて、メモリデバイスのスタックは、これらのメモリデバイスを通る１つ以上の直列接続構成を担う経路群を含むことができる。
（もっと読む）

【課題】動作用の電圧を供給するポンプ回路を各メモリチップから取り去り、ポンプチップとして別チップにしてＭＣＰチップ内に同梱するようにして、メモリチップの出荷前試験を可能にする半導体装置を提供する。
【解決手段】本発明の一実施の形態に係る半導体装置は、複数の不揮発性半導体記憶装置と、前記複数の不揮発性半導体記憶装置を動作させる昇圧電圧を生成する昇圧回路と、前記複数の不揮発性半導体記憶装置の動作シーケンスに基づいて、前記昇圧回路における前記昇圧電圧の生成動作を制御する昇圧回路制御部と、を備える。 （もっと読む）

【課題】信頼性や信号伝達性能を確保しつつ、小型化や量産性を向上させた不揮発性記憶装置を提供する。
【解決手段】搭載基板上にパッドが形成されない第１辺及びパッドが形成された第２辺とを有する不揮発性メモリチップを搭載する。上記不揮発性メモリチップ上に、上記不揮発性メモリチップを制御するコントロールチップを搭載する。上記コントロールチップは、上記不揮発性メモリチップのパッドに対応した第１パッド列を有し、上記第１パッド列が上記不揮発性メモリチップの上記第１辺に近接するように搭載する。上記コントロールチップの第１パッド列と上記搭載基板上に形成された第１電極列とを第１ワイヤ群を介して接続する。上記不揮発性メモリチップのパッドと、上記搭載基板上に形成された第２電極列とを第２ワイヤ群を介して接続する。上記第１電極列と上記第２電極列とを上記搭載基板に形成された配線を介して接続する。 （もっと読む）

【課題】ノイズ除去用素子以外の手段により、基板内のグランドの安定性を図る電子機器を得る。
【解決手段】ＣＣＤセンサ２２から放出されるノイズは、ＣＣＤセンサ２２のグランド端子２２ＡからＣＣＤ基板１６のグランド層１６Ａ、板バネ３１、３２、ヒートシンク２４、及び、ＣＣＤブラケット２０を経てフレーム１２のフレームグランド１４に至る。ここで、板バネ３１、３２は、ＣＣＤセンサ２２のグランド端子２２Ａに近接して配置されるので、ノイズを効果的に除去できる。 （もっと読む）