半導体記憶装置とその製造方法
【課題】不揮発性半導体メモリチップや、コントローラで発生する熱の効率的な放熱を図ることのできる半導体記憶装置とその製造方法を提供すること。
【解決手段】半導体記憶装置２０は、複数の不揮発性半導体メモリチップおよび不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、プリント回路板を収容する筐体４と、筐体の内側面に設けられ、コントローラチップと筐体との隙間または不揮発性半導体メモリチップと筐体との隙間を囲む囲い部１８と、囲い部の内側に設けられ、不揮発性半導体メモリチップまたはコントローラチップと、筐体との両方に接するゲル部材２２と、を備える。
【解決手段】半導体記憶装置２０は、複数の不揮発性半導体メモリチップおよび不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、プリント回路板を収容する筐体４と、筐体の内側面に設けられ、コントローラチップと筐体との隙間または不揮発性半導体メモリチップと筐体との隙間を囲む囲い部１８と、囲い部の内側に設けられ、不揮発性半導体メモリチップまたはコントローラチップと、筐体との両方に接するゲル部材２２と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、半導体記憶装置とその製造方法に関する。
【背景技術】
【０００２】
近年、ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリチップを記録媒体として用いた半導体記憶装置（いわゆるSolid State Disk、以下ＳＳＤ装置という。）がＨＤＤ装置に代わってコンピュータへ実装されるようになってきている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−９７６２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような従来技術においては、不揮発性半導体メモリチップや、不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラで発生する熱の効率的な放熱が望まれている。
【０００５】
本発明の実施の形態は、上記に鑑みてなされたもので、不揮発性半導体メモリチップや、不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラで発生する熱の効率的な放熱を図ることのできる半導体記憶装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施の形態の半導体記憶装置は、複数の不揮発性半導体メモリチップおよび不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、プリント回路板を収容する筐体と、筐体の内側面に設けられ、コントローラチップと筐体との隙間または不揮発性半導体メモリチップと筐体との隙間を囲む囲い部と、囲い部の内側に設けられ、不揮発性半導体メモリチップまたはコントローラチップと、筐体との両方に接するゲル部材と、を備える。
【０００７】
また、実施の形態の半導体記憶装置の製造方法は、複数の不揮発性半導体メモリチップおよび不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、プリント回路板を収容する筐体と、を備える半導体記憶装置の製造方法であって、筐体の内側面に、コントローラチップと筐体との隙間または不揮発性半導体メモリチップと筐体との隙間を囲む囲い部を設け、囲い部の内側にゲル部材を注入し、筐体にプリント基板を収容する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施の形態１に係る半導体記憶装置の概略構成を示す平面図である。
【図２】図２は、半導体記憶装置が備えるプリント回路板の平面図である。
【図３】図３は、半導体記憶装置が備える上ケースを内面側から見た図である。
【図４】図４は、半導体記憶装置が備える下ケースを内面側から見た図である。
【図５】図５は、図１に示すＡ−Ａ線に沿った半導体記憶装置の矢視断面図である。
【図６】図６は、図５に示すＢ−Ｂ線に沿った矢視断面図である。
【図７】図７は、半導体記憶装置の製造工程を説明するためのフローチャートである。
【図８】図８は、上ケースの断面図であって、ゲル部材の注入工程を説明するための図である。
【図９】図９は、実施の形態１の変形例に係る半導体記憶装置の断面図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施の形態にかかる半導体記憶装置とその製造方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００１０】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体記憶装置の概略構成を示す平面図である。図２は、半導体記憶装置が備えるプリント回路板の平面図である。第１の実施の形態に係る半導体記憶装置２０は、筐体４の内部にプリント回路板３が収容されて構成される。
【００１１】
プリント回路板３は、回路基板７、不揮発性半導体メモリチップ１２、コントローラチップ１４、コネクタ１６、電子部品１０を有して構成される。不揮発性半導体メモリチップ１２、コントローラチップ１４、コネクタ１６は、回路基板７上に実装される。回路基板７は、合成樹脂を重ねて形成された多層構造になっている。
【００１２】
回路基板７には、合成樹脂で構成された各層の表面あるいは内層に様々な形状で回路パターンが形成されている。回路基板７に形成された回路パターンを介して、回路基板７上に搭載された不揮発性半導体メモリチップ１２と、コントローラチップ１４と、コネクタ１６、電子部品１０との間が電気的に接続される。
【００１３】
不揮発性半導体メモリチップ１２は、例えばＮＡＮＤフラッシュメモリである。ＮＡＮＤフラッシュメモリ等の不揮発性半導体メモリチップ１２を用いて半導体記憶装置２０を構成することで、データの読み込み性能の向上、耐衝撃性能の向上、消費電力の抑制を図ることができる。第１の実施の形態では、ＴＳＯＰ型の不揮発性半導体メモリチップ１２を例に挙げて説明する。
【００１４】
第１の実施の形態では、回路基板７の一方の面に８つの不揮発性半導体メモリチップ１２が配置される。また、不揮発性半導体メモリチップ１２が配置された面と同じ面上に、不揮発性半導体メモリチップ１２を制御する１つのコントローラチップ１４が配置される。コネクタ１６は、回路基板７の一端部に配置される。コネクタ１６は、コンピュータ等のホスト装置と半導体記憶装置２０とを接続するインターフェースである。コネクタ１６は、例えば、接続インターフェース規格であるＳＡＴＡ規格に準拠するように、その形状等が定められている。電子部品１０は、回路基板７上に実装される。電子部品１０は、例えば機能部品としてのドライバＩＣや、受動部品としてのコンデンサや抵抗やインダクタが挙げられる。等の電子部品が挙げられる。
【００１５】
図３は、半導体記憶装置２０が備える上ケース１を内面側から見た図である。図４は、半導体記憶装置２０が備える下ケース９を内面側から見た図である。図５は、図１に示すＡ−Ａ線に沿った半導体記憶装置の矢視断面図である。図６は、図５に示すＢ−Ｂ線に沿った矢視断面図である。
【００１６】
筐体４は、上ケース１と下ケース９を有して構成される。筐体４は、アルミニウムや鉄などの金属材料で形成されている。上ケース１および下ケース９は、ケース固定ネジ（図示せず）によって連結されることで、１側面が開口した略六面体状の箱体を形成する。
【００１７】
プリント回路板３は、筐体４に形成された開口からコネクタ１６が露出するようにして、筐体４の内部に収容される。プリント回路板３は、不揮発性半導体メモリチップ１２やコントローラチップ１４が搭載された面を上ケース１側に向けて、筐体４の内部に収容される。プリント回路板３は、固定ネジ（図示せず）によって下ケース９にネジ止めされている。
【００１８】
上ケース１の内側面には、囲い部１８が設けられている。囲い部１８は、上ケース１と一体に形成されている。なお、囲い部１８を上ケース１と別個に形成してもよい。例えば、上ケース１と別個に形成された囲い部を、上ケース１の内側面に貼り付けてもよい。
【００１９】
囲い部１８は、プリント回路板３を筐体４に収容した状態で、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間を囲む位置、およびコントローラチップ１４と上ケース１の内側面との間に形成される隙間を囲む位置に形成される。囲い部１８は、プリント回路板３を筐体４に収容した状態で、プリント回路板３の回路基板７との間に隙間が形成される高さで形成されている。
【００２０】
プリント回路板３を筐体４に収容した状態で、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間、およびコントローラチップ１４と上ケース１の内側面との間に形成される隙間、すなわち囲い部１８の内側にはゲル部材２２が設けられる。ゲル部材２２は、不揮発性半導体メモリチップ１２またはコントローラチップ１４と、上ケース１の内側面との両方に接する。
【００２１】
ゲル部材２２としては、万が一、回路基板７上に漏れ出しても、端子の短絡等を防ぐために絶縁性のものを用いることが好ましい。このようなゲル部材２２として、例えば、シリコーン化合物を用いることができる。シリコーン化合物には、シリコーンの分子量の違いなどにより、様々な粘度のものがある。例えば、２０００Ｐａ・ｓ程度の高粘度のシリコーン化合物（製品名：ＳＰＧ−１５Ａ，富士高分子工業株式会社製等）や、１８Ｐａ・ｓ程度の低粘度のシリコーン化合物（製品名：１２２５Ｂ，スリーボンド株式会社製等）などがある。
【００２２】
以上説明したように、不揮発性半導体メモリチップ１２やコントローラチップ１４が、ゲル部材２２を介して上ケース１とつながるので、不揮発性半導体メモリチップ１２やコントローラチップ１４で発生した熱が筐体４側に伝わりやすくなる。これにより、不揮発性半導体メモリチップ１２やコントローラチップ１４で発生した熱の効率的な放熱を図ることができる。
【００２３】
また、囲い部１８は、プリント回路板３を筐体４に収容した状態で、プリント回路板３の回路基板との間に隙間が形成される高さで形成されているので、その隙間にコンデンサ等の電子部品１０を配置することができる。したがって、囲い部１８を設けることによるプリント回路板３の設計自由度の低下を抑えることができる。
【００２４】
また、囲い部１８によって、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間、およびコントローラチップ１４と上ケース１の内側面との間に形成される隙間が囲まれるので、ゲル部材２２がこれらの隙間から漏れるのを抑えることができる。したがって、ゲル部材２２の漏れによる放熱効率の低下を抑えて、熱による不具合の発生を抑えることができ、半導体記憶装置２０の信頼性の向上を図ることができる。
【００２５】
ここで、上述した２０００Ｐａ・ｓ程度の高粘度のシリコーン化合物を用いた場合には、上記した隙間からゲル部材２２の漏れは発生しにくい。一方、上述した１８Ｐａ・ｓ程度の低粘度のシリコーン化合物を用いた場合には、上記した隙間からゲル部材２２が漏れやすくなるが、囲い部１８によって隙間の周囲を囲うことで、このような漏れの発生を抑えやすくなる。
【００２６】
なお、第１の実施の形態では、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間を囲む位置、およびコントローラチップ１４と上ケース１の内側面との間に形成される隙間を囲む位置に囲い部１８を設けたが、いずれか一方の隙間を囲む位置だけに囲い部１８を設けてもよい。一般的に不揮発性半導体メモリチップ１２よりも発熱量の大きいコントローラチップ１４と上ケース１の内側面との間に形成される隙間を囲む位置のみに囲い部１８を設けて、囲い部の１８の個数やゲル部材２２の使用量を削減して、製造コストの抑制を図ってもよい。
【００２７】
また、不揮発性半導体メモリチップ１２が配置される面の反対側の面にコントローラチップ１４が配置されてもよい。また、不揮発性半導体メモリチップ１２が、回路基板７の両面に配置されてもよい。これらの場合、下ケース９の内側面にも囲い部１８を設けることで、裏面側に配置されたチップ１２，１４から発生する熱の効率的な放熱を図ることが望ましい。
【００２８】
次に、半導体記憶装置２０の組立工程について説明する。図７は、半導体記憶装置２０の製造工程を説明するためのフローチャートである。図８は、上ケース１の断面図であって、ゲル部材２２の注入工程を説明するための図である。
【００２９】
まず、上ケース１の内側面に囲い部１８を設ける（ステップＳ１）。次に、上ケース１の内側面上であって、囲い部１８の内側にゲル部材２２を注入する（ステップＳ３、図８も参照）。次に、下ケース９にプリント回路板３を固定する（ステップＳ４）。次に、上ケース１と下ケース９とを重ね合わせてケース固定ネジで締結し、筐体４の内部にプリント回路板３を収容することで（ステップＳ５）、半導体記憶装置２０の組立てが完了する。なお、回路基板７上に不揮発性半導体メモリチップ１２等を実装する工程は省略した。この実装工程は、プリント回路板３が筐体４内に収容される前に行われればよい。
【００３０】
このように、ゲル部材２２を、不揮発性半導体メモリチップ１２上や、コントローラチップ１４上に塗布するのではなく、上ケース１の内側面上であって、囲い部１８の内側に注入している。不揮発性半導体メモリチップ１２上や、コントローラチップ１４上は、周囲を囲むものがないため、ゲル部材２２のはみ出しや漏れを防ぐためには、ゲル部材２２の塗布量や塗布位置に一定の精度が要求される。一方、第１の実施の形態では、囲い部１８の内側にゲル部材２２を注入しているので、ゲル部材２２の塗布量や塗布位置に多少のずれがあった場合でも、ゲル部材２２のはみ出しや漏れは生じにくい。したがって、ゲル部材２２の注入工程を、産業ロボットなどを用いて自動化しやすくなり、製造コストの抑制を図ることができる。
【００３１】
また、不揮発性半導体メモリチップ１２や、コントローラチップ１４の放熱性の向上のために、不揮発性半導体メモリチップ１２上や、コントローラチップ１４上に放熱シートを貼付する場合もあるが、一般的に放熱シートよりもゲル部材のほうが安価であるため、半導体記憶装置２０の製造コストのより一層の抑制を図ることができる。
【００３２】
なお、ゲル部材２２として熱硬化性の材料を用いた場合には、ステップＳ５に続いて、ゲル部材２２を熱硬化させる工程を行ってもよい。ゲル部材２２を熱硬化させることで、ゲル部材２２の漏れをより一層抑えることができる。また、不揮発性半導体メモリチップ１２や、コントローラチップ１４から発生する熱により、ゲル部材２２の熱硬化に十分な温度に上昇する場合には、わざわざ熱硬化させる工程を設けなくてもよい。すなわち、半導体記憶装置２０が組み立てられた後の動作試験などにおいて、不揮発性半導体メモリチップ１２や、コントローラチップ１４から発生する熱で、ゲル部材２２を熱硬化させてもよい。
【００３３】
また、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間や、コントローラチップ１４と上ケース１の内側面との間に形成される隙間が、１〜２ｍｍ程度のものであれば、囲い部１８は、上ケース１の内側面に形成される突起であっても構わない。
【００３４】
また、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間や、コントローラチップ１４と上ケース１の内側面との間に形成される隙間が、１ｍｍ以下であれば、ゲル部材２２の使用量も少なくなるため、漏れなどが発生しにくくなる。そこで、このような場合には、囲い部１８を設けずに、上ケース１の内側面にゲル部材２２を塗布するように構成しても構わない。
【００３５】
また、ゲル部材２２が室温硬化型のものであれば、上ケース１の内側面であって各チップ１２，１４に対向する位置にゲル部材２２を塗布し、室温状態で放置して硬化させてから、プリント回路板３を筐体４内に収容させてもよい。この場合には、プリント回路板３を筐体４内に収容させた時点で、すでにゲル部材２２の漏れが発生しにくくなっているので、上ケース１の内側面に囲い部１８を設けずに構成してもよい。
【００３６】
また、ゲル部材２２が室温硬化型のものであれば、ゲル部材２２の塗布量をディスペンサーなどで制御し、上ケース１の内側面であって各チップ１２，１４に対向する位置にゲル部材２２を塗布した後、ゲル部材２２の硬化前にプリント回路板３を筐体４に収容させてもよい。ゲル部材２２を塗布してから硬化する前に、所定の領域（例えば、各チップ１２，１４に対向する領域）を超えて広がらない程度の粘性、表面張力をゲル部材２２が有するならば、ゲル部材２２の硬化前にプリント回路板３を筐体４内に収容する場合であっても、囲い部１８を設けずに構成することも可能である。すなわち、筐体４内にプリント基板３を収容する際に上ケース１と不揮発性半導体メモリチップ１２などにゲル部材２２が圧縮されても、ゲル部材２２の表面張力や粘性によって、その形状を維持できる量にゲル部材２２の塗布量を制御すればよい。
【００３７】
このように構成することで、上ケース１の内側面に囲い部１８を設けていなくても、プリント回路板３の収容時に、ゲル部材２２の表面張力や粘性によって漏れを抑えることができる。また、プリント回路板３が筐体４内に収容されて、ある程度時間が経過すればゲル部材２２が硬化するので、半導体記憶装置２０が製品として使用された場合にも、ゲル部材２２の漏れを抑えることができる。
【００３８】
図９は、実施の形態１の変形例に係る半導体記憶装置の断面図である。ここまで、不揮発性半導体メモリチップ１２をＴＳＯＰ型のものとして説明してきたが、図９に示すようなＢＧＡ型の不揮発性半導体メモリチップ１２を用いてももちろん構わない。
【符号の説明】
【００３９】
１ 上ケース、３ プリント回路板、４ 筐体、７ 回路基板、９ 下ケース、１０ 電子部品、１２ 不揮発性半導体メモリチップ、１４ コントローラチップ、１６ コネクタ、１８ 囲い部、２０ 半導体記憶装置、２２ ゲル部材。
【技術分野】
【０００１】
本発明の実施の形態は、半導体記憶装置とその製造方法に関する。
【背景技術】
【０００２】
近年、ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリチップを記録媒体として用いた半導体記憶装置（いわゆるSolid State Disk、以下ＳＳＤ装置という。）がＨＤＤ装置に代わってコンピュータへ実装されるようになってきている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−９７６２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような従来技術においては、不揮発性半導体メモリチップや、不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラで発生する熱の効率的な放熱が望まれている。
【０００５】
本発明の実施の形態は、上記に鑑みてなされたもので、不揮発性半導体メモリチップや、不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラで発生する熱の効率的な放熱を図ることのできる半導体記憶装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施の形態の半導体記憶装置は、複数の不揮発性半導体メモリチップおよび不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、プリント回路板を収容する筐体と、筐体の内側面に設けられ、コントローラチップと筐体との隙間または不揮発性半導体メモリチップと筐体との隙間を囲む囲い部と、囲い部の内側に設けられ、不揮発性半導体メモリチップまたはコントローラチップと、筐体との両方に接するゲル部材と、を備える。
【０００７】
また、実施の形態の半導体記憶装置の製造方法は、複数の不揮発性半導体メモリチップおよび不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、プリント回路板を収容する筐体と、を備える半導体記憶装置の製造方法であって、筐体の内側面に、コントローラチップと筐体との隙間または不揮発性半導体メモリチップと筐体との隙間を囲む囲い部を設け、囲い部の内側にゲル部材を注入し、筐体にプリント基板を収容する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施の形態１に係る半導体記憶装置の概略構成を示す平面図である。
【図２】図２は、半導体記憶装置が備えるプリント回路板の平面図である。
【図３】図３は、半導体記憶装置が備える上ケースを内面側から見た図である。
【図４】図４は、半導体記憶装置が備える下ケースを内面側から見た図である。
【図５】図５は、図１に示すＡ−Ａ線に沿った半導体記憶装置の矢視断面図である。
【図６】図６は、図５に示すＢ−Ｂ線に沿った矢視断面図である。
【図７】図７は、半導体記憶装置の製造工程を説明するためのフローチャートである。
【図８】図８は、上ケースの断面図であって、ゲル部材の注入工程を説明するための図である。
【図９】図９は、実施の形態１の変形例に係る半導体記憶装置の断面図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施の形態にかかる半導体記憶装置とその製造方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００１０】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体記憶装置の概略構成を示す平面図である。図２は、半導体記憶装置が備えるプリント回路板の平面図である。第１の実施の形態に係る半導体記憶装置２０は、筐体４の内部にプリント回路板３が収容されて構成される。
【００１１】
プリント回路板３は、回路基板７、不揮発性半導体メモリチップ１２、コントローラチップ１４、コネクタ１６、電子部品１０を有して構成される。不揮発性半導体メモリチップ１２、コントローラチップ１４、コネクタ１６は、回路基板７上に実装される。回路基板７は、合成樹脂を重ねて形成された多層構造になっている。
【００１２】
回路基板７には、合成樹脂で構成された各層の表面あるいは内層に様々な形状で回路パターンが形成されている。回路基板７に形成された回路パターンを介して、回路基板７上に搭載された不揮発性半導体メモリチップ１２と、コントローラチップ１４と、コネクタ１６、電子部品１０との間が電気的に接続される。
【００１３】
不揮発性半導体メモリチップ１２は、例えばＮＡＮＤフラッシュメモリである。ＮＡＮＤフラッシュメモリ等の不揮発性半導体メモリチップ１２を用いて半導体記憶装置２０を構成することで、データの読み込み性能の向上、耐衝撃性能の向上、消費電力の抑制を図ることができる。第１の実施の形態では、ＴＳＯＰ型の不揮発性半導体メモリチップ１２を例に挙げて説明する。
【００１４】
第１の実施の形態では、回路基板７の一方の面に８つの不揮発性半導体メモリチップ１２が配置される。また、不揮発性半導体メモリチップ１２が配置された面と同じ面上に、不揮発性半導体メモリチップ１２を制御する１つのコントローラチップ１４が配置される。コネクタ１６は、回路基板７の一端部に配置される。コネクタ１６は、コンピュータ等のホスト装置と半導体記憶装置２０とを接続するインターフェースである。コネクタ１６は、例えば、接続インターフェース規格であるＳＡＴＡ規格に準拠するように、その形状等が定められている。電子部品１０は、回路基板７上に実装される。電子部品１０は、例えば機能部品としてのドライバＩＣや、受動部品としてのコンデンサや抵抗やインダクタが挙げられる。等の電子部品が挙げられる。
【００１５】
図３は、半導体記憶装置２０が備える上ケース１を内面側から見た図である。図４は、半導体記憶装置２０が備える下ケース９を内面側から見た図である。図５は、図１に示すＡ−Ａ線に沿った半導体記憶装置の矢視断面図である。図６は、図５に示すＢ−Ｂ線に沿った矢視断面図である。
【００１６】
筐体４は、上ケース１と下ケース９を有して構成される。筐体４は、アルミニウムや鉄などの金属材料で形成されている。上ケース１および下ケース９は、ケース固定ネジ（図示せず）によって連結されることで、１側面が開口した略六面体状の箱体を形成する。
【００１７】
プリント回路板３は、筐体４に形成された開口からコネクタ１６が露出するようにして、筐体４の内部に収容される。プリント回路板３は、不揮発性半導体メモリチップ１２やコントローラチップ１４が搭載された面を上ケース１側に向けて、筐体４の内部に収容される。プリント回路板３は、固定ネジ（図示せず）によって下ケース９にネジ止めされている。
【００１８】
上ケース１の内側面には、囲い部１８が設けられている。囲い部１８は、上ケース１と一体に形成されている。なお、囲い部１８を上ケース１と別個に形成してもよい。例えば、上ケース１と別個に形成された囲い部を、上ケース１の内側面に貼り付けてもよい。
【００１９】
囲い部１８は、プリント回路板３を筐体４に収容した状態で、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間を囲む位置、およびコントローラチップ１４と上ケース１の内側面との間に形成される隙間を囲む位置に形成される。囲い部１８は、プリント回路板３を筐体４に収容した状態で、プリント回路板３の回路基板７との間に隙間が形成される高さで形成されている。
【００２０】
プリント回路板３を筐体４に収容した状態で、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間、およびコントローラチップ１４と上ケース１の内側面との間に形成される隙間、すなわち囲い部１８の内側にはゲル部材２２が設けられる。ゲル部材２２は、不揮発性半導体メモリチップ１２またはコントローラチップ１４と、上ケース１の内側面との両方に接する。
【００２１】
ゲル部材２２としては、万が一、回路基板７上に漏れ出しても、端子の短絡等を防ぐために絶縁性のものを用いることが好ましい。このようなゲル部材２２として、例えば、シリコーン化合物を用いることができる。シリコーン化合物には、シリコーンの分子量の違いなどにより、様々な粘度のものがある。例えば、２０００Ｐａ・ｓ程度の高粘度のシリコーン化合物（製品名：ＳＰＧ−１５Ａ，富士高分子工業株式会社製等）や、１８Ｐａ・ｓ程度の低粘度のシリコーン化合物（製品名：１２２５Ｂ，スリーボンド株式会社製等）などがある。
【００２２】
以上説明したように、不揮発性半導体メモリチップ１２やコントローラチップ１４が、ゲル部材２２を介して上ケース１とつながるので、不揮発性半導体メモリチップ１２やコントローラチップ１４で発生した熱が筐体４側に伝わりやすくなる。これにより、不揮発性半導体メモリチップ１２やコントローラチップ１４で発生した熱の効率的な放熱を図ることができる。
【００２３】
また、囲い部１８は、プリント回路板３を筐体４に収容した状態で、プリント回路板３の回路基板との間に隙間が形成される高さで形成されているので、その隙間にコンデンサ等の電子部品１０を配置することができる。したがって、囲い部１８を設けることによるプリント回路板３の設計自由度の低下を抑えることができる。
【００２４】
また、囲い部１８によって、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間、およびコントローラチップ１４と上ケース１の内側面との間に形成される隙間が囲まれるので、ゲル部材２２がこれらの隙間から漏れるのを抑えることができる。したがって、ゲル部材２２の漏れによる放熱効率の低下を抑えて、熱による不具合の発生を抑えることができ、半導体記憶装置２０の信頼性の向上を図ることができる。
【００２５】
ここで、上述した２０００Ｐａ・ｓ程度の高粘度のシリコーン化合物を用いた場合には、上記した隙間からゲル部材２２の漏れは発生しにくい。一方、上述した１８Ｐａ・ｓ程度の低粘度のシリコーン化合物を用いた場合には、上記した隙間からゲル部材２２が漏れやすくなるが、囲い部１８によって隙間の周囲を囲うことで、このような漏れの発生を抑えやすくなる。
【００２６】
なお、第１の実施の形態では、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間を囲む位置、およびコントローラチップ１４と上ケース１の内側面との間に形成される隙間を囲む位置に囲い部１８を設けたが、いずれか一方の隙間を囲む位置だけに囲い部１８を設けてもよい。一般的に不揮発性半導体メモリチップ１２よりも発熱量の大きいコントローラチップ１４と上ケース１の内側面との間に形成される隙間を囲む位置のみに囲い部１８を設けて、囲い部の１８の個数やゲル部材２２の使用量を削減して、製造コストの抑制を図ってもよい。
【００２７】
また、不揮発性半導体メモリチップ１２が配置される面の反対側の面にコントローラチップ１４が配置されてもよい。また、不揮発性半導体メモリチップ１２が、回路基板７の両面に配置されてもよい。これらの場合、下ケース９の内側面にも囲い部１８を設けることで、裏面側に配置されたチップ１２，１４から発生する熱の効率的な放熱を図ることが望ましい。
【００２８】
次に、半導体記憶装置２０の組立工程について説明する。図７は、半導体記憶装置２０の製造工程を説明するためのフローチャートである。図８は、上ケース１の断面図であって、ゲル部材２２の注入工程を説明するための図である。
【００２９】
まず、上ケース１の内側面に囲い部１８を設ける（ステップＳ１）。次に、上ケース１の内側面上であって、囲い部１８の内側にゲル部材２２を注入する（ステップＳ３、図８も参照）。次に、下ケース９にプリント回路板３を固定する（ステップＳ４）。次に、上ケース１と下ケース９とを重ね合わせてケース固定ネジで締結し、筐体４の内部にプリント回路板３を収容することで（ステップＳ５）、半導体記憶装置２０の組立てが完了する。なお、回路基板７上に不揮発性半導体メモリチップ１２等を実装する工程は省略した。この実装工程は、プリント回路板３が筐体４内に収容される前に行われればよい。
【００３０】
このように、ゲル部材２２を、不揮発性半導体メモリチップ１２上や、コントローラチップ１４上に塗布するのではなく、上ケース１の内側面上であって、囲い部１８の内側に注入している。不揮発性半導体メモリチップ１２上や、コントローラチップ１４上は、周囲を囲むものがないため、ゲル部材２２のはみ出しや漏れを防ぐためには、ゲル部材２２の塗布量や塗布位置に一定の精度が要求される。一方、第１の実施の形態では、囲い部１８の内側にゲル部材２２を注入しているので、ゲル部材２２の塗布量や塗布位置に多少のずれがあった場合でも、ゲル部材２２のはみ出しや漏れは生じにくい。したがって、ゲル部材２２の注入工程を、産業ロボットなどを用いて自動化しやすくなり、製造コストの抑制を図ることができる。
【００３１】
また、不揮発性半導体メモリチップ１２や、コントローラチップ１４の放熱性の向上のために、不揮発性半導体メモリチップ１２上や、コントローラチップ１４上に放熱シートを貼付する場合もあるが、一般的に放熱シートよりもゲル部材のほうが安価であるため、半導体記憶装置２０の製造コストのより一層の抑制を図ることができる。
【００３２】
なお、ゲル部材２２として熱硬化性の材料を用いた場合には、ステップＳ５に続いて、ゲル部材２２を熱硬化させる工程を行ってもよい。ゲル部材２２を熱硬化させることで、ゲル部材２２の漏れをより一層抑えることができる。また、不揮発性半導体メモリチップ１２や、コントローラチップ１４から発生する熱により、ゲル部材２２の熱硬化に十分な温度に上昇する場合には、わざわざ熱硬化させる工程を設けなくてもよい。すなわち、半導体記憶装置２０が組み立てられた後の動作試験などにおいて、不揮発性半導体メモリチップ１２や、コントローラチップ１４から発生する熱で、ゲル部材２２を熱硬化させてもよい。
【００３３】
また、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間や、コントローラチップ１４と上ケース１の内側面との間に形成される隙間が、１〜２ｍｍ程度のものであれば、囲い部１８は、上ケース１の内側面に形成される突起であっても構わない。
【００３４】
また、不揮発性半導体メモリチップ１２と上ケース１の内側面との間に形成される隙間や、コントローラチップ１４と上ケース１の内側面との間に形成される隙間が、１ｍｍ以下であれば、ゲル部材２２の使用量も少なくなるため、漏れなどが発生しにくくなる。そこで、このような場合には、囲い部１８を設けずに、上ケース１の内側面にゲル部材２２を塗布するように構成しても構わない。
【００３５】
また、ゲル部材２２が室温硬化型のものであれば、上ケース１の内側面であって各チップ１２，１４に対向する位置にゲル部材２２を塗布し、室温状態で放置して硬化させてから、プリント回路板３を筐体４内に収容させてもよい。この場合には、プリント回路板３を筐体４内に収容させた時点で、すでにゲル部材２２の漏れが発生しにくくなっているので、上ケース１の内側面に囲い部１８を設けずに構成してもよい。
【００３６】
また、ゲル部材２２が室温硬化型のものであれば、ゲル部材２２の塗布量をディスペンサーなどで制御し、上ケース１の内側面であって各チップ１２，１４に対向する位置にゲル部材２２を塗布した後、ゲル部材２２の硬化前にプリント回路板３を筐体４に収容させてもよい。ゲル部材２２を塗布してから硬化する前に、所定の領域（例えば、各チップ１２，１４に対向する領域）を超えて広がらない程度の粘性、表面張力をゲル部材２２が有するならば、ゲル部材２２の硬化前にプリント回路板３を筐体４内に収容する場合であっても、囲い部１８を設けずに構成することも可能である。すなわち、筐体４内にプリント基板３を収容する際に上ケース１と不揮発性半導体メモリチップ１２などにゲル部材２２が圧縮されても、ゲル部材２２の表面張力や粘性によって、その形状を維持できる量にゲル部材２２の塗布量を制御すればよい。
【００３７】
このように構成することで、上ケース１の内側面に囲い部１８を設けていなくても、プリント回路板３の収容時に、ゲル部材２２の表面張力や粘性によって漏れを抑えることができる。また、プリント回路板３が筐体４内に収容されて、ある程度時間が経過すればゲル部材２２が硬化するので、半導体記憶装置２０が製品として使用された場合にも、ゲル部材２２の漏れを抑えることができる。
【００３８】
図９は、実施の形態１の変形例に係る半導体記憶装置の断面図である。ここまで、不揮発性半導体メモリチップ１２をＴＳＯＰ型のものとして説明してきたが、図９に示すようなＢＧＡ型の不揮発性半導体メモリチップ１２を用いてももちろん構わない。
【符号の説明】
【００３９】
１ 上ケース、３ プリント回路板、４ 筐体、７ 回路基板、９ 下ケース、１０ 電子部品、１２ 不揮発性半導体メモリチップ、１４ コントローラチップ、１６ コネクタ、１８ 囲い部、２０ 半導体記憶装置、２２ ゲル部材。
【特許請求の範囲】
【請求項１】
複数の不揮発性半導体メモリチップおよび前記不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、
導電性材料で形成され、前記プリント回路板を収容する筐体と、
前記筐体の内側面に設けられ、前記コントローラチップと前記筐体との隙間または前記不揮発性半導体メモリチップと前記筐体との隙間を囲む囲い部と、
前記囲い部の内側に設けられ、前記不揮発性半導体メモリチップまたは前記コントローラチップと、前記筐体との両方に接するゲル部材と、を備えることを特徴とする半導体記憶装置。
【請求項２】
前記囲い部は、前記プリント回路板との間に隙間を形成するように設けられることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記囲い部は、前記筐体の内側面に形成された突起であることを特徴とする請求項１または２に記載の半導体記憶装置。
【請求項４】
複数の不揮発性半導体メモリチップおよび前記不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、前記プリント回路板を収容する筐体と、を備える半導体記憶装置の製造方法であって、
前記筐体の内側面に、前記コントローラチップと前記筐体との隙間または前記不揮発性半導体メモリチップと前記筐体との隙間を囲む囲い部を設け、
前記囲い部の内側にゲル部材を注入し、
前記筐体に前記プリント回路板を収容することを特徴とする半導体記憶装置の製造方法。
【請求項５】
前記筐体に前記プリント回路板を収容してから前記ゲル部材を熱硬化させることを特徴とする請求項４に記載の半導体記憶装置の製造方法。
【請求項１】
複数の不揮発性半導体メモリチップおよび前記不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、
導電性材料で形成され、前記プリント回路板を収容する筐体と、
前記筐体の内側面に設けられ、前記コントローラチップと前記筐体との隙間または前記不揮発性半導体メモリチップと前記筐体との隙間を囲む囲い部と、
前記囲い部の内側に設けられ、前記不揮発性半導体メモリチップまたは前記コントローラチップと、前記筐体との両方に接するゲル部材と、を備えることを特徴とする半導体記憶装置。
【請求項２】
前記囲い部は、前記プリント回路板との間に隙間を形成するように設けられることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記囲い部は、前記筐体の内側面に形成された突起であることを特徴とする請求項１または２に記載の半導体記憶装置。
【請求項４】
複数の不揮発性半導体メモリチップおよび前記不揮発性半導体メモリチップへのデータの読み書きを制御するコントローラチップが一方の面に実装されたプリント回路板と、導電性材料で形成され、前記プリント回路板を収容する筐体と、を備える半導体記憶装置の製造方法であって、
前記筐体の内側面に、前記コントローラチップと前記筐体との隙間または前記不揮発性半導体メモリチップと前記筐体との隙間を囲む囲い部を設け、
前記囲い部の内側にゲル部材を注入し、
前記筐体に前記プリント回路板を収容することを特徴とする半導体記憶装置の製造方法。
【請求項５】
前記筐体に前記プリント回路板を収容してから前記ゲル部材を熱硬化させることを特徴とする請求項４に記載の半導体記憶装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−２４９５８１（Ｐ２０１１−２４９５８１Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１２１６２９（Ｐ２０１０−１２１６２９）
【出願日】平成２２年５月２７日（２０１０．５．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２７日（２０１０．５．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]