説明

国際特許分類[H01L21/8234]の内容

国際特許分類[H01L21/8234]の下位に属する分類

国際特許分類[H01L21/8234]に分類される特許

1 - 10 / 3,480



Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285


Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285


Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285


Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285


Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285


Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285

【課題】LOCOS酸化膜端部の直下の電界集中が容易に緩和され、LOCOS酸化膜直下の半導体導電層の良好な耐圧および抵抗を実現することのできる半導体装置を提供する。
【解決手段】半導体装置(1)は、LOCOS酸化膜(22)の半導体基板の表面に対してラテラル方向に終端しているエッジ(22a、22b)の少なくとも一部(22a、22b)が、上面と下面とに15度以上30度以下の角度(θ)で挟まれて終端するプロファイルを有している。 (もっと読む)


【課題】半導体素子及びその製造方法を提供する。
【解決手段】高電圧領域及び低電圧領域を有する半導体基板100と、高電圧領域に形成され、第1活性領域110-I、第1ソース/ドレイン領域114-I、第1ゲート絶縁膜130及び第1ゲート電極202-Iを有する高電圧トランジスタTR-Iと、低電圧領域に形成され、第2活性領域110-II、第2ソース/ドレイン領域114-II、第2ゲート絶縁膜310及び第2ゲート電極320を有する低電圧トランジスタTR-IIとを備え、第2ソース/ドレイン領域は、第1ソース/ドレイン領域より薄い厚さを有することを特徴とする半導体素子。 (もっと読む)


【課題】ダイオードの逆回復特性を改善する技術を提供すること。
【解決手段】モノリシック集積回路100は、半導体層6と絶縁分離部4とダイオード16を備えている。絶縁分離部4は、平面視したときに、半導体層6の一部である島領域8を周囲から絶縁している。ダイオード16は、島領域8に形成されている。ダイオード16は、第1導電型の中央領域14と第2導電型の環状領域10を有している。中央領域14と環状領域10は、半導体層6の表層に形成されている。平面視したときに、環状領域10は、中央領域14の周囲を一巡している。島領域8には、半導体層6を貫通する貫通部18が形成されている。貫通部18は、中央領域14に囲まれている。モノリシック集積回路100では、絶縁分離部4を画定するトレンチと貫通部18を画定するトレンチが、同一の製造工程で作製される。 (もっと読む)


【課題】インダクタの下方に位置する素子分離膜に開口を設けてその開口内に半導体基板を残しつつ、インダクタの下方に位置する半導体基板に渦電流が発生することを抑制する。
【解決手段】インダクタ300は、多層配線層200に形成されており、素子分離膜12の上方に位置している。開口13は、素子分離膜12のうち少なくとも平面視でインダクタ300と重なる領域に形成されている。また、素子分離膜12とインダクタ300の間に位置するいずれの層にも、インダクタ300と半導体基板10の間をシールドするシールド導電部材は形成されていない。 (もっと読む)


1 - 10 / 3,480