モノリシック集積回路
【課題】ダイオードの逆回復特性を改善する技術を提供すること。
【解決手段】モノリシック集積回路100は、半導体層6と絶縁分離部4とダイオード16を備えている。絶縁分離部4は、平面視したときに、半導体層6の一部である島領域8を周囲から絶縁している。ダイオード16は、島領域8に形成されている。ダイオード16は、第1導電型の中央領域14と第2導電型の環状領域10を有している。中央領域14と環状領域10は、半導体層6の表層に形成されている。平面視したときに、環状領域10は、中央領域14の周囲を一巡している。島領域8には、半導体層6を貫通する貫通部18が形成されている。貫通部18は、中央領域14に囲まれている。モノリシック集積回路100では、絶縁分離部4を画定するトレンチと貫通部18を画定するトレンチが、同一の製造工程で作製される。
【解決手段】モノリシック集積回路100は、半導体層6と絶縁分離部4とダイオード16を備えている。絶縁分離部4は、平面視したときに、半導体層6の一部である島領域8を周囲から絶縁している。ダイオード16は、島領域8に形成されている。ダイオード16は、第1導電型の中央領域14と第2導電型の環状領域10を有している。中央領域14と環状領域10は、半導体層6の表層に形成されている。平面視したときに、環状領域10は、中央領域14の周囲を一巡している。島領域8には、半導体層6を貫通する貫通部18が形成されている。貫通部18は、中央領域14に囲まれている。モノリシック集積回路100では、絶縁分離部4を画定するトレンチと貫通部18を画定するトレンチが、同一の製造工程で作製される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ダイオードを含むモノリシック集積回路に関する。
【背景技術】
【0002】
モノリシック集積回路は、1つの基板に複数の回路素子が形成されている集積回路であり、様々な用途で必要とされており、その一例が特許文献1に開示されている。特許文献1には、SOI(Silicon on Insulator)基板を用いたモノリシック集積回路が開示されている。特許文献1に開示されるモノリシック集積回路は、インバータ装置に用いられており、IGBT(Insulated Gate Bipolar Transistor)と還流用のダイオードを備えている。
【0003】
図12に、この種のモノリシック集積回路400を例示する。モノリシック集積回路400では、SOI基板402の活性層406に絶縁分離部404が形成されており、活性層406の一部が周囲から島状に分離されている。ダイオード416は、活性層406のうちの島領域408内に形成されている。図示しないIGBTは、活性層406のうちの島領域408以外の領域に形成されている。モノリシック集積回路400では、n+型のカソード領域414が島領域408の中央に設けられており、p+型のアノード領域410が絶縁分離部404に沿ってカソード領域414の周囲を一巡している。カソード領域414とアノード領域410の間には、n−型のドリフト領域412が介在している。カソード領域414とアノード領域410とドリフト領域412によって、ダイオード416が形成されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2005−64472号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
モノリシック集積回路400の製造工程では、イオン注入に要する工程を削減するために、異なる回路素子間において、不純物が同種の領域を共通の工程で形成することが行われる。例えば、ダイオード416のn+型のカソード領域414とIGBTのn+型のエミッタ領域を共通の工程で形成することが行われる。しかしながら、IGBTのエミッタ領域と共通の工程で形成されるダイオード416のカソード領域414は、n型の不純物の濃度が必要以上に濃くなり、カソード領域414を構成する不純物量が過剰な状態になってしまう。
【0006】
ダイオード416のカソード領域414の不純物量が多いと、ダイオード416に還流電流が流れているときに、過剰な電子がカソード領域414からドリフト領域412に供給され、それに応じて過剰な正孔がアノード領域410からドリフト領域412に供給される。この結果、ダイオード416が逆回復するときの逆回復電荷量(Qrr)が増大し、損失が大きいという問題がある。
【0007】
ダイオード416の逆回復特性は、ダイオード416を介して還流電流が流れているときに、ドリフト領域412の単位体積当たりに供給される電子量に強く依存する。このため、ダイオード416の逆回復特性を改善するためには、カソード領域414の不純物量をドリフト領域412の体積に対して相対的に少なくし、ドリフト領域412の単位体積当たりに供給される電子量を抑えることが望ましい。
【0008】
例えば、図13に示すモノリシック集積回路400aのように、カソード領域414aをドリフト領域412に対して相対的に小さくすれば、ドリフト領域412の単位体積当たりに供給される電子量を減少させることができる。しかしながら、カソード領域414aを小さくすると、図13に示されるように、カソード領域414aとアノード領域410の距離L1が相対的に短い部分と、カソード領域414aとアノード領域410の距離L2が相対的に長い部分が形成され、電流が偏って流れるという問題がある。
【0009】
製造工程を増加させることなく、カソード領域とアノード領域の距離を維持しながら、ダイオードを構成する不純物領域の不純物量を減少させる技術が望まれている。
【課題を解決するための手段】
【0010】
本明細書では、ダイオードを含むモノリシック集積回路を開示する。このモノリシック集積回路は、半導体層と、絶縁分離部と、ダイオードを備えている。絶縁分離部は、平面視したときに、半導体層の一部である島領域を周囲から絶縁する。ダイオードは、上記島領域に形成されている。また、ダイオードは、半導体層の表層に形成されている第1導電型の中央領域と、平面視したときに中央領域の周囲を一巡しており、半導体層の表層に形成されている第2導電型の環状領域を有している。このモノリシック集積回路では、島領域に、半導体層を貫通する貫通部が形成されている。貫通部は、平面視したときに、中央領域に囲まれている。さらに、絶縁分離部を画定するトレンチと貫通部を画定するトレンチが、同一の製造工程で作製される。この態様のモノリシック集積回路では、絶縁分離部を画定するトレンチを作製するときに、貫通部を画定するトレンチも同時に作製される。このため、特別な工程を追加することなく、島領域内に貫通部を形成することができる。また、この態様のモノリシック集積回路では、貫通部が中央領域の一部を削るように作製されるので、中央領域の不純物量が減少し、ダイオードの逆回復特性が改善される。さらに、貫通部は、平面視したときに、中央領域によって囲まれている。すなわち、中央領域と環状領域の距離は、貫通部の存在に関わらず、一定に維持されている。本明細書で開示するモノリシック集積回路は、製造工程を増加させることなく、ダイオードの逆回復特性を改善することができる。
【0011】
本明細書で開示するモノリシック集積回路では、中央領域がn型のカソード領域であり、環状領域がp型のアノード領域であってもよい。
【発明の効果】
【0012】
本明細書で開示される技術によると、ダイオードを含むモノリシック集積回路において、製造工程を増加させることなく、ダイオードの逆回復特性を改善することができる。
【図面の簡単な説明】
【0013】
【図1】第1実施形態のモノリシック集積回路の平面図を示す。
【図2】図1のII−II線に沿った断面図を示す。
【図3】第1実施形態のモノリシック集積回路の製造工程を示す(1)。
【図4】第1実施形態のモノリシック集積回路の製造工程を示す(2)。
【図5】第2実施形態のモノリシック集積回路の平面図を示す。
【図6】図5のVI−VI線に沿った断面図を示す。
【図7】第3実施形態のモノリシック集積回路の平面図を示す。
【図8】第4実施形態のモノリシック集積回路の断面図を示す。
【図9】実施例で用いたシミュレーションモデルを示す。
【図10】ダイオードの逆回復曲線を示す。
【図11】トレンチを配置する位置と、逆回復電荷量及び逆回復時間との関係を示す。
【図12】従来のモノリシック集積回路の平面図を示す。
【図13】従来のモノリシック集積回路の変形例の平面図を示す。
【発明を実施するための形態】
【0014】
以下の実施形態で開示される技術的特徴の幾つかを以下に記す。
(特徴1)中央領域は、平面視したときに、長手方向を有して直線に伸びている直線部と、直線部の端部に設けられている曲線部を有する。
(特徴2)環状領域は、トラック形状である。
(特徴3)モノリシック集積回路の製造方法は、半導体層に不純物をイオン注入するイオン注入工程と、半導体層を貫通するトレンチを形成するトレンチ形成工程を備える。イオン注入工程では、ダイオードを構成する不純物と、ダイオードとは異なる他の回路素子を構成する不純物を同時にイオン注入する。イオン注入工程は、第1導電型の中央領域と、中央領域を一巡する第2導電型の環状領域によってダイオードが形成されるように実施する。トレンチ形成工程では、ダイオードを他の回路素子から絶縁分離する絶縁分離部を画定するためのトレンチと、平面視したときに中央領域に囲まれている貫通部を画定するためのトレンチを、同時に形成する。
(特徴4)貫通部は、中央領域を構成する不純物のピーク部分の少なくとも一部を削るように形成される。
【0015】
(第1実施形態)
図1及び図2を参照し、モノリシック集積回路100について説明する。なお、図1は、モノリシック集積回路100から電極、保護膜等を除去した形態を示している。図2に示すように、モノリシック集積回路100は、基板30と絶縁層28と活性層6が積層したSOI基板2を利用して形成されている。活性層6が、半導体層の一例に相当する。一例では、活性層6と基板30の材料には単結晶シリコンが用いられており、絶縁層28の材料には酸化シリコン(SiO2)が用いられている。活性層6は、耐圧500V以上を実現するために、厚みが約10〜20μmに設定されている。絶縁層28は、耐圧500V以上を実現するために、その厚みが約3μm以上に設定されている。
【0016】
活性層6には、絶縁分離部4が形成されている。絶縁分離部4は、活性層6の表面から裏面まで貫通し、絶縁層28に達している。また、絶縁分離部4は、平面視したときに一巡して形成されており、活性層6を島領域8とIGBT領域9に絶縁分離している。島領域8にはダイオード16が形成されており、IGBT領域9には図示しないIGBT構造が形成されている。絶縁分離部4は、活性層6に形成したトレンチ20内に絶縁体22を埋め込むことにより形成されている。絶縁体22の材料は、例えばSiO2,Si3N4,又はそれらの複合体であり、CVD膜であってもよい。なお、絶縁体22の内部に空洞が設けられていてもよい。その空洞内は真空であってもよいし、空気が密閉されていてもよい。また、その空洞内に多結晶シリコン等が充填されていてもよい。基板30はn型又はp型の不純物を含んでおり、接地電圧に固定されている。
【0017】
ダイオード16は、活性層6の表面に設けられているカソード電極46とアノード電極40とLOCOS酸化膜42と抵抗性フィールドプレート44を備えている。活性層6の表面において、カソード電極46とアノード電極40は、距離を置いて配置されているとともに電気的に絶縁されている。カソード電極46とアノード電極40の材料にはチタン(Ti)/窒化チタン(TiN)/アルミニウム(Al)の積層電極が用いられており、チタンが活性層6に接触している。チタンに代えて、チタンにシリコンが混入したシリサイドを用いることもできる。LOCOS酸化膜42は、カソード電極46とアノード電極40の間に設けられている。抵抗性フィールドプレート44は、LOCOS酸化膜42の表面に設けられている。抵抗性フィールドプレート44の一端がカソード電極46に電気的に接続されており、他端がアノード電極40に電気的に接続されている。LOCOS酸化膜42と抵抗性フィールドプレート44は、活性層6の表層部において、カソード電極46とアノード電極40の間の電位分布を均一化する。
【0018】
ダイオード16は、活性層6の表層に形成されているn型のカソード領域14とp型のアノード領域10、及びカソード領域14とアノード領域10を隔てているn−型のドリフト領域12を備えている。カソード領域14が中央領域の一例に相当し、アノード領域10が環状領域の一例に相当する。カソード領域14は、カソード電極46に接している。アノード領域10は、アノード電極40に接している。ドリフト領域12は、活性層6にカソード領域14とアノード領域10を形成した残部である。
【0019】
図1に示すように、カソード領域14は、平面視したときに、絶縁分離部4で囲まれる島領域8の中央に配置されており、略矩形の形状を有している。カソード領域14は長手方向(紙面左右方向)を有して直線に伸びている直線部14dと、直線部14dの端部に設けられている曲線部14eを有する。
【0020】
図2に示すように、カソード領域14は、n+型の高濃度カソード領域14aとn型の低濃度カソード領域14bを備えている。低濃度カソード領域14bの拡散深さは、高濃度カソード領域14aの拡散深さよりも深い。このため、高濃度カソード領域14aの全体は、低濃度カソード領域14bで覆われている。高濃度カソード領域14aはカソード電極46にオーミック接触しており、低濃度カソード領域14bはカソード電極46にショットキー接触している。高濃度カソード領域14a及び低濃度カソード領域14bには、リン(P),砒素(As)等のn型不純物がイオン注入されている。一例では、高濃度カソード領域14aの表面濃度は約6×1020cm−3であり、拡散深さは約0.1〜0.5μmである。低濃度カソード領域14bの表面濃度は約1.8×1017cm−3であり、拡散深さは約3〜7μmである。なお、低濃度カソード領域14bは、必要に応じて設けられていなくてもよい。
【0021】
図1に示すように、アノード領域10は、平面視したときに、島領域8の周縁部を絶縁分離部4に沿って一巡している。アノード領域10は、絶縁分離部4よりも内側に形成されている。アノード領域10は、カソード領域14の周囲を一巡しており、トラック形状である。アノード領域10も、長手方向を有して直線に伸びている直線部10dと、直線部10dの端部に設けられている曲線部10eを有する。
【0022】
図2に示すように、アノード領域10は、p+型の高濃度アノード領域10aとp型の中濃度アノード領域10bとp-型の低濃度アノード領域10cを備えている。中濃度アノード領域10bの拡散深さは、高濃度アノード領域10aの拡散深さよりも深い。低濃度アノード領域10cの拡散深さは、高濃度アノード領域10a及び中濃度アノード領域10bの拡散深さよりも深い。高濃度アノード領域10aはアノード電極40にオーミック接触しており、中濃度アノード領域10b及び低濃度アノード領域10cはアノード電極40ショットキー接触している。
【0023】
高濃度アノード領域10aは、中濃度アノード領域10bと低濃度アノード領域10cによって覆われている。中濃度アノード領域10bは、高濃度アノード領域10aのカソード領域14側の側面と、高濃度アノード領域10aの底面の一部を覆っている。低濃度アノード領域10cは、高濃度アノード領域10aのカソード領域14とは反対側の側面と、中濃度アノード領域10bのカソード領域14とは反対側の側面と、中濃度アノード領域10bの底面の一部を覆っている。中濃度アノード領域10bの底面の一部は、低濃度アノード領域10cで覆われていない。なお、低濃度アノード領域10cは、絶縁分離部4の側面に接している。
【0024】
アノード領域10にはホウ素(B)がイオン注入されている。高濃度アノード領域10aと中濃度アノード領域10bと低濃度アノード領域10cの表面濃度は、概ね2桁毎に異なることが望ましい。一例では、高濃度アノード領域10aの表面濃度は約1×1020cm−3であり、拡散深さは約0.2〜0.6μmである。中濃度アノード領域10bの表面濃度は約9×1017cm−3であり、拡散深さは1〜2μmである。低濃度アノード領域10cの表面濃度は約1.2×1016cm−3であり、拡散深さは3〜5μmである。なお、中濃度アノード領域10b及び/又は低濃度アノード領域10cは、必要に応じて設けられていなくてもよい。
【0025】
上記したように、低濃度アノード領域10cの不純物濃度は極めて薄いので、低濃度アノード領域10cが設けられていても、順バイアス時に注入される正孔量はほとんど増加しない。アノード領域10から注入される正孔量は、高濃度アノード領域10aと中濃度アノード領域10bによって決定される。また、低濃度アノード領域10cが設けられていることにより、逆回復時に高濃度アノード領域10aと中濃度アノード領域10bのコーナー部の電界強度が顕著に低下し、ダイナミックアバランシェ現象が抑制される。
【0026】
図1に示すように、カソード領域14の直線部14dとアノード領域10の直線部10dとの距離L1は、カソード領域14の曲線部14eとアノード領域10の曲線部10eとの距離L2と同じである。ダイオード16では、アノード領域10とカソード領域14の距離が、どの位置でも同じである。上記したように、アノード領域10は、トラック形状である。アノード領域10がトラック形状であれば、カソード領域14とアノード領域10の距離L1(L2)は耐圧を確保するために必要な長さに維持しながら、カソード領域14とアノード領域10の間を流れる電流量を確保するための面積は増大させることができる。
【0027】
上記したように、ドリフト領域12は、島領域8の活性層6のうち、不純物がイオン注入されなかった部分である。ダイオード16に還流電流が流れているときは、カソード領域14からドリフト領域12に電子が供給され、アノード領域10からドリフト領域12に正孔が供給される。ドリフト領域12はリンを含んでおり、その不純物濃度は約1×1014〜1×1015cm−3である。
【0028】
貫通部18が、島領域8に形成されている。図2に示すように、貫通部18は、活性層6の表面から裏面まで貫通し、絶縁層28に達している。また、図1に示すように、平面視したときに、長手方向に伸びている2つの貫通部18が、カソード領域14に囲まれている。貫通部18がカソード領域14に囲まれているので、貫通部18が、アノード領域10とカソード領域14の距離に影響を与えることはない。貫通部18は、活性層6に形成したトレンチ26内に絶縁体24を埋め込むことにより形成されている。絶縁体24の材料は例えばSiO,Si3N4,又はそれらの複合体であり、CVD膜であってもよい。絶縁体24の材料は、絶縁体22の材料と同じである。なお、絶縁体22と同様に、絶縁体24の内部に空洞が設けられていてもよい。空洞内が真空であってもよいし、空気が密閉されていてもよいし、多結晶シリコン等が充填されていてもよい。また、貫通部は1つでもよく、その場合、平面視したときに、長手方向に伸びている1つの貫通部が、カソード領域14に囲まれる。
【0029】
図3及び図4を参照し、モノリシック集積回路100の製造方法について説明する。図3及び図4は、ダイオード16の製造工程を示しており、IGBTの製造工程は省略している。まず、図3に示すように、基板30と絶縁層28と活性層6が積層したSOI基板2を用意する。その後、活性層6の所定範囲に、n型不純物とp型不純物をイオン注入し、n型不純物領域14とp型不純物領域10を形成する(イオン注入工程)。n型不純物を2回イオン注入することにより、n+型の高濃度不純物領域14aとn型の低濃度不純物領域14bを備えるn型不純物領域14を形成することができる。また、p型不純物を3回イオン注入することにより、p+型の高濃度不純物領域10aとp型の中濃度不純物領域10bとp-型の低濃度不純物領域10c備えるp型不純物領域10を形成することができる。n型不純物領域14とp型不純物領域10は、従来のイオン注入技術を利用して形成することができる。
【0030】
n型不純物領域14を形成するためのn型の不純物は、IGBTのエミッタ等を構成するためのn型の不純物と同時にイオン注入される。n型不純物領域14は、図1のカソード領域14を形成するためのものであり、活性層6の表層に長手方向を有して直線に伸びるように形成される。p型不純物領域10は、図1のアノード領域10を形成するためのものであり、n型不純物領域14の周囲を一巡するように形成される。なお、n型不純物領域14とp型不純物領域10を形成する順序は任意である。
【0031】
次に、図4に示すように、p型不純物領域10よりも外側を一巡する範囲と、n型不純物領域14の中央部分をドライエッチングし、第1トレンチ20と第2トレンチ26を形成する(トレンチ形成工程)。第1トレンチ20と第2トレンチ26は同時に形成する。第2トレンチ26は、平面視したときに、n型不純物領域14以外の範囲をエッチングしないように形成する。また、第2トレンチ26は、n型不純物領域14のうちの高濃度不純物領域14aをエッチングするように形成される。第2トレンチ26が高濃度不純物領域14aをエッチングするように形成されれば、n型不純物領域14のうちの不純物濃度のピーク部分を除去することができる。
【0032】
その後、CVD法を用いて第1トレンチ20と第2トレンチ26に絶縁体22,24を埋め込むことにより、絶縁分離部4と貫通部18が形成される(図1を参照)。第1トレンチ20に埋め込む絶縁体22と、第2トレンチ26に埋め込む絶縁体24は、同時に形成される。なお、絶縁分離部4と貫通部18を形成した後に、上記したイオン注入工程を実施してもよい。
【0033】
第1トレンチ20及び第2トレンチ26は、活性層6の表層から絶縁層28まで達しており、同じ深さを有する。そのため、第1トレンチ20及び第2トレンチ26を同時に形成することができる。なお、本実施形態では第1トレンチ20と第2トレンチ26に絶縁体を埋め込んでいるが、第1トレンチ20にだけ絶縁体を埋込み、第2トレンチ26には絶縁体を埋め込まなくてもよい。また、上記したように、絶縁体の内部に空洞を形成してもよい。
【0034】
上記したように、第2トレンチ26は、平面視したときに、n型不純物領域14以外の範囲をエッチングしないように形成される。そのため、第2トレンチ26は、平面視したときに、n型不純物領域14に囲まれる。第2トレンチ26が、n型不純物領域14とp型不純物領域10の距離を変化させることはない。それにより、カソード領域14とアノード領域10の間の距離がどの位置でも同じとなり、電流がドリフト領域12内を偏って流れることはない。また、トラック形状のアノード領域10を形成することにより、カソード領域14とアノード領域10の間の距離を必要な耐圧が得られる距離(図1の距離L1,L2)に維持したまま、ドリフト領域12の体積が増加する。カソード領域14とアノード領域10の間に、多くの電流を流すことができる。
【0035】
モノリシック集積回路100は、従来のモノリシック集積回路400(図12を参照)に比べ、第2トレンチ26を形成した分だけカソード領域14のサイズが小さい。モノリシック集積回路100は、還流電流が流れているときに、カソード領域14からドリフト領域12に供給される電子量を減少させることができる。ドリフト領域12の単位面積当たりに供給される電子量が減少すると、アノード領域10からドリフト領域12に供給される正孔量も減少する。そのため、モノリシック集積回路100は、ダイオード16が逆回復するときの逆回復特性が改善される。
【0036】
本明細書で開示する技術は、上記したモノリシック集積回路100の形態に限定されるものではない。以下に、本明細書に開示する技術を適用したモノリシック集積回路の例をいくつか示す。
【0037】
(第2実施形態)
図5及び図6に示すように、モノリシック集積回路200では、3つの貫通部218a,218b及び218cが、長手方向に伸びている。貫通部218a〜218cはいずれも、カソード領域214に囲まれている。貫通部218aと218bの間、及び、貫通部218bと218cの間には、活性層6及びカソード領域214が介在している。
【0038】
モノリシック集積回路200の場合、3つの貫通部218a,218b及び218cを備えているので、各々の第2トレンチ226の幅を、第1トレンチ20の幅よりも短くすることができる。第1トレンチ20及び第2トレンチ226に絶縁体を埋め込む工程において、第1トレンチ20に絶縁体を埋め込む工程が終了すると、第2トレンチ226に絶縁体が埋め込まれている。そのため、第2トレンチ226に絶縁体を埋め込むためだけの時間を必要としない。
【0039】
(第3実施形態)
図7に示すように、モノリシック集積回路300では、平面視したときに、複数の貫通部318が、長手方向に並んでいる。このような形態であっても、貫通部318を画定するためのトレンチの幅を、絶縁分離部4を画定するためのトレンチの幅よりも短くすることができる。なお、図7では貫通部318の形状が矩形であるが、貫通部の形状は多角形であってもよいし、円であってもよい。
【0040】
(第4実施形態)
図8に、エピタキシャル基板2aを用いて形成されたモノリシック集積回路100aを示す。エピタキシャル基板2aは、p−型の半導体下層30a上に半導体上層6aがエピタキシャル成長して形成される。半導体下層30aと半導体上層6aの間にpn接合が形成されている。半導体下層30aは、接地電圧に固定されている。モノリシック集積回路100aでも、ダイオード16が形成されている島領域8が、絶縁分離部4aによって、IGBT領域9から絶縁分離されている。絶縁分離部4aと貫通部18aは、半導体上層6aの表面から裏面まで貫通し、半導体下層30a内にまで達している。絶縁分離部4aと貫通部18aは、同時に形成に形成される。本明細書で開示される技術は、エピタキシャル基板を用いて形成されるモノリシック集積回路にも有用である。
【0041】
(実施例)
図9に示すモデル50を用いて、ダイオードの逆回復特性についてシミュレーションを行った。モデル50では、カソード領域52とアノード領域60が、シリコン58の表層に設けられている。カソード領域52の幅Lcは9μmである。絶縁トレンチ54が、カソード領域52のアノード領域60側端部から距離Lt離れた場所に形成されている。モデル50では、カソード領域52のうちの絶縁トレンチ54よりもアノード領域60側の部分だけが、ダイオードに順方向電流が流れているときに、ドリフト領域に電子を導入する。シミュレーションでは、距離Ltを2μm,4μm,6μm,9μmと変化させ、逆回復特性の変化を計算した。距離Ltが9μmの場合、絶縁トレンチ54は、カソード領域52に接触しない。
【0042】
図10は、モデル50におけるダイオードの逆回復曲線を示している。グラフの横軸は時間(秒)を示し、縦軸はダイオードに流れる電流(A)を示す。曲線70は距離Ltが2μmのときの結果を示し、曲線72は距離Ltが4μmのときの結果を示し、曲線74は距離Ltが6μmのときの結果を示し、曲線76は距離Ltが9μmのときの結果を示す。また、図11は、図10に示す結果を、距離Ltと逆回復電荷量の関係、及び、距離Ltと逆回復時間の関係にまとめたグラフを示す。グラフの横軸は距離Lt(μm)を示し、左側の縦軸は逆回復電荷量(nC)を示し、右側の縦軸は逆回復時間(n秒)を示している。曲線78は逆回復電荷量を示し、曲線80は逆回復時間を示す。なお、逆回復時間は、図10の逆回復曲線において、ダイオードに逆バイアスが印加されてから、ダイオードに流れる電流値がマイナスからゼロになったときまでの時間である。
【0043】
曲線70,72,74,76に示すように、逆回復電流のピークは、距離Ltが小さくなるに従って小さくなる。また、曲線78に示すように、逆回復電荷量は、距離Ltが小さくなるに従って小さくなる。この結果は、絶縁トレンチ54を形成することにより、カソード領域52からドリフト領域に供給された電子が減少したことを示す。本シミュレーションでは、距離Ltが2μmのときの逆回復電荷量は、距離Ltが9μm(トレンチなし)のときよりも40%小さくなった。また、曲線80に示すように、逆回復時間も、距離Ltが小さくなるに従って小さくなる。本シミュレーションでは、距離Ltが2μmのときの逆回復電荷量は、距離Ltが9μm(トレンチなし)のときよりも65%小さくなった。絶縁トレンチ54によってカソード領域52のサイズを小さくすることにより、ダイオードの逆回復特性が改善されることがわかった。なお、絶縁トレンチ54をどの位置に設けても、ダイオードの耐圧に変化は認められなかった。
【0044】
本明細書に開示する技術は、イオン注入工程において、カソード領域を形成するためのn型の不純物とIGBTのエミッタを構成するためのn型の不純物を同時にイオン注入するだけでなく、アノード領域を形成するためのp型の不純物とIGBT(又は、他の回路素子)を構成するためのp型の不純物を同時にイオン注入してもよい。モノリシック集積回路の製造工程が、より簡略化される。
【0045】
上記実施形態では、島領域の中央にカソード領域が設けられており、アノード領域がカソード領域の周囲を一巡しているモノリシック集積回路について説明した。本明細書に開示する技術は、島領域の中央にアノード領域が設けられており、カソード領域がアノード領域の周囲を一巡しているモノリシック集積回路に適用することもできる。例えば、ダイオード以外の回路素子の不純物領域と、アノード領域を共通の工程で形成することがある。この場合、カソード領域がアノード領域の周囲を一巡しているモノリシック集積回路において、貫通部がアノード領域の一部を削るように作製されると、アノード領域の不純物量が減少し、ダイオードの逆回復特性が改善される。
【0046】
カソード領域の一部に、p型の不純物が含まれていてもよい。n型の不純物とp型の不純物によりカソード領域の一部が短絡し、カソード領域からドリフト領域に供給される電子量をさらに低減することができる。同様に、アノード領域の一部に、n型の不純物が含まれていてもよい。
【0047】
モノリシック集積回路を製造するための基板はSOI基板に限定されない。積層基板の活性層の材料が回路素子を製造可能な材料であればよく、活性層の一例としてダイヤモンド、炭化ケイ素(SiC),窒化ガリウム(GaN)等が挙げられる。
【0048】
1つの基板に、複数のダイオードが並んで配置されていてもよい。この場合、隣接するダイオードの間の絶縁分離部を連結し、1つの島領域内に複数のダイオードを並んで配置してもよい。
【0049】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【0050】
4:絶縁分離部
6:半導体層
8:島領域
10:環状領域
14:中央領域
16:ダイオード
18:貫通部
100:モノリシック集積回路
【技術分野】
【0001】
本発明は、ダイオードを含むモノリシック集積回路に関する。
【背景技術】
【0002】
モノリシック集積回路は、1つの基板に複数の回路素子が形成されている集積回路であり、様々な用途で必要とされており、その一例が特許文献1に開示されている。特許文献1には、SOI(Silicon on Insulator)基板を用いたモノリシック集積回路が開示されている。特許文献1に開示されるモノリシック集積回路は、インバータ装置に用いられており、IGBT(Insulated Gate Bipolar Transistor)と還流用のダイオードを備えている。
【0003】
図12に、この種のモノリシック集積回路400を例示する。モノリシック集積回路400では、SOI基板402の活性層406に絶縁分離部404が形成されており、活性層406の一部が周囲から島状に分離されている。ダイオード416は、活性層406のうちの島領域408内に形成されている。図示しないIGBTは、活性層406のうちの島領域408以外の領域に形成されている。モノリシック集積回路400では、n+型のカソード領域414が島領域408の中央に設けられており、p+型のアノード領域410が絶縁分離部404に沿ってカソード領域414の周囲を一巡している。カソード領域414とアノード領域410の間には、n−型のドリフト領域412が介在している。カソード領域414とアノード領域410とドリフト領域412によって、ダイオード416が形成されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2005−64472号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
モノリシック集積回路400の製造工程では、イオン注入に要する工程を削減するために、異なる回路素子間において、不純物が同種の領域を共通の工程で形成することが行われる。例えば、ダイオード416のn+型のカソード領域414とIGBTのn+型のエミッタ領域を共通の工程で形成することが行われる。しかしながら、IGBTのエミッタ領域と共通の工程で形成されるダイオード416のカソード領域414は、n型の不純物の濃度が必要以上に濃くなり、カソード領域414を構成する不純物量が過剰な状態になってしまう。
【0006】
ダイオード416のカソード領域414の不純物量が多いと、ダイオード416に還流電流が流れているときに、過剰な電子がカソード領域414からドリフト領域412に供給され、それに応じて過剰な正孔がアノード領域410からドリフト領域412に供給される。この結果、ダイオード416が逆回復するときの逆回復電荷量(Qrr)が増大し、損失が大きいという問題がある。
【0007】
ダイオード416の逆回復特性は、ダイオード416を介して還流電流が流れているときに、ドリフト領域412の単位体積当たりに供給される電子量に強く依存する。このため、ダイオード416の逆回復特性を改善するためには、カソード領域414の不純物量をドリフト領域412の体積に対して相対的に少なくし、ドリフト領域412の単位体積当たりに供給される電子量を抑えることが望ましい。
【0008】
例えば、図13に示すモノリシック集積回路400aのように、カソード領域414aをドリフト領域412に対して相対的に小さくすれば、ドリフト領域412の単位体積当たりに供給される電子量を減少させることができる。しかしながら、カソード領域414aを小さくすると、図13に示されるように、カソード領域414aとアノード領域410の距離L1が相対的に短い部分と、カソード領域414aとアノード領域410の距離L2が相対的に長い部分が形成され、電流が偏って流れるという問題がある。
【0009】
製造工程を増加させることなく、カソード領域とアノード領域の距離を維持しながら、ダイオードを構成する不純物領域の不純物量を減少させる技術が望まれている。
【課題を解決するための手段】
【0010】
本明細書では、ダイオードを含むモノリシック集積回路を開示する。このモノリシック集積回路は、半導体層と、絶縁分離部と、ダイオードを備えている。絶縁分離部は、平面視したときに、半導体層の一部である島領域を周囲から絶縁する。ダイオードは、上記島領域に形成されている。また、ダイオードは、半導体層の表層に形成されている第1導電型の中央領域と、平面視したときに中央領域の周囲を一巡しており、半導体層の表層に形成されている第2導電型の環状領域を有している。このモノリシック集積回路では、島領域に、半導体層を貫通する貫通部が形成されている。貫通部は、平面視したときに、中央領域に囲まれている。さらに、絶縁分離部を画定するトレンチと貫通部を画定するトレンチが、同一の製造工程で作製される。この態様のモノリシック集積回路では、絶縁分離部を画定するトレンチを作製するときに、貫通部を画定するトレンチも同時に作製される。このため、特別な工程を追加することなく、島領域内に貫通部を形成することができる。また、この態様のモノリシック集積回路では、貫通部が中央領域の一部を削るように作製されるので、中央領域の不純物量が減少し、ダイオードの逆回復特性が改善される。さらに、貫通部は、平面視したときに、中央領域によって囲まれている。すなわち、中央領域と環状領域の距離は、貫通部の存在に関わらず、一定に維持されている。本明細書で開示するモノリシック集積回路は、製造工程を増加させることなく、ダイオードの逆回復特性を改善することができる。
【0011】
本明細書で開示するモノリシック集積回路では、中央領域がn型のカソード領域であり、環状領域がp型のアノード領域であってもよい。
【発明の効果】
【0012】
本明細書で開示される技術によると、ダイオードを含むモノリシック集積回路において、製造工程を増加させることなく、ダイオードの逆回復特性を改善することができる。
【図面の簡単な説明】
【0013】
【図1】第1実施形態のモノリシック集積回路の平面図を示す。
【図2】図1のII−II線に沿った断面図を示す。
【図3】第1実施形態のモノリシック集積回路の製造工程を示す(1)。
【図4】第1実施形態のモノリシック集積回路の製造工程を示す(2)。
【図5】第2実施形態のモノリシック集積回路の平面図を示す。
【図6】図5のVI−VI線に沿った断面図を示す。
【図7】第3実施形態のモノリシック集積回路の平面図を示す。
【図8】第4実施形態のモノリシック集積回路の断面図を示す。
【図9】実施例で用いたシミュレーションモデルを示す。
【図10】ダイオードの逆回復曲線を示す。
【図11】トレンチを配置する位置と、逆回復電荷量及び逆回復時間との関係を示す。
【図12】従来のモノリシック集積回路の平面図を示す。
【図13】従来のモノリシック集積回路の変形例の平面図を示す。
【発明を実施するための形態】
【0014】
以下の実施形態で開示される技術的特徴の幾つかを以下に記す。
(特徴1)中央領域は、平面視したときに、長手方向を有して直線に伸びている直線部と、直線部の端部に設けられている曲線部を有する。
(特徴2)環状領域は、トラック形状である。
(特徴3)モノリシック集積回路の製造方法は、半導体層に不純物をイオン注入するイオン注入工程と、半導体層を貫通するトレンチを形成するトレンチ形成工程を備える。イオン注入工程では、ダイオードを構成する不純物と、ダイオードとは異なる他の回路素子を構成する不純物を同時にイオン注入する。イオン注入工程は、第1導電型の中央領域と、中央領域を一巡する第2導電型の環状領域によってダイオードが形成されるように実施する。トレンチ形成工程では、ダイオードを他の回路素子から絶縁分離する絶縁分離部を画定するためのトレンチと、平面視したときに中央領域に囲まれている貫通部を画定するためのトレンチを、同時に形成する。
(特徴4)貫通部は、中央領域を構成する不純物のピーク部分の少なくとも一部を削るように形成される。
【0015】
(第1実施形態)
図1及び図2を参照し、モノリシック集積回路100について説明する。なお、図1は、モノリシック集積回路100から電極、保護膜等を除去した形態を示している。図2に示すように、モノリシック集積回路100は、基板30と絶縁層28と活性層6が積層したSOI基板2を利用して形成されている。活性層6が、半導体層の一例に相当する。一例では、活性層6と基板30の材料には単結晶シリコンが用いられており、絶縁層28の材料には酸化シリコン(SiO2)が用いられている。活性層6は、耐圧500V以上を実現するために、厚みが約10〜20μmに設定されている。絶縁層28は、耐圧500V以上を実現するために、その厚みが約3μm以上に設定されている。
【0016】
活性層6には、絶縁分離部4が形成されている。絶縁分離部4は、活性層6の表面から裏面まで貫通し、絶縁層28に達している。また、絶縁分離部4は、平面視したときに一巡して形成されており、活性層6を島領域8とIGBT領域9に絶縁分離している。島領域8にはダイオード16が形成されており、IGBT領域9には図示しないIGBT構造が形成されている。絶縁分離部4は、活性層6に形成したトレンチ20内に絶縁体22を埋め込むことにより形成されている。絶縁体22の材料は、例えばSiO2,Si3N4,又はそれらの複合体であり、CVD膜であってもよい。なお、絶縁体22の内部に空洞が設けられていてもよい。その空洞内は真空であってもよいし、空気が密閉されていてもよい。また、その空洞内に多結晶シリコン等が充填されていてもよい。基板30はn型又はp型の不純物を含んでおり、接地電圧に固定されている。
【0017】
ダイオード16は、活性層6の表面に設けられているカソード電極46とアノード電極40とLOCOS酸化膜42と抵抗性フィールドプレート44を備えている。活性層6の表面において、カソード電極46とアノード電極40は、距離を置いて配置されているとともに電気的に絶縁されている。カソード電極46とアノード電極40の材料にはチタン(Ti)/窒化チタン(TiN)/アルミニウム(Al)の積層電極が用いられており、チタンが活性層6に接触している。チタンに代えて、チタンにシリコンが混入したシリサイドを用いることもできる。LOCOS酸化膜42は、カソード電極46とアノード電極40の間に設けられている。抵抗性フィールドプレート44は、LOCOS酸化膜42の表面に設けられている。抵抗性フィールドプレート44の一端がカソード電極46に電気的に接続されており、他端がアノード電極40に電気的に接続されている。LOCOS酸化膜42と抵抗性フィールドプレート44は、活性層6の表層部において、カソード電極46とアノード電極40の間の電位分布を均一化する。
【0018】
ダイオード16は、活性層6の表層に形成されているn型のカソード領域14とp型のアノード領域10、及びカソード領域14とアノード領域10を隔てているn−型のドリフト領域12を備えている。カソード領域14が中央領域の一例に相当し、アノード領域10が環状領域の一例に相当する。カソード領域14は、カソード電極46に接している。アノード領域10は、アノード電極40に接している。ドリフト領域12は、活性層6にカソード領域14とアノード領域10を形成した残部である。
【0019】
図1に示すように、カソード領域14は、平面視したときに、絶縁分離部4で囲まれる島領域8の中央に配置されており、略矩形の形状を有している。カソード領域14は長手方向(紙面左右方向)を有して直線に伸びている直線部14dと、直線部14dの端部に設けられている曲線部14eを有する。
【0020】
図2に示すように、カソード領域14は、n+型の高濃度カソード領域14aとn型の低濃度カソード領域14bを備えている。低濃度カソード領域14bの拡散深さは、高濃度カソード領域14aの拡散深さよりも深い。このため、高濃度カソード領域14aの全体は、低濃度カソード領域14bで覆われている。高濃度カソード領域14aはカソード電極46にオーミック接触しており、低濃度カソード領域14bはカソード電極46にショットキー接触している。高濃度カソード領域14a及び低濃度カソード領域14bには、リン(P),砒素(As)等のn型不純物がイオン注入されている。一例では、高濃度カソード領域14aの表面濃度は約6×1020cm−3であり、拡散深さは約0.1〜0.5μmである。低濃度カソード領域14bの表面濃度は約1.8×1017cm−3であり、拡散深さは約3〜7μmである。なお、低濃度カソード領域14bは、必要に応じて設けられていなくてもよい。
【0021】
図1に示すように、アノード領域10は、平面視したときに、島領域8の周縁部を絶縁分離部4に沿って一巡している。アノード領域10は、絶縁分離部4よりも内側に形成されている。アノード領域10は、カソード領域14の周囲を一巡しており、トラック形状である。アノード領域10も、長手方向を有して直線に伸びている直線部10dと、直線部10dの端部に設けられている曲線部10eを有する。
【0022】
図2に示すように、アノード領域10は、p+型の高濃度アノード領域10aとp型の中濃度アノード領域10bとp-型の低濃度アノード領域10cを備えている。中濃度アノード領域10bの拡散深さは、高濃度アノード領域10aの拡散深さよりも深い。低濃度アノード領域10cの拡散深さは、高濃度アノード領域10a及び中濃度アノード領域10bの拡散深さよりも深い。高濃度アノード領域10aはアノード電極40にオーミック接触しており、中濃度アノード領域10b及び低濃度アノード領域10cはアノード電極40ショットキー接触している。
【0023】
高濃度アノード領域10aは、中濃度アノード領域10bと低濃度アノード領域10cによって覆われている。中濃度アノード領域10bは、高濃度アノード領域10aのカソード領域14側の側面と、高濃度アノード領域10aの底面の一部を覆っている。低濃度アノード領域10cは、高濃度アノード領域10aのカソード領域14とは反対側の側面と、中濃度アノード領域10bのカソード領域14とは反対側の側面と、中濃度アノード領域10bの底面の一部を覆っている。中濃度アノード領域10bの底面の一部は、低濃度アノード領域10cで覆われていない。なお、低濃度アノード領域10cは、絶縁分離部4の側面に接している。
【0024】
アノード領域10にはホウ素(B)がイオン注入されている。高濃度アノード領域10aと中濃度アノード領域10bと低濃度アノード領域10cの表面濃度は、概ね2桁毎に異なることが望ましい。一例では、高濃度アノード領域10aの表面濃度は約1×1020cm−3であり、拡散深さは約0.2〜0.6μmである。中濃度アノード領域10bの表面濃度は約9×1017cm−3であり、拡散深さは1〜2μmである。低濃度アノード領域10cの表面濃度は約1.2×1016cm−3であり、拡散深さは3〜5μmである。なお、中濃度アノード領域10b及び/又は低濃度アノード領域10cは、必要に応じて設けられていなくてもよい。
【0025】
上記したように、低濃度アノード領域10cの不純物濃度は極めて薄いので、低濃度アノード領域10cが設けられていても、順バイアス時に注入される正孔量はほとんど増加しない。アノード領域10から注入される正孔量は、高濃度アノード領域10aと中濃度アノード領域10bによって決定される。また、低濃度アノード領域10cが設けられていることにより、逆回復時に高濃度アノード領域10aと中濃度アノード領域10bのコーナー部の電界強度が顕著に低下し、ダイナミックアバランシェ現象が抑制される。
【0026】
図1に示すように、カソード領域14の直線部14dとアノード領域10の直線部10dとの距離L1は、カソード領域14の曲線部14eとアノード領域10の曲線部10eとの距離L2と同じである。ダイオード16では、アノード領域10とカソード領域14の距離が、どの位置でも同じである。上記したように、アノード領域10は、トラック形状である。アノード領域10がトラック形状であれば、カソード領域14とアノード領域10の距離L1(L2)は耐圧を確保するために必要な長さに維持しながら、カソード領域14とアノード領域10の間を流れる電流量を確保するための面積は増大させることができる。
【0027】
上記したように、ドリフト領域12は、島領域8の活性層6のうち、不純物がイオン注入されなかった部分である。ダイオード16に還流電流が流れているときは、カソード領域14からドリフト領域12に電子が供給され、アノード領域10からドリフト領域12に正孔が供給される。ドリフト領域12はリンを含んでおり、その不純物濃度は約1×1014〜1×1015cm−3である。
【0028】
貫通部18が、島領域8に形成されている。図2に示すように、貫通部18は、活性層6の表面から裏面まで貫通し、絶縁層28に達している。また、図1に示すように、平面視したときに、長手方向に伸びている2つの貫通部18が、カソード領域14に囲まれている。貫通部18がカソード領域14に囲まれているので、貫通部18が、アノード領域10とカソード領域14の距離に影響を与えることはない。貫通部18は、活性層6に形成したトレンチ26内に絶縁体24を埋め込むことにより形成されている。絶縁体24の材料は例えばSiO,Si3N4,又はそれらの複合体であり、CVD膜であってもよい。絶縁体24の材料は、絶縁体22の材料と同じである。なお、絶縁体22と同様に、絶縁体24の内部に空洞が設けられていてもよい。空洞内が真空であってもよいし、空気が密閉されていてもよいし、多結晶シリコン等が充填されていてもよい。また、貫通部は1つでもよく、その場合、平面視したときに、長手方向に伸びている1つの貫通部が、カソード領域14に囲まれる。
【0029】
図3及び図4を参照し、モノリシック集積回路100の製造方法について説明する。図3及び図4は、ダイオード16の製造工程を示しており、IGBTの製造工程は省略している。まず、図3に示すように、基板30と絶縁層28と活性層6が積層したSOI基板2を用意する。その後、活性層6の所定範囲に、n型不純物とp型不純物をイオン注入し、n型不純物領域14とp型不純物領域10を形成する(イオン注入工程)。n型不純物を2回イオン注入することにより、n+型の高濃度不純物領域14aとn型の低濃度不純物領域14bを備えるn型不純物領域14を形成することができる。また、p型不純物を3回イオン注入することにより、p+型の高濃度不純物領域10aとp型の中濃度不純物領域10bとp-型の低濃度不純物領域10c備えるp型不純物領域10を形成することができる。n型不純物領域14とp型不純物領域10は、従来のイオン注入技術を利用して形成することができる。
【0030】
n型不純物領域14を形成するためのn型の不純物は、IGBTのエミッタ等を構成するためのn型の不純物と同時にイオン注入される。n型不純物領域14は、図1のカソード領域14を形成するためのものであり、活性層6の表層に長手方向を有して直線に伸びるように形成される。p型不純物領域10は、図1のアノード領域10を形成するためのものであり、n型不純物領域14の周囲を一巡するように形成される。なお、n型不純物領域14とp型不純物領域10を形成する順序は任意である。
【0031】
次に、図4に示すように、p型不純物領域10よりも外側を一巡する範囲と、n型不純物領域14の中央部分をドライエッチングし、第1トレンチ20と第2トレンチ26を形成する(トレンチ形成工程)。第1トレンチ20と第2トレンチ26は同時に形成する。第2トレンチ26は、平面視したときに、n型不純物領域14以外の範囲をエッチングしないように形成する。また、第2トレンチ26は、n型不純物領域14のうちの高濃度不純物領域14aをエッチングするように形成される。第2トレンチ26が高濃度不純物領域14aをエッチングするように形成されれば、n型不純物領域14のうちの不純物濃度のピーク部分を除去することができる。
【0032】
その後、CVD法を用いて第1トレンチ20と第2トレンチ26に絶縁体22,24を埋め込むことにより、絶縁分離部4と貫通部18が形成される(図1を参照)。第1トレンチ20に埋め込む絶縁体22と、第2トレンチ26に埋め込む絶縁体24は、同時に形成される。なお、絶縁分離部4と貫通部18を形成した後に、上記したイオン注入工程を実施してもよい。
【0033】
第1トレンチ20及び第2トレンチ26は、活性層6の表層から絶縁層28まで達しており、同じ深さを有する。そのため、第1トレンチ20及び第2トレンチ26を同時に形成することができる。なお、本実施形態では第1トレンチ20と第2トレンチ26に絶縁体を埋め込んでいるが、第1トレンチ20にだけ絶縁体を埋込み、第2トレンチ26には絶縁体を埋め込まなくてもよい。また、上記したように、絶縁体の内部に空洞を形成してもよい。
【0034】
上記したように、第2トレンチ26は、平面視したときに、n型不純物領域14以外の範囲をエッチングしないように形成される。そのため、第2トレンチ26は、平面視したときに、n型不純物領域14に囲まれる。第2トレンチ26が、n型不純物領域14とp型不純物領域10の距離を変化させることはない。それにより、カソード領域14とアノード領域10の間の距離がどの位置でも同じとなり、電流がドリフト領域12内を偏って流れることはない。また、トラック形状のアノード領域10を形成することにより、カソード領域14とアノード領域10の間の距離を必要な耐圧が得られる距離(図1の距離L1,L2)に維持したまま、ドリフト領域12の体積が増加する。カソード領域14とアノード領域10の間に、多くの電流を流すことができる。
【0035】
モノリシック集積回路100は、従来のモノリシック集積回路400(図12を参照)に比べ、第2トレンチ26を形成した分だけカソード領域14のサイズが小さい。モノリシック集積回路100は、還流電流が流れているときに、カソード領域14からドリフト領域12に供給される電子量を減少させることができる。ドリフト領域12の単位面積当たりに供給される電子量が減少すると、アノード領域10からドリフト領域12に供給される正孔量も減少する。そのため、モノリシック集積回路100は、ダイオード16が逆回復するときの逆回復特性が改善される。
【0036】
本明細書で開示する技術は、上記したモノリシック集積回路100の形態に限定されるものではない。以下に、本明細書に開示する技術を適用したモノリシック集積回路の例をいくつか示す。
【0037】
(第2実施形態)
図5及び図6に示すように、モノリシック集積回路200では、3つの貫通部218a,218b及び218cが、長手方向に伸びている。貫通部218a〜218cはいずれも、カソード領域214に囲まれている。貫通部218aと218bの間、及び、貫通部218bと218cの間には、活性層6及びカソード領域214が介在している。
【0038】
モノリシック集積回路200の場合、3つの貫通部218a,218b及び218cを備えているので、各々の第2トレンチ226の幅を、第1トレンチ20の幅よりも短くすることができる。第1トレンチ20及び第2トレンチ226に絶縁体を埋め込む工程において、第1トレンチ20に絶縁体を埋め込む工程が終了すると、第2トレンチ226に絶縁体が埋め込まれている。そのため、第2トレンチ226に絶縁体を埋め込むためだけの時間を必要としない。
【0039】
(第3実施形態)
図7に示すように、モノリシック集積回路300では、平面視したときに、複数の貫通部318が、長手方向に並んでいる。このような形態であっても、貫通部318を画定するためのトレンチの幅を、絶縁分離部4を画定するためのトレンチの幅よりも短くすることができる。なお、図7では貫通部318の形状が矩形であるが、貫通部の形状は多角形であってもよいし、円であってもよい。
【0040】
(第4実施形態)
図8に、エピタキシャル基板2aを用いて形成されたモノリシック集積回路100aを示す。エピタキシャル基板2aは、p−型の半導体下層30a上に半導体上層6aがエピタキシャル成長して形成される。半導体下層30aと半導体上層6aの間にpn接合が形成されている。半導体下層30aは、接地電圧に固定されている。モノリシック集積回路100aでも、ダイオード16が形成されている島領域8が、絶縁分離部4aによって、IGBT領域9から絶縁分離されている。絶縁分離部4aと貫通部18aは、半導体上層6aの表面から裏面まで貫通し、半導体下層30a内にまで達している。絶縁分離部4aと貫通部18aは、同時に形成に形成される。本明細書で開示される技術は、エピタキシャル基板を用いて形成されるモノリシック集積回路にも有用である。
【0041】
(実施例)
図9に示すモデル50を用いて、ダイオードの逆回復特性についてシミュレーションを行った。モデル50では、カソード領域52とアノード領域60が、シリコン58の表層に設けられている。カソード領域52の幅Lcは9μmである。絶縁トレンチ54が、カソード領域52のアノード領域60側端部から距離Lt離れた場所に形成されている。モデル50では、カソード領域52のうちの絶縁トレンチ54よりもアノード領域60側の部分だけが、ダイオードに順方向電流が流れているときに、ドリフト領域に電子を導入する。シミュレーションでは、距離Ltを2μm,4μm,6μm,9μmと変化させ、逆回復特性の変化を計算した。距離Ltが9μmの場合、絶縁トレンチ54は、カソード領域52に接触しない。
【0042】
図10は、モデル50におけるダイオードの逆回復曲線を示している。グラフの横軸は時間(秒)を示し、縦軸はダイオードに流れる電流(A)を示す。曲線70は距離Ltが2μmのときの結果を示し、曲線72は距離Ltが4μmのときの結果を示し、曲線74は距離Ltが6μmのときの結果を示し、曲線76は距離Ltが9μmのときの結果を示す。また、図11は、図10に示す結果を、距離Ltと逆回復電荷量の関係、及び、距離Ltと逆回復時間の関係にまとめたグラフを示す。グラフの横軸は距離Lt(μm)を示し、左側の縦軸は逆回復電荷量(nC)を示し、右側の縦軸は逆回復時間(n秒)を示している。曲線78は逆回復電荷量を示し、曲線80は逆回復時間を示す。なお、逆回復時間は、図10の逆回復曲線において、ダイオードに逆バイアスが印加されてから、ダイオードに流れる電流値がマイナスからゼロになったときまでの時間である。
【0043】
曲線70,72,74,76に示すように、逆回復電流のピークは、距離Ltが小さくなるに従って小さくなる。また、曲線78に示すように、逆回復電荷量は、距離Ltが小さくなるに従って小さくなる。この結果は、絶縁トレンチ54を形成することにより、カソード領域52からドリフト領域に供給された電子が減少したことを示す。本シミュレーションでは、距離Ltが2μmのときの逆回復電荷量は、距離Ltが9μm(トレンチなし)のときよりも40%小さくなった。また、曲線80に示すように、逆回復時間も、距離Ltが小さくなるに従って小さくなる。本シミュレーションでは、距離Ltが2μmのときの逆回復電荷量は、距離Ltが9μm(トレンチなし)のときよりも65%小さくなった。絶縁トレンチ54によってカソード領域52のサイズを小さくすることにより、ダイオードの逆回復特性が改善されることがわかった。なお、絶縁トレンチ54をどの位置に設けても、ダイオードの耐圧に変化は認められなかった。
【0044】
本明細書に開示する技術は、イオン注入工程において、カソード領域を形成するためのn型の不純物とIGBTのエミッタを構成するためのn型の不純物を同時にイオン注入するだけでなく、アノード領域を形成するためのp型の不純物とIGBT(又は、他の回路素子)を構成するためのp型の不純物を同時にイオン注入してもよい。モノリシック集積回路の製造工程が、より簡略化される。
【0045】
上記実施形態では、島領域の中央にカソード領域が設けられており、アノード領域がカソード領域の周囲を一巡しているモノリシック集積回路について説明した。本明細書に開示する技術は、島領域の中央にアノード領域が設けられており、カソード領域がアノード領域の周囲を一巡しているモノリシック集積回路に適用することもできる。例えば、ダイオード以外の回路素子の不純物領域と、アノード領域を共通の工程で形成することがある。この場合、カソード領域がアノード領域の周囲を一巡しているモノリシック集積回路において、貫通部がアノード領域の一部を削るように作製されると、アノード領域の不純物量が減少し、ダイオードの逆回復特性が改善される。
【0046】
カソード領域の一部に、p型の不純物が含まれていてもよい。n型の不純物とp型の不純物によりカソード領域の一部が短絡し、カソード領域からドリフト領域に供給される電子量をさらに低減することができる。同様に、アノード領域の一部に、n型の不純物が含まれていてもよい。
【0047】
モノリシック集積回路を製造するための基板はSOI基板に限定されない。積層基板の活性層の材料が回路素子を製造可能な材料であればよく、活性層の一例としてダイヤモンド、炭化ケイ素(SiC),窒化ガリウム(GaN)等が挙げられる。
【0048】
1つの基板に、複数のダイオードが並んで配置されていてもよい。この場合、隣接するダイオードの間の絶縁分離部を連結し、1つの島領域内に複数のダイオードを並んで配置してもよい。
【0049】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【0050】
4:絶縁分離部
6:半導体層
8:島領域
10:環状領域
14:中央領域
16:ダイオード
18:貫通部
100:モノリシック集積回路
【特許請求の範囲】
【請求項1】
モノリシック集積回路であって、
半導体層と、
平面視したときに、前記半導体層の一部である島領域を周囲から絶縁する絶縁分離部と、
前記島領域に形成されているダイオードと、を備えており、
前記ダイオードは、
前記半導体層の表層に形成されている第1導電型の中央領域と、
平面視したときに、前記中央領域の周囲を一巡しており、前記半導体層の表層に形成されている第2導電型の環状領域と、を有しており、
前記島領域に、前記半導体層を貫通する貫通部が形成されており、
前記貫通部は、平面視したときに、前記中央領域に囲まれており、
前記絶縁分離部を画定するトレンチと前記貫通部を画定するトレンチが、同一の製造工程で作製されるモノリシック集積回路。
【請求項2】
前記中央領域が、n型のカソード領域であり、
前記環状領域が、p型のアノード領域である請求項1に記載のモノリシック集積回路。
【請求項1】
モノリシック集積回路であって、
半導体層と、
平面視したときに、前記半導体層の一部である島領域を周囲から絶縁する絶縁分離部と、
前記島領域に形成されているダイオードと、を備えており、
前記ダイオードは、
前記半導体層の表層に形成されている第1導電型の中央領域と、
平面視したときに、前記中央領域の周囲を一巡しており、前記半導体層の表層に形成されている第2導電型の環状領域と、を有しており、
前記島領域に、前記半導体層を貫通する貫通部が形成されており、
前記貫通部は、平面視したときに、前記中央領域に囲まれており、
前記絶縁分離部を画定するトレンチと前記貫通部を画定するトレンチが、同一の製造工程で作製されるモノリシック集積回路。
【請求項2】
前記中央領域が、n型のカソード領域であり、
前記環状領域が、p型のアノード領域である請求項1に記載のモノリシック集積回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2013−115093(P2013−115093A)
【公開日】平成25年6月10日(2013.6.10)
【国際特許分類】
【出願番号】特願2011−257372(P2011−257372)
【出願日】平成23年11月25日(2011.11.25)
【出願人】(000003609)株式会社豊田中央研究所 (4,200)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
【公開日】平成25年6月10日(2013.6.10)
【国際特許分類】
【出願日】平成23年11月25日(2011.11.25)
【出願人】(000003609)株式会社豊田中央研究所 (4,200)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
[ Back to top ]