Fターム[5F102GR08]の内容
接合型電界効果トランジスタ (42,929) | 素子構造 (2,911) | 半導体基体内に付加領域を設けたもの (876) | 不純物領域 (317) | ウェル領域 (42)
Fターム[5F102GR08]に分類される特許
41 - 42 / 42
半導体装置および半導体集積回路装置
【課題】 高耐圧で低オン抵抗の半導体装置を提供する。
【解決手段】 p型基板に、p型ウェル領域3、n型ドリフト領域4、複数のn+型ソース領域5およびn+型ドレイン領域6が形成された半導体装置1を、n+型ドレイン領域6と各n+型ソース領域5との間に形成されるチャネルがn+型ドレイン領域6の周囲に略楕円状に配置されるような構造とする。チャネル領域1aには複数のチャネルが並んで形成されるようにし、耐圧領域1bにはチャネルが形成されないようにして耐圧を確保する。これにより、より多くのチャネルを効率的に配置することができるようになり、適当な耐圧を確保しつつ、チャネル幅を広げずに低オン抵抗化を図ることができる。
(もっと読む)
半導体装置及びその製造方法
【課題】低オン抵抗のスイッチ素子を低コストで実現する。
【解決手段】第一導電型の半導体基体であるN+型SiC基板2及びN−型ドレイン領域1と、N+型SiC基板2の第一主面側に、電流のオン、オフを切り替えるスイッチ機構とを有する半導体装置において、N−型ドレイン領域1中に、該N−型ドレイン領域1とはバンドギャップの異なるP+型ポリシリコンで形成され、第一主面と、該第一主面と対向する第二主面との間で伸びる柱状のヘテロ半導体領域4が、間隔を置いて並んで複数形成されている。
(もっと読む)
41 - 42 / 42
[ Back to top ]