【課題】 コアアイソレータ素子の挿入損失の増加を抑制した、送信モジュールを提供する。
【解決手段】 回路基板２は、グランドパターン３Ａ〜３Ｄを備えた多層基板である。回路基板２には、電力増幅器１０およびコアアイソレータ素子１４が実装される。電力増幅器１０およびコアアイソレータ素子１４は、樹脂層１２によって覆われる。樹脂層１２の表面にはシールド層１３が設けられる。コアアイソレータ素子１４の天面１４Ａと、天面１４Ａと対向するシールド層１３の天面シールド層１３Ａとの間隔、コアアイソレータ素子１４の側面と、この側面と対向するシールド層１３の側面シールド層との間隔を、所定の距離だけ離間して、コアアイソレータ素子１４による挿入損失の増加を抑制する。 （もっと読む）

【課題】高利得の増幅器の発振を防止することができるようにする。
【解決手段】キャビティ２，３の外側に配置されており、一方の端子が増幅器５のバイアス端子５ｃと接続され、他方の端子６ａが増幅器４の入力端子４ａと同じ側に配置されているローパスフィルタ６と、パッケージ１の接地面１ｂと接続されている状態で、パッケージ１及びローパスフィルタ６の周囲を覆っている導電性ケース７と、パッケージ１の上面１ａに配置され、パッケージ１の接地面１ｂと電気的に接続されている導電性のキャップ８と、導電性ケース７の上面７ａと導電性のキャップ８を接続している導電性の弾性体９とを備える。 （もっと読む）

【課題】使用周波数によるキャビティ寸法の制約なく２倍波の漏洩を抑圧できる高周波パッケージを得ること。
【解決手段】出力整合回路４と高周波パッケージ１の出力端子２との間に、使用周波数の２倍波に対する１／４波長型吸収体を配置し、出力整合回路４の出力端と出力端子２との間を２倍波のカットオフブロックで覆ったマイクロトリップ線路で接続し、１／４波長型吸収体を構成する抵抗膜６に、マイクロストリップ線路７を覆う２倍波カットオフブロック８の外周が密着した状態で貫通する貫通穴を設けてある。 （もっと読む）

【課題】信号の周波数が高くなっても信号に歪みが発生することを抑制できると共に、Ｕ字型に容易に曲げることができる回路基板を提供する。
【解決手段】回路基板１０は、電子部品が実装される基板部１２，１４、及び、基板部１２，１４を接続する接続部１６を有し、かつ、可撓性材料からなる複数のシートが積層されてなる。配線導体３２ｂ，３２ｃは、接続部１６内に設けられ、基板部１２，１４との間において延在している。グランド導体３８は、積層方向から平面視したときに配線導体３２ｂ，３２ｃと重なるように、接続部１６内に設けられている。グランド導体３８は、電子装置への搭載のために接続部１６が湾曲させられた場合に、積層方向において回路基板１０の中心に位置する中心面Ｃよりも、内側に位置している。 （もっと読む）

【課題】半導体チップを埋め込んだマルチポートの半導体チップ実装基板において、ポート間のアイソレーションを向上させること。
【解決手段】この半導体チップ１００の１辺の長さは約２．５ｍｍであり、この長さは、目的の高周波の環状溝２１０内における環方向の波長の半分余りに相当している。この半導体チップ１００の周囲には、空洞部２２０に半導体チップ１００を搭載した後の残りの空間によって、平面視時の輪郭が略正方形のリング形状の環状溝２１０が形成されている。そして、この環状溝２１０の４隅にはそれぞれ、銀ペーストからなる柱状導体１が埋め込まれている。即ち、この柱状導体１は、上記の空洞部２２０の内壁面と上記の半導体チップ１００の側壁面との間の隙間から形成される環状溝２１０の４隅に配置されており、半導体チップ１００の裏面に配置される共通グランドの上に直接立脚している。 （もっと読む）

【課題】方向性結合器を小型化することができる技術を提供する。
【解決手段】積層された複数の絶縁層と、前記複数の絶縁層それぞれの表面に所望のパターンで配線が形成された複数の配線層とを有する配線基板と、前記複数の配線層のうち、単一の配線層に形成された主線路（第１配線）１１と、前記複数の配線層に亘って形成され、主線路１１に沿って延在する延在部１３ａ、１３ｂ、１３ｃを備えた副線路（第２配線）１２とを備える方向性結合器１０であって、主線路１１は屈曲部を有さず、副線路１２は、主線路１１の一方の側面側にコイル形状のループを成すように形成する。 （もっと読む）

無線、デジタルおよびマイクロ波アプリケーション用の高周波回路には、それらの信号線、配線およびパッケージングのインピーダンスに対する要求がある。これら信号線に用いる基板の設計および実施において、所望のインピーダンスを提供するためにメタマテリアルを用いることは有益である。このようなメタマテリアルは、用いられる絶縁体の実際の誘電率および透磁率とは異なる、修正された誘電率および透磁率を基板に与えるための手段を提供する。一例の実施形態では、基板がメタマテリアルとして構成される。よって、信号線のこれらメタマテリアルの特徴（aspects）を迅速かつ正確にモデリングする手段を備えることにより、費用がかかりかつ網羅的な繰り返しの実験的特性評価を行うことなく、回路、配線およびパッケージが設計および実施されるようにすることが望ましい。上掲の発明では、メタマテリアル構造の設計パラメータは、導電媒質、導電材料を取り囲む誘電体媒質、および導電媒質の所定の形状を特徴付ける入力パラメータに基づいて決定される。
（もっと読む）

【課題】 マイクロ波集積回路基板の実装に関し、マイクロストリップ線路回路パターンの高密度配線を実現する。
【解決手段】 本発明によるマイクロ波集積回路基板実装構造は、表面にマイクロストリップ線路を備え、かつ裏面が導電性ベースプレートに固定された複数の誘電体基板間又は誘電体基板とそれに隣接する構造物との間隙に、誘電体基板と同一又は誘電体基板以上の誘電率をもった弾性材料を配置することで、波長短縮率を減少させ。誘電体基板上のマイクロストリップ線路回路パターンの高密度配線を実現するものである。 （もっと読む）

【課題】 衛星放送などの受信に用いられるマイクロ波装置において、損失の少ないマイクロストリップ線路を提供する。
【解決手段】 比誘電率が１以上のプリント基板１１と、このプリント基板１１の表面上に敷設されるとともにマイクロ波を導くストリップ線路１３と、プリント基板１１の裏面側とグランドプレーン１４との間に設けられた空気層１６とを備え、ストリップ線路１３とプリント基板１１と空気層１６とグランドプレーン１４で特性インピーダンスを形成する構成としたものである。これによりストリップ線路の損失を少なくすることができる。 （もっと読む）

【課題】従来のマイクロストリップ型の伝送線路においては中心導体および下面電極形成のための基板材料および誘電体材料の誘電率の影響を受け、線路伝搬の電磁波の速度が低下し、伝搬遅延時間が大きくなり、同時に線路周辺の浮遊容量も大となり線路の高速化と高周波特性に対して障害となっていた。このため、本発明はこのような誘電率の影響を受けない伝送線路の実現を目的としたものである。
【解決手段】基板およびその上に形成されている下面電極と中心導体とが空隙をもって配置し得るように支柱および横板で中心導体を支持する構造としている。この支持構造は高周波信号の伝搬、即ち、中心導体及びその近傍に発生する電磁場に影響をおよぼさないように配置される。あるいは、構造的強度を確保するために低誘電率の材料を中心導体周辺の空間に充填する方法としている。 （もっと読む）

【課題】 コストダウン、および、取付け時の操作性の向上を図ることができるストリップ線路のプリント基板の保持構造を実現すること。
【解決手段】 プリント基板１２に実装された給電ライン１５Ａは接地導体板１３に対向している。略コの字状を有するスペーサ１４が、プリント基板１２と接地導体板１３との間に介在して、この間隔を規制する。一対の接着シートが上下端面に貼着されたスペーサ１４をプリント基板１２および接地導体板１３杆に配置する。スペーサ１４の厚みを細かいレンジで制御することができる。部品点数を削減することができる。 （もっと読む）