【課題】 リセットに起因するディジタル回路の初期化時の誤動作の発生を減らす。
【解決手段】 電子回路において、ノイズ除去回路１３は、パワーオンリセット信号などのリセット信号のノイズ除去を行い、ディジタル回路１１は、ノイズ除去回路１３によるノイズ除去後の信号でリセットされる。そして、早期有効化回路１６は、そのリセット信号によるリセット状態が解除されるまでの期間、ディジタル回路１１の出力信号を所定の値に固定する。 （もっと読む）

【課題】本発明は、第１状態と第２状態との二つの状態のうち、第１状態に初期化し、初期化した第１状態に対応する電位の信号を生成することが可能な半導体装置を提供する。
【解決手段】本発明は、“０”（第１状態）と“１”（第２状態）との二つの状態のうち、“０”に初期化し、初期化した“０”に対応する電位の信号Ａを生成することが可能な半導体装置１０である。半導体装置１０は、並列に複数接続され、“０”と“１”との二つの状態を保持することが可能なフリップフロップ回路２と、複数のフリップフロップ回路２と接続し、複数のフリップフロップ回路２のうち、少なくとも一つのフリップフロップ回路２で保持する状態が“０”の場合、“０”に対応する電位の信号を生成し、出力するＡＮＤ回路３とを備える。 （もっと読む）

【課題】電源投入手順によらずに安定した動作を行う入出力回路の制御を、回路規模の増大を抑え、チューニングが不要なデジタル回路のみで実現する集積回路を提供する。
【解決手段】信号発生器１１３で生成した信号を、レベルシフト回路１１１で電源電圧Ｖｃｃ２の信号振幅へ変換する。次にＶｃｃ２の信号振幅に変換したものを、もう一度レベルシフト回路１１２で内部電源電圧Ｖｃｃ１の信号振幅へ変換して、フィードバック信号を生成する。比較器１１４で信号発生器１１３が生成したオリジナルの信号と、２つのレベルシフトを経て生成された、フィードバック信号とを論理的に比較し、一致しない場合にはＶｃｃ２の電源が遮断されていると見なして、入出力回路１１５での不定伝播を防止するように制御を行う。 （もっと読む）

【課題】電源電圧の変動の影響を低減することが可能なＣＭＯＳバイアス回路を提供する。
【解決手段】ＣＭＯＳバイアス回路は、起動回路と、被起動回路部と、を備え、起動電流供給部は、第１の端子に一端が接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタの他端に一端が接続され第１の電流を出力する第１の電流供給回路と、を含み、起動電流停止制御部は、内部電流をカレントミラーした停止制御電流を第１のＭＯＳトランジスタの他端に供給し、被起動回路部は、内部電流が第１の電流値以上のときは内部電流を第２の電流値まで増加させ、起動電流が零ならば内部電流を第２の電流値で安定させ、零より大きい起動電流に応じて内部電流を第１の電流値以上に増加させる。 （もっと読む）

【課題】本発明は、電源電圧の変動時における回路素子間の信号電圧を適切な範囲に抑制する電子装置に関する。
【解決手段】電子装置１は、信号出力回路部２が電源電圧Ｖａによって動作して信号を信号線５を通して信号入力回路部３に出力し、信号入力回路部３が電源電圧Ｖｂによって動作して信号の処理を行う。保護回路部４は、信号線５に接続され、電源オフ時等において、信号線５を流れる信号の電圧値が、ダイオードＤ１と抵抗１との接続点Ｐの電位とダイオードＤ１の順方向電圧を加算した閾値電圧を超える電圧値になると、ダイオードＤ１に信号線５から電流を流して、信号線５を流れる信号の電圧値を該閾値電圧以下に抑制する。 （もっと読む）

【課題】電源起動時のリーク電流によるトランジスタの誤作動を防止することが可能な半導体集積回路を提供すること。
【解決手段】発明にかかる半導体集積回路は、第１の制御信号を駆動回路１２０を介して出力する論理回路２０９と、コレクタが高電位側の電源電圧ＶＣＣに接続され、エミッタが出力端子ＶＯＵＴに接続され、ベースに入力される第１の制御信号に応じてオンオフが制御されるＮＰＮ型バイポーラトランジスタ２０１をそなえる。また、一方の端子がベースと駆動回路２１０との間のノードに接続され、他方の端子が電源電圧及び接地電圧のいずれか一方に接続されたトランジスタスイッチ２０３と、第１のトランジスタスイッチに並列に接続された抵抗素子２０５とを備える。このような回路構成により、電源起動時のリーク電流によるトランジスタの誤作動を防止することができる。 （もっと読む）

【課題】 面積を小さくできるプルダウン回路を備える半導体装置を提供する。
【解決手段】 エンハンスメント型（Ｅ型）ＮＭＯＳトランジスタ１１のオーバードライブ電圧が低くなり、その分、Ｅ型ＮＭＯＳトランジスタ１１はドライブ能力が高く回路設計され、Ｅ型ＮＭＯＳトランジスタ１１のＬ長が短くなるので、プルダウン回路１０のデプレッション型（Ｄ型）ＮＭＯＳトランジスタ１２とＥ型ＮＭＯＳトランジスタ１１との合計面積の方が従来のＤ型ＮＭＯＳトランジスタ４１だけのプルダウン回路４０の面積よりも小さくなる。よって、その分、半導体装置の面積も小さくなる。 （もっと読む）

【課題】電源投入時に出力信号値が不定にならないレベルシフタ回路を提供する。
【解決手段】信号変換回路１１０は、ハイレベル（ＶＤＤＣＯＲＥ）およびローレベル（ＧＮＤ）からなる信号Ｓｉｎを入力し、ハイレベル（ＶＤＤＩＯ）およびローレベル（ＧＮＤ）からなる信号Ｓｏｕｔに変換して出力する。基準電圧生成回路１２０は、ＶＤＤＣＯＲＥよりも低く且つＶＤＤＩＯよりも高い基準電圧Ｖｆを、ＶＤＤＩＯとＧＮＤとの電位差を分圧することによって生成する。電圧比較回路１３０は、ＶＤＤＣＯＲＥが基準電圧Ｖｆよりも低いときはスイッチトランジスタ１１６をオンさせ且つＶＤＤＣＯＲＥが基準電圧Ｖｆに達するとスイッチトランジスタ１１６をオフさせるための制御信号ＦＩＸＯＵＴを生成する。電源投入時、ＶＤＤＣＯＲＥが基準電圧Ｖｆに達するまでは、レベルシフタ回路１００の出力端子が接地され、出力信号Ｓｏｕｔがローレベルに固定される。 （もっと読む）

【課題】ワイヤード接続されたとしても安定した論理レベルを出力端子から出力できるようにする。
【解決手段】抵抗Ｒ４およびＲ５が、出力回路１３（Ａ）のトランジスタＭ２のドレイン−ソース間と、出力回路１３（Ｂ）のトランジスタＭ３のドレイン−ソースを通じて流れる電流の通電経路に直列に接続して構成されている。抵抗Ｒ４およびＲ５の抵抗値が、出力回路１３（Ａ）のトランジスタＭ２がオンしている間において出力回路１３（Ｂ）のトランジスタＭ３がオンしたときのオン抵抗値よりも１桁〜２桁高い値に設定されている。 （もっと読む）

【課題】電源立ち上がり時には即座に入力信号を反映した出力を行ない、電源立ち上がり後の定常状態では従来通りの遅延処理を行うことでノイズのフィルタ機能と信号の遅延機能を実現する半導体回路を提供する。
【解決手段】コンデンサを含み、入力信号に応じて前記コンデンサを充電および放電することで前記入力信号の伝達を遅延させる遅延回路と、前記遅延回路における前記コンデンサを充電する時間より短い時間で前記コンデンサを充電する充電手段と、パワーオンリセット回路と、論理ゲートとを備えている。前期パワーオンリセット回路は、電源の立ち上がり時から一定期間パルス状の信号を出力する。また、前記論理ゲートは前記パワーオンリセット回路の出力と前記入力信号との論理演算を行ない、その出力により前記電源の立ち上がり時から一定期間のみ前記入力信号に応じて前記充電手段を動作させる。 （もっと読む）

【課題】電源制御後に電源に対する所望の基板電圧へ制御しようとする際、所望の基板電圧に移行するまでの移行時間が長くなるという課題があった。また電源制御、基板制御を各々の電圧に関係なく実施しようとすると、ラッチアップや耐圧劣化が発生する。
【解決手段】トランジスタ５，６で構成される被制御回路４に対し供給する電源電圧を制御する電源制御回路２と、トランジスタ５，６の基板を制御する基板制御回路１と、電源遷移中の基板を別系統から制御する特殊基板制御回路３とを設け、電源遷移中に特殊基板制御回路３により積極的に基板制御を実施し、早めに所望の基板電圧へ制御することにより、所望の基板電圧に移行するまでの時間を短縮する。また、電源電圧と基板電圧との間の電位差条件によって発生するラッチアップ、耐圧劣化の課題に対しては、電位差条件に対応した特殊基板制御回路３による電圧供給、電流供給を実施する。 （もっと読む）

【課題】電源電圧の変動や電源再投入時に、誤動作を生じないパワーオンリセット回路を提供する。
【解決手段】電源投入時、リセット信号ＰＯＲは“Ｌ”であるので、ノードＮ１の電圧Ｖ１は、抵抗１１とキャパシタ１３による積分回路で遅延して上昇する。これにより、リセット信号ＰＯＲは遅延して“Ｈ”となり、この間にＬＳＩ内部の論理回路が初期状態に設定される。リセット信号ＰＯＲが“Ｈ”になると、ＰＭＯＳ１２，１８によってノードＮ１とインバータ１７は電源ＶＤＤから切り離される。一方、キャパシタ１３はＮＭＯＳ１６によって放電され、ノードＮ２はＮＭＯＳ１９で接地電位ＧＮＤに保持される。従って、電源電圧ＶＤＤが変動してもリセット信号ＰＯＲが“Ｌ”になることはない。また、電源が一旦遮断したときには、再投入によって確実にリセット信号ＰＯＲが出力される。 （もっと読む）

【課題】部品や回路ブロックに動作異常が発生しても、複雑な外部処理を必要とすることなく、可能な限り復旧を試み、復旧不能の場合でもリセットを際限なく繰り返さないようにし得る電子機器を提供する。
【解決手段】プログラマブルデバイスによりリセットカウンタ回路を形成し、電源オフから電源オンとなった時にシステムリセットの回数値を自動的に初期値にセットするＦＰＧＡ１５を用い、ＬＡＮインタフェース部１１及び音声ビデオＣＯＤＥＣ１６といった信号処理部単位でデバイスリセットを実行し、一定回数のデバイスリセットを繰り返した後にシステムリセットを行い、ＦＰＧＡ１５に保持されるシステムリセットの回数値がリセット設定回数値に達した場合には、システムの起動停止もしくは電源オフを行うようにしている。 （もっと読む）

【課題】動作信頼性を向上出来る半導体集積回路装置を提供すること。
【解決手段】第１電源Ｖ１と、前記第１電源Ｖ１と異なる電圧の第２電源Ｖ２とを用いて動作する半導体集積回路装置１であって、前記第１電源Ｖ１が所定の電圧を超えたことを検知する第１検知回路１０と、前記第２電源Ｖ２が所定の電圧を超えたことを検知する第２検知回路１１と、前記第１電源Ｖ１を用いてアナログ動作するアナログ回路３０の動作状況をチェックし、正常に動作しているか否かを示す制御信号ＣＨＥＣＫを出力するチェック回路２０とを具備し、前記第１検知回路１０の検知レベルは前記制御信号ＣＨＥＣＫに基づいて決定され、前記第１、第２検知回路１０、１１における検知結果に応じてパワーオンリセット信号ＰＯＲ１が出力される （もっと読む）