【課題】ディジタル信号から多値ハザードを除去する。
【解決手段】トランジスタ１、２、１７と抵抗２０、２１が構成する多値判別手段、この判別手段の出力信号に基づいて動作するトランジスタ２２〜２５とダイオード３６が構成するオン・オフ駆動手段、及びこのオン・オフ駆動手段がオン・オフ駆動するトランジスタ３、５が構成する双方向性プル・スイッチング手段、が『フージ（Ｈｏｏｊｉ）代数』を具体化した１多値論理回路を構成する。この多値論理回路、プル・ダウン用抵抗２６及びＤ型フリップ・フロップ２７の入力部に有る２値判別手段の組合せが、多値信号を２値信号に変えると同時に多値ハザードを２値ハザードに変える。同期信号により制御されたＤ型フリップ・フロップ２７がその２値ハザードを除去した２値信号を出力する。 （もっと読む）

【課題】電源電圧が低下したときに信号保持回路での信号保持を確実に解除する。
【解決手段】出力端子ｔｏを複数の入力端子のうちの1つｔｂに接続し、残りの外部入力端子ｔａに外部信号が入力される論理和回路１４と、該論理和回路14の出力端子に接続された単一パルスを生成するパルス生成回路１５とを備え、前記論理和回路１４の前記外部入力端子ｔｂにハイレベルのパルス信号が入力されたときに、当該論理和回路１４の出力をハイレベルに保持する信号保持回路１３であって、前記論理和回路１４の前記出力端子ｔｏと前記入力端子ｔｂとの間に、電源電圧低下時に当該論理和回路１４によるハイレベル保持状態を解除する電圧を高めるダイオードＤを介挿した。 （もっと読む）

【課題】論理和回路の後段に接続される電子回路でのデューティ比の変動を抑制でき、雑音や電源電圧変動あるいは温度変動に対しても、後段に接続される電子回路を安定に動作させる。
【解決手段】複数の論理信号（Ｘ０、Ｘ１、Ｘ２）入力に対し、すべての論理信号およびそれぞれの否定の組み合わせについての論理積回路群１０と、この論理積回路群１０の出力する論理積信号からあらかじめ設定された組み合わせでの第１の論理和回路２１、２２と、論理積回路群１０の出力する論理積信号のうち、第１の論理和回路２１、２２が論理和を求める対象としていない論理積信号について、その論理和を求める第２の論理和回路２３、２４を有し、第１の論理和回路２１、２２の出力する論理和信号（Ｚ０、Ｚ１）と第２の論理和回路２３、２４の出力する論理和信号（Ｚ０、Ｚ１の否定）とが差動回路３１、３２の差動入力とされる。 （もっと読む）

【課題】入力信号に対する高精度な３値レベル検出を低電源電圧構成で実現することができるとともに、全体の回路規模を縮小して電力消費を抑制することができ、低電力消費で小型化が進むモバイル機器に容易に対応することができる３値検出回路を提供する。
【解決手段】ＣＭＯＳプロセスによる回路形成を可能とし、回路を構成する各トランジスタ素子を縮小化して全体の回路面積を低減するとともに、回路動作に必要な消費電流を更に抑制しかつ低電源電圧でも、入力端子３への入力信号に対して、出力端子４、５からの出力信号の状態により３値レベルの検出を可能にする。 （もっと読む）

【課題】 任意の論理演算を単一の論理演算回路の反復処理に置換して、当該論理演算処理のためのプロセスおよび装置を簡素化する。
【解決手段】 論理差分回路もしくは含意回路によって論理演算を行う。 例えば、各１ビットの２つの入力値Ａ，Ｂが、Ａ＞Ｂのとき“１”（ＴＲＵＥ）、Ａ＞Ｂでないとき“０”（ＦＡＬＳＥ）の値を出力する論理回路、もしくはその否定の値を出力する回路によって論理演算を行う。 （もっと読む）

【課題】 １００Ｖ超の高耐圧素子を用い、かつ容量性負荷を駆動させる場合でも、ハイレベルとミドルレベルの間の電位差を高耐圧素子の耐圧の範囲内で、自由に設定することを目的とする。
【解決手段】 各ドレインが出力端子４に接続された、ハイレベルトランジスタ６とミドルレベルトランジスタ７とロウレベルトランジスタ８の３個のトランジスタを有し、それぞれオン時にハイレベル、ミドルレベル、ロウレベルを出力する。さらにミドルレベルトランジスタ７と出力端子４の間に、カソードが出力端子４に接続された逆流防止ダイオード２９を備える。 （もっと読む）

【課題】プログラミング後のヒューズ素子の読み出しの信頼性を向上できる半導体集積回路を提供する。
【解決手段】半導体集積回路は、プログラム用電圧ノードとラッチノードとの間に設けられた電気的にプログラム可能なヒューズ素子１１と、前記ラッチノードの電圧をラッチするラッチ回路１５と、前記ラッチ回路の動作電流の大きさを制御して、前記ヒューズ素子がプログラム済みか否かを判定する抵抗判別値を制御する電流源１６とを具備する。 （もっと読む）

【課題】複数のバスマスタが共有バスに接続される構成において、バス競合が生じない構造のバスシステムを比較的簡単な構成で得る。
【解決手段】バスマスタＭ１〜Ｍ４は電流源Ｃ１１〜Ｃ１４を有しており、電流源Ｃ１１〜Ｃ１４は論理値“０”，“１”に対応した電流量の電流をバスマスタ共有バス１０（３０，２０）上に供給する。バススレーブＳ１〜Ｓ４は電流検出部Ｒ２１〜Ｒ２４を有しており、電流検出部Ｒ２１〜Ｒ２４は測定電流に基づきバススレーブ共有バス２０上の電流値を検出する。そして、バスマスタＭ１〜Ｍ４の出力論理値“０”，“１”に対応する出力電流量（論理対応電流値）の関係（第１種の論理電流関係）は、バスマスタ共有バス１０（バススレーブ共有バス２０）上の電流値、すなわち、第１種の論理対応電流値総和からバスマスタＭ１〜Ｍ４それぞれの出力論理値が認識可能な関係を有している。 （もっと読む）

本発明の種々の実施形態は、インピーダンス駆動ロジックを利用するナノスケール電子回路内に論理値をインピーダンス状態として格納する、論理状態を記憶するインピーダンス符号化ナノスケールラッチ（４０５、４０８、３０２〜３０５）の実現及び使用に関する。これらの実施形態のうちの特定の実施形態では、インピーダンス駆動ロジックを利用するナノスケール電子回路とともに、ナノスケールインピーダンス符号化ラッチを用いることによって、縦続接続される一連の論理回路に沿って電圧余裕が累積的に劣化することが避けられ、中間の論理値が一時的に格納されるようになり、それにより、複雑なナノスケール論理回路パイプライン、ナノスケール論理回路に基づく状態機械（１２００）、並びに種々の異なる相互接続トポロジ及び対応する機能を有する他の複雑な論理デバイスを実現するために、ナノワイヤクロスバーにより実現される論理回路を、ナノスケールインピーダンス符号化ラッチを通じて、他のナノワイヤクロスバーにより実現される論理回路に実用的に相互接続できるようになる。
（もっと読む）

コンピューティングのアーキテクチャは、ナノメートルスケールのクロスバースイッチ(100)を含み、これらナノメートルスケールのクロスバースイッチ(100)は、ナノメートルスケールのクロスバースイッチ(100)において論理値をインピーダンスとして符号化する一連のパルスに応答して論理関数を実行するように構成されている。
（もっと読む）