【課題】スイッチ回路部で生じる高周波輻射が論理回路部へ悪影響を及ぼすことを抑制でき、かつ、小型化、低コスト化を犠牲にすることのない半導体装置を得る。
【解決手段】スイッチ回路部を論理回路部にてスイッチング動作させる半導体装置（アンテナスイッチ）。スイッチ回路部と論理回路部とが単一の半導体基板２０上に形成されており、論理回路部の直上にシールド導体３０が配置されている。シールド導体３０はエアブリッジ構造とされ、グランド端子ＧＮＤ３に接続されている。 （もっと読む）

【課題】高周波信号の歪が少ない高周波信号用スイッチ回路を提供する。
【解決手段】ＳＯＩ基板上に形成された高周波信号用スイッチ回路において、１つのアンテナ端子ＡＮＴと複数の高周波端子との間にそれぞれスルースイッチ部を設ける。スルースイッチ部Ｍ４Ｔにおいては、アンテナ端子ＡＮＴと高周波端子ＲＦ４との間にｎ個（ｎは２以上の整数）の電界効果型トランジスタＭ１〜Ｍｎを直列に接続する。トランジスタＭ１〜Ｍｎは、共通の制御信号Ｃｏｎｔ４に基づいてオン状態とオフ状態とを切替える。また、スルースイッチ部Ｍ４Ｔには電界効果型トランジスタＭｘを設け、トランジスタＭｎに対して並列に接続する。トランジスタＭｘのゲートには常時電源電位Ｖｄｄを印加し、常時オン状態とする。 （もっと読む）

【課題】アンテナスイッチの各トランジスタに流れる高周波電流の変化量を低く抑え、高調波歪みを大幅に低減する。
【解決手段】ＳＰ６Ｔスイッチのシャント部３１（，３２）は、ＦＥＴなどからなるトランジスタ５３〜５６、抵抗５７〜６６、およびＤＣカット容量となる静電容量素子６７〜６９から構成されており、抵抗６１〜６５の抵抗比は、たとえば、１：２：２：２：１となるように設定されている。このように、抵抗比を１：２：２：２：１として抵抗分割することによって、オフ時の基本スイッチを構成する多段に接続されたトランジスタ５３〜５６にかかるゲート−ソース間電圧、ゲート−ドレイン間電圧、ドレイン・ソース間電圧を均等化でき、特定のトランジスタのゲート−ソース間容量、およびゲート−ドレイン間容量に流れる高周波電流変化が大きくなることを防ぎ、歪を低く抑えることができる。 （もっと読む）

【課題】ハイサイド，ロウサイドの駆動用トランジスタを備える場合、タイマ等の回路を付加することなく双方のトランジスタの熱的負担を均等化する負荷駆動装置を提供する。
【解決手段】ハイサイドのＦＥＴ４を発熱源として、ロウサイド電流制御部を構成する抵抗素子６と、トランジスタＴｒ３，Ｔｒ４とに対して付与される温度勾配が異なるように各素子を配置して、ロウサイド電流制御部がＦＥＴをフルオン制御した後に定電流制御に、ハイサイド電流制御部がＦＥＴ４を定電流制御した後にフルオン制御に移行させる。具体的には、ＦＥＴ４の形成領域に対してロウサイド電流制御回路の抵抗素子６を近接側に配置し、カレントミラー回路を構成するトランジスタＴｒ３，Ｔｒ４を上記形成領域の遠隔側に配置する。 （もっと読む）

【課題】負荷に対する電力供給の駆動動作が駆動信号に追従するとともに、電源電圧の低下に対応することができる負荷駆動回路を提供する。
【解決手段】負荷駆動回路は、電流制限抵抗を介して負荷に接続されるとともに、定電圧電源に接続される第１の駆動回路と、第１の駆動回路と並列に負荷に接続されるとともに、定電圧電源に接続される第２の駆動回路と、電流制限抵抗の電流値を検出する抵抗電流値検出回路と、駆動信号が入力されると第１の駆動回路を制御して負荷に対して定電圧電源から電力を供給し、定電圧電源の電圧を検出して電圧が所定の値を下回り、抵抗電流値検出回路において検出される電流値が所定の値を超えないとき、第２の駆動回路を制御して負荷に対して定電圧電源から電力を供給する制御部とを有する。 （もっと読む）

【課題】チップサイズを増大することなく相互変調歪及び高調波歪が低減可能な高周波スイッチ回路を提供する。
【解決手段】アンテナ端子と、第１及び第２のＲＦ端子と、前記アンテナ端子と前記第１のＲＦ端子との間に配置された第１のスルートランジスタと、前記アンテナ端子と前記第２のＲＦ端子との間に配置された第２のスルートランジスタと、接地と前記第１のＲＦ端子との間に配置された第１のシャントトランジスタと、接地と前記第２のＲＦ端子との間に配置された第２のシャントトランジスタと、互いに逆方向となるように並列接続されたＭＯＳキャパシタを有し、前記アンテナ端子と前記接地との間、及び前記第１及び第２のＲＦ端子のいずれかと前記接地との間、の少なくともいずれかに配置された歪補償回路と、を備え、前記アンテナ端子と、前記第１及び第２のＲＦ端子と、の間の電気的接続が切り替え可能とされたことを特徴とする高周波スイッチ回路が提供される。 （もっと読む）

【課題】複数の半導体スイッチ素子を並列接続して負荷への電力供給制御を行う場合に、部品点数を軽減しつつ半導体スイッチ素子間のばらつきによる異常電流判定のばらつきを抑制することが可能な電力供給制御装置を提供する。
【解決手段】電源６１（車両用電源）と負荷５０との間の通電路６３に並列接続された２つの半導体スイッチ装置１１ａ，１１ｂは、それぞれから出力されるセンス電流Ｉｓ１、Ｉｓ２の合成センス電流Ｉｓを共通のＲＣ並列回路１２に流し、各半導体スイッチ装置１１ａ，１１ｂは、そのＲＣ並列回路１２の端子電圧Ｖｏを閾値電圧としての分圧電圧Ｖｒと比較して電流異常を検出する。 （もっと読む）

【課題】入力信号に応じた信号を出力端子から出力する出力回路に関し、複数の信号が衝突した場合であっても出力信号を安定化できる出力回路を提供することを目的とする。
【解決手段】本発明は、入力信号に応じた信号を出力端子から出力する出力回路において、入力信号を増幅する第１の増幅回路（１１２）と、入力信号を増幅する第２の増幅回路（１１３）と、第１の増幅回路（１１２）の出力信号に応じてスイッチングされ、オン時に出力端子（Ｔout0）に電流を供給する第１のトランジスタ（１１４）と、第２の増幅回路（１１３）の出力信号に応じてスイッチングされ、オン時に出力端子（Ｔout0）から電流を引き込む第２のトランジスタ（１１５）と、入力信号に応じて第１の増幅回路（１１２）の動作を制御する第１の制御回路（１１６）と、入力信号に応じて第２の増幅回路（１１３）の動作を制御する第２の制御回路（１１７）とを有することを特徴とする。 （もっと読む）

【課題】半導体スイッチング素子の駆動回路において、アーム短絡防止回路の駆動ばらつきを抑制するとともに、外部ノイズによる誤動作を防止する。
【解決手段】直流電源の出力端子間に直列接続した第１および第２の半導体スイッチング素子のゲートとエミッタ間にスイッチを接続し、
上記素子に制御信号を入力することにより、オン／オフ駆動する駆動回路が、上記の制御信号とゲート入力信号がともにオフ状態にあることを検出して、上記素子のゲートとエミッタ間を、スイッチを用いて短絡させる検出器を有することを特徴とし、
上記の検出器が論理回路で構成され、制御信号とゲート入力信号がともにオフ状態から、ゲート入力信号のみがオン状態に移行する遷移モードを検出しないものとし、上記遷移モードでは、上記素子のゲートとエミッタ間の短絡が継続して行われることを特徴とする。 （もっと読む）

【課題】小型かつ高性能の高周波スイッチ回路を提供する。
【解決手段】入出力端子１６１及び１６２と接地端子１８１及び１８２との間、及び入出力端子１６１〜１６３の間に、直列接続された複数のＦＥＴ１１１〜１１８及び１２１〜１２８によって構成されたスイッチ部をそれぞれ設ける。また、一方の端子が各ＦＥＴ１１１〜１１８及び１２１〜１２８のゲート電極に接続され、他方の端子にスイッチ部をオン状態とオフ状態とに切り替える制御電圧１７１及び１７２が印加される複数のゲートバイアス抵抗１３１〜１３８、１４１〜１４８を設ける。各スイッチ部に含まれるＦＥＴのうち、スイッチ部がオフ状態であるときに信号電力が印加される側のＦＥＴ１１４、１１５、１２４及び１２５については、ゲート電極に接続されるゲートバイアス抵抗１３４、１３５、１４４及び１４５の抵抗値を最も大きくする。 （もっと読む）

【課題】効率的な遅延回路を実現することができる汎用ロジックセル、それを用いた半導体装置、及びその半導体装置の製造方法を提供すること
【解決手段】半導体装置７０Ａは、複数の汎用ロジックセル６０´と、それら複数の汎用ロジックセル６０´に接続された電源線１１と、それら複数の汎用ロジックセル６０´に接続された接地線１２と、第１配線８１Ａと、第２配線８２Ａとを備える。この時、第１配線８１Ａは、ある汎用ロジックセル６０´の第３のノード３と、第４のノード４と、第５のノード５とを接続する。また、第２配線８２Ａは、電源線１１と、その汎用ロジックセル６０´の第１のノード１とを接続する。 （もっと読む）

【課題】 アイソレーション確保用のシャントＦＥＴを有する場合でも、シャントＦＥＴ用の制御信号入力端子を増加させずに駆動し、しかもチップサイズを小型化する。
【解決手段】 ショットキー接合よりなるダイオードＤ１〜Ｄ６を用い、制御信号入力端子ＣＴＬ１〜ＣＴＬ３の電圧の高い方を選択することのできるダイオードロジック回路ＯＲ１をスイッチ用およびアイソレーション確保用のＭＥＳＦＥＴ段ＦＥＴ１〜ＦＥＴ６を形成した化合物半導体基板に一体的に形成する。そして、複数の制御電圧入力端子ＣＴＬ１〜ＣＴＬ３の電圧でスイッチ用のＭＥＳＦＥＴ段ＦＥＴ１〜ＦＥＴ３を制御し、ダイオードロジック回路から出力されるＯＲ電圧によりアイソレーション確保用のＭＥＳＦＥＴ段ＦＥＴ４〜ＦＥＴ６を制御する。さらに、このダイオードロジック回路ＯＲ１をＦＥＴの中間接続点に接続することで、電源端子を追加せずに、ＦＥＴの中間接続点の電位を固定する。 （もっと読む）