【課題】簡易な構成でヒシテリシス特性を付与する。
【解決手段】ヒシテリシス装置１０００は、複数の閾値に対応するオフセット電圧を入力信号Ｖｉｎに付加した調整信号Ｖｘを出力する入力信号調整部３００と、調整信号Ｖｘに基づいて２値化した第１信号１０ａを出力するコンパレータ１０と、入力信号調整部３００を制御して複数の閾値ごとにオフセット電圧を切り替えるとともに、オフセット電圧の切り換えごとに第１信号１０ａを取得し、複数の閾値に対応する第１信号１０ａと前回の出力信号ＤＥＴとに基づいて今回の出力信号ＤＥＴを生成する判定部２００とを備える。 （もっと読む）

【課題】並列接続された複数の入力回路のうち使用する入力回路を切り替える際に生じる出力ノードの信号ノイズ（ハザード）を防止する。
【解決手段】それぞれが、入力信号ＩＮが供給される一つの入力ノードＮ１０に接続し、出力信号ＯＵＴを供給する一つの内部出力ノードＮ１１に接続し、互いに電気的特性が異なる第１及び第２の入力回路１００Ａ，１００Ｂと、切り替え信号ＳＥＬを生成し、切り替え信号ＳＥＬによって、入力回路１００Ａ，１００Ｂを制御する入力制御回路３００とを備える。入力制御回路３００は、入力回路１００Ａ，１００Ｂのいずれか一方を活性から非活性へ、いずれか他方を非活性から活性へ切り替えるとき、入力回路１００Ａ，１００Ｂが同時に活性状態となる時間を含むように制御する。これにより、入力回路１００Ａ，１００Ｂの切り替えに伴う信号ノイズ（ハザード）の発生が防止される。 （もっと読む）

【課題】スイッチング素子のサイズを増大させることなく、逆電圧によるスイッチング素子の破損を防止できるようにする。
【解決手段】オンオフ制御信号（CS）に応じて２つの端子（T1,T2）間のオンオフ状態が切り替わるスイッチ回路において、端子（T1,T2）間に接続されたデュアルゲート型スイッチング素子（11）を有したスイッチ部（10）を設ける。また、デュアルゲート型スイッチング素子（11）のオンオフ状態を制御する制御部（20）を設ける。そして、デュアルゲート型スイッチング素子（11）のゲートをオフにすることによって該デュアルゲート型スイッチング素子（11）のドレイン・ソース間に所定以上の逆電圧（０Ｖを含む）が印加されることとなる場合には、オンオフ制御信号（CS）にかかわらず、制御部（20）によって、そのドレイン・ソースに対応したゲートをオンにする。 （もっと読む）

【課題】電荷分配を行う容量の容量値が小さくても、アンプの入力容量による出力誤差が小さい、高精度出力のサンプル・ホールド回路、シリアルＤＡＣの提供。
【解決手段】第１のスイッチ１１０を介して接続された第１及び第２の容量素子Ｃ１１，Ｃ１２と、差動回路と、を備え、前記差動回路は、差動入力対の第１入力が、前記第１の容量素子の一端Ｎ１１に第２のスイッチ１２１を介して接続され、第２入力が、前記第２の容量素子の一端Ｎ８に接続された差動入力段と、前記差動入力段の出力を入力に受け、出力がサンプル・ホールド回路の出力端子Ｎ９に接続されるとともに、第３のスイッチ１２２を介して、前記差動入力段の前記第１入力に接続される増幅段１６と、を備えている。 （もっと読む）

【課題】セトリングタイムの高速化を図ることができるブランキング回路を提供する。
【解決手段】２つのＰチャンネルＭＯＳＦＥＴＱ１，Ｑ３と２つのＮチャンネルＭＯＳＦＥＴＱ２，Ｑ４とをそれぞれ交互に接続し、第一のＰチャンネルＭＯＳＦＥＴと第一のＮチャンネルＭＯＳＦＥＴとの接続点、及び、第二のＰチャンネルＭＯＳＦＥＴと第二のＮチャンネルＭＯＳＦＥＴとの接続点とを電極ＯＵＴに接続し、第一のＰチャンネルＭＯＳＦＥＴと第二のＮチャンネルＭＯＳＦＥＴとがオンする場合に、第二のＰチャンネルＭＯＳＦＥＴと第一のＮチャンネルＭＯＳＦＥＴとがオフし、第一のＰチャンネルＭＯＳＦＥＴと第二のＮチャンネルＭＯＳＦＥＴとがオフした場合に、デッドタイム経過後に第二のＰチャンネルＭＯＳＦＥＴと第一のＮチャンネルＭＯＳＦＥＴとがオンして負荷容量を短絡するように構成してあることを特徴とするブランキング回路。 （もっと読む）

【課題】入力部３の入力信号Ｓ１を制御部２に入力するものにあって、入力部３と制御部２との間に接続された抵抗素子Ｒ３の発熱を防止することで、抵抗素子Ｒ３の耐久性を向上させる。
【解決手段】制御部２に接続された入力部３の入力信号Ｓ１を入力インターフェース部４を介して制御部２に入力するようにした入力インターフェース回路１において、入力部３と制御部２との間に接続された抵抗素子Ｒ１の発熱を防止すべく、入力部３からの入力信号Ｓ１を間欠的に制御部２に入力させる間欠入力手段５が設けられている。 （もっと読む）

【課題】スイッチ入力回路を極力少ない外付け部品により構成し且つ低耐圧プロセスを採用可能とする。
【解決手段】イグニッションスイッチ３がオンすると、バッテリ２から抵抗２３を通してＭＯＳＦＥＴ３３に電流ＩD1が流れ、それに応じてＭＯＳＦＥＴ３４にも電流ＩD2が流れる。入力端子２２ａの電圧Ｖinは、ＭＯＳＦＥＴ３３のゲート・ソース間電圧ＶGSに制限される。ＭＯＳＦＥＴ３４のドレイン電圧ＶD2がシュミットインバータ３６の低レベルしきい値Ｖｎよりも低い場合、判定信号ＳIGがＨレベルになり、スイッチ入力回路２６はイグニッションスイッチ３がオンしたことを検出する。 （もっと読む）

【課題】信号入力端子の電気的な入力条件によらず、小さいチップ面積で且つ高精度のチャネル切り替えを可能とする。
【解決手段】全チャネルが非選択の場合、制御回路４は、スイッチＳ１、Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２をオンとし、スイッチＳ１３、Ｓ１４、Ｓ２３、Ｓ２４、Ｓ３３、Ｓ３４をオフとする。Ｃｈ１を選択してホールドする場合、スイッチＳ１、Ｓ１１、Ｓ１２をオフし、続いてスイッチＳ１３、Ｓ１４をオンする。入力信号Ｖin1により充電されているコンデンサＣＳ１０は、電荷を保存したままオペアンプ３の入出力端子間に接続され、入力信号Ｖin1がホールドされて出力端子２から出力電圧Ｖoutとして出力される。 （もっと読む）