【課題】信号の伝送速度が速い差動通信においても、コモンモード電圧の発生を適切に抑制できる送信ドライバ回路を提供する。
【解決手段】レベルホールド回路３は、通信信号出力部２が差動信号の電圧レベルを変化させる際に伝送線路５に発生するコモンモード電圧の変化を検出し、その検出レベルをレベルホールドする。そして、信号処理回路４は、前記検出レベルを上限基準値及び下限基準値と比較し、検出レベルが上限基準値を上回るか又は下限基準値を下回ると、次回の信号送信時に発生するコモンモード電圧を低減するように、通信信号出力部２による電圧の出力状態を調整する。 （もっと読む）

【課題】単位回路の、高速動作と未使用時（注を入れる）または定常時または待機時における消費電力の減少を両立させた二重絶縁ゲート電界トランジスタを用いたＭＯＳトランジスタ回路およびそれを用いたＣＭＯＳトランジスタ回路、ＳＲＡＭセル回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することである。
【解決手段】四端子二重絶縁ゲート電界効果トランジスタからなるＭＯＳトランジスタ回路において、前記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートを入力端子とし、他方のゲートに抵抗の一方の端を接続し、ソースを第一の電源に接続し、ドレインを出力端子とすると供に負荷素子を通して第二の電源に接続し、前記抵抗の他端を一定電位の第三の電源に接続したことを特徴とする。 （もっと読む）

【課題】単位回路の、高速動作と未使用時（注を入れる）または定常時または待機時における消費電力の減少を両立させた二重絶縁ゲート電界トランジスタを用いたＭＯＳトランジスタ回路およびそれを用いたＣＭＯＳトランジスタ回路、ＳＲＡＭセル回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することである。
【解決手段】四端子二重絶縁ゲート電界効果トランジスタからなるＭＯＳトランジスタ回路において、前記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートを入力端子とし、他方のゲートに抵抗の一方の端を接続し、ソースを第一の電源に接続し、ドレインを出力端子とすると供に負荷素子を通して第二の電源に接続し、前記抵抗の他端を一定電位の第三の電源に接続したことを特徴とする。 （もっと読む）

【課題】データストローブ信号のスルーレートを変更することなくデータストローブ信号のクロスポイントの電位を調整可能な半導体装置を提供する。
【解決手段】半導体装置は、外部クロックに基づき第１内部クロックを発生する発生回路と、第１内部クロックに基づき第２及び第３内部クロックを生成する分割回路であり第３内部クロックの立ち上がり及び立ち下がりの少なくとも一方のタイミングを調整するエッジ調整回路を含む分割回路と、エッジ調整回路にエッジ調整信号を供給する調整情報保持部と、第２内部クロックに応じて第１データストローブ信号を発生し第３内部クロックに応じて第１データストローブ信号と位相が異なる第２データストローブ信号を発生する出力回路を備え、エッジ調整回路はエッジ調整信号に応じて第３内部クロックの立ち上がり及び立ち下がりの少なくとも一方のタイミングを可変に調整する。 （もっと読む）

【課題】伝送路にノイズが入った場合でも正常に通信ができる通信装置を提供する。
【解決手段】帰還増幅回路（２）と、帰還増幅回路（２）から供給される内部信号に応答して出力ノード（Ｎ１）に外部出力信号を供給する出力回路（３）と、帰還増幅回路（２）に対する帰還信号の供給を禁止する帰還遮断回路（４）とを具備する出力バッファ回路（１）を構成する。ここで、帰還増幅回路（２）は、入力端（Ｎ２）に入力される送信信号（ＴＸＤ）と外部出力信号を帰還した帰還信号とに基づいて、内部信号の波形を制御する。そして、帰還遮断回路（４）は、出力ノード（Ｎ１）のノイズに基づいて生成される帰還遮断命令に応答して、帰還増幅回路（２）への帰還信号の供給を禁止する。 （もっと読む）

【課題】高速インターフェースに対応可能で、オフセット電圧の低減を実現可能な低オフセット入力回路および信号伝送システムを提供する。
【解決手段】入力回路１０４および加減算回路ブロック１０５を含む入力回路ブロック１０２と、スイッチ１０８，１０９、検出回路ブロック１０６および調整保持回路ブロック１０７を含むオフセット電圧補償回路ブロック１０３を設ける。入力回路ブロック１０２のオフセット電圧を補償する際には、スイッチ１０８，１０９をオン動作することで入力回路ブロック１０２のオフセット電圧を検出回路ブロック１０６で検出し、この検出したオフセット電圧を調整保持回路ブロック１０７で保持し、この保持したオフセット電圧を加減算回路ブロック１０５に負帰還する。これによって、入力回路ブロック１０２からはオフセット電圧が補償された信号Ｖｏｐ，Ｖｏｎが出力される。 （もっと読む）

【課題】負荷のリアクタンス成分の変動によって負荷を駆動するための出力の立上り時間が変動した場合であっても負荷の動作が変動するのを抑制する。
【解決手段】負荷Ａの容量値が変動した場合、駆動回路１の傾き調整回路６は、電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３に印加するゲート電圧を調整し、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を調整する。つまり、出力ドライバ４のＣＭＯＳ回路４０を構成するｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時にｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流を調整する。これにより、出力ドライバ４と負荷Ａとの間に流れる電流を制御し、負荷Ａの容量成分を充放電させる時間を制御するため、負荷Ａの駆動電圧の立上り及び立下りの傾きを補正し、上記駆動電圧の立上り時間及び立下り時間を一定時間にする。 （もっと読む）

【課題】受信電流のパルス幅に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供すること。
【解決手段】第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタを通した第１の成分と、前記電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分を含む第１の処理信号Ｓ１を生成する。第２フィルタ回路２５は、第１の処理信号Ｓ１を増幅した電圧信号ＶＡ２を高域通過フィルタを通した成分からなる第２の処理信号Ｓ２を生成する。そして、２値化回路２６は、第２の処理信号Ｓ２を増幅した電圧信号ＶＡ３を２値化して受信信号ＲＸを生成する。 （もっと読む）

【課題】オンダイターミネーションが動作する周波数に関係なく、遅延固定ループクロックと内部クロックとの間のクロックドメインエラーを解決し、所望のタイミングにオンダイターミネーション動作を行うことができるオンダイターミネーション制御方法及びそれに係る制御回路を提供する。
【解決手段】外部クロック及び遅延固定ループクロックを受信して、それぞれのクロックがトグルされる数を設定された値からカウントするカウンタ部と、オンダイターミネーション命令信号に応答し、前記外部クロックカウント値と前記遅延固定ループカウント値とを比較し、その値に応じてオンダイターミネーションの動作を制御する比較制御部とを備える。 （もっと読む）

容量性障壁を備えた分離インターフェースを通しての信号の伝送が行われると、インターフェースの入力回路において、適切な時定数の積分による容量性障壁を備えた基本分離インターフェースの入力回路によって、伝送された入力信号UiのレプリカであるU1o+とU1o-の端の傾斜変化率または、上昇と減少時間が調整され、そして上記の信号レプリカは適切な微分ユニットで微分されて、これらの微分ユニットの時定数は信号レプリカの上昇と減少時間、よりも短かく、有利には約1ナノセカンドか、またはそれ以下である。したがって、パルス幅を非常に正確に維持できるので、容量性障壁の出力側面の上の回路では、電圧比較器のアンプは全く必要ではない。入力と出力回路に関する電圧供給ソースの間の電位差の約10kV/μsの速い変化から、データ伝送が守られる。本発明によって、100MHzの周波数までのデジタルデータ伝送が可能になる。
（もっと読む）

【課題】
一の伝送路を介して信号の送受信を行う同時双方向回路において、その同時双方向回路に備えられた送信回路の動作に応答して、受信回路が誤動作してしまうことを防止する技術を提供する。
【解決手段】
同時双方向回路の構成を、送信信号を生成して前記送信信号を入出力端を介して伝送路に出力する送信回路と、前記入出力端に接続され、前記入出力端を介して受信信号を受信する受信回路だけで構成するのではなく、前記送信回路の出力端と前記受信回路の入力端との間に介接され、前記送信回路の出力に応答して、前記受信回路の動作に影響を及ぼす電圧変化に対応する特定信号電圧を生成する特定信号電圧生成回路と、前記送信回路の入力端に接続され、前記特定信号電圧生成回路に基準電圧信号を供給する基準電圧生成回路とを備える構成にする。そして、前記特定信号電圧生成回路は、前記基準電圧信号と前記電圧変化との比較に基づいて特定信号電圧を生成し、前記特定信号電圧を前記受信回路の入力に供給するような同時双方向回路により通信を行うようにする。 （もっと読む）