【課題】トランジスタのゲートへの電流を防ぐ。
【解決手段】ノーマリーオン型の第１トランジスタと、ドレインが、第１トランジスタのソースと接続され、第１トランジスタとカスコード接続されたノーマリーオフ型の第２トランジスタと、第２トランジスタのソースと第１トランジスタのゲートとの間に設けられた、第２トランジスタのソースから第１トランジスタのゲートへと流れる電流を抑制する第１電流抑制部とを備えるトランジスタ回路を提供する。 （もっと読む）

低電流回路は、論理ステージ（Ｅ３，Ｅ４，Ｅ５）と、インバータステージ（Ｅ８）と、ドライバステージ（Ｅ９，Ｅ１０）とを備える。論理ステージおよびインバータステージには電流リミッタが設けられ、電流リミッタは、Ｄモードフィードバックトランジスタ（Ｄ１；Ｄ２）および電圧降下を生成する要素（Ｅ１，Ｅ２；Ｅ６，Ｅ７）を備える。フィードバックループ（ＦＬ）は、Ｄモードフィードバックトランジスタのソースおよびゲートを、この要素を介して接続する。ドライバステージは、トーテムポール状に接続されたＥモードトランジスタ（Ｅ９，Ｅ１０）を備え、それは、負荷回路を接続および非接続とするように、ＤモードトランジスタおよびＥモードトランジスタを駆動する。この回路は、オン状態において大電流能力を提供するとともに、オフ状態において無視できるほどの電流を有する。
（もっと読む）

本回路は、ゲート・ソース接合を有するＥモードトランジスタ（Ｅ３）と、ゲート・ソース接合を有するＤモードトランジスタ（Ｄ）と、Ｄモードトランジスタのソース（４）とＥモードトランジスタのドレイン（２）との間に電圧降下を生じさせる構成要素（Ｅ１、Ｅ２）と、Ｅモードトランジスタのドレイン（２）とＤモードトランジスタのゲート（６）との間の接続ラインとを備える。Ｅモードトランジスタのゲート（３）は入力信号（ＩＮ）用に設けられ、Ｅモードトランジスタのドレイン（２）は出力信号（ＯＵＴ）用に設けられる。本回路は、低電流を流すのみでＧａＡｓテクノロジーにおける論理回路を動作させることができる。
（もっと読む）

【課題】特性の制御性および高温下での信頼性が高いＥＤ型インバータ回路および集積回路素子を提供すること。
【解決手段】基板上に形成された窒化物系化合物半導体からなる第１半導体層と、第１半導体層上に形成されるとともに、所定の位置に開口部を有し、第１半導体層よりもバンドギャップが大きい窒化物系化合物半導体からなる第２半導体層と、第２半導体層の開口部内に露出した第１半導体層の表面に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された第１ゲート電極と、第２半導体層上の第１ゲート電極を挟む位置に形成され、第２半導体層とオーミック接触する第１ソース電極および第１ドレイン電極と、第２半導体層上に形成され、第２半導体層とショットキー接触する第２ゲート電極と、第２半導体層上の第２ゲート電極を挟む位置に形成され、第２半導体層とオーミック接触する第２ソース電極および第２ドレイン電極と、を備える。 （もっと読む）

【課題】 差動増幅回路の入力に接続され、信号の入力電圧範囲を広げる電圧レベルシフト回路において、電圧レベルシフト回路の出力信号が電源電圧の変動の影響を受けないようにする。
【解決手段】 Ｐチャネルエンハンスメント型トランジスタＭ１とＮチャネルデプレッション型ＭＯＳトランジスタＭ３で構成される第１の電圧レベルシフト回路と、Ｐチャネルエンハンスメント型トランジスタＭ２とＮチャネルデプレッション型ＭＯＳトランジスタＭ４で構成される第２の電圧レベルシフト回路を設け、第１の電圧レベルシフト回路に対して直列にＮチャネルデプレッション型トランジスタＭ５を用いたカスコード回路を接続し、第２の電圧レベルシフト回路に対して直列にＮチャネルデプレッショント型ランジスタ６を用いたカスコード回路を接続し、各カスコード回路のバイアス電圧を相補に制御する手段を設ける。 （もっと読む）