説明

Fターム[5J098AA05]の内容

能動素子を用いた回路網 (5,588) | 回路素子 (1,159) | 半導体素子 (443) | ダイオード (35) | 可変容量ダイオード (7)

Fターム[5J098AA05]に分類される特許

1 - 7 / 7


【課題】ICチップ化が可能な無限移相器。
【解決手段】1.Aの無限移相器100においては、位相調整回路10に高周波が入力され、位相が0以上π/4未満の任意量で変化される。4相発生回路20では入力された高周波に対し、位相が一致した高周波、位相がπ/2、π及び3π/2進んだ高周波の4つが同時に生成される。ベクトル合成回路30では、入力された4つの高周波のうちの1つが利得調整回路40に出力されるか、位相がπ/2異なる2つの高周波のベクトル和が利得調整回路40に出力される。利得調整回路40では、ベクトル合成回路30に入力された4つの高周波のうちの1つが出力された場合の利得を基準として、ベクトル合成回路30に入力された4つの高周波のうちの2つの高周波の和が出力された場合の利得を1.5dB低くする。1.Bの無限移相器150は接続順序を替えたものである。 (もっと読む)


【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスCRを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスCLを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスCRとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 (もっと読む)


【課題】可変容量ダイオード2への印加逆制御電圧変化対その容量変化の関係を線形にする補正手段に負性インピーダンス変換回路3を用い、容量変化範囲を狭くせず、複雑な補正手段を用いずに済む可変容量回路を提供する。
【解決手段】非接地側入力端子1aと接地側入力端子1b間に接続され、可制御電圧形成装置6の可変制御電圧が供給される可変容量ダイオード2と、入力端と出力端と接地端を有し、入力端が記非接地側入力端子1aに、出力端が容量素子5を介して接地側入力端子1bに接続された負性インピーダンス変換回路3を備え、容量素子5の容量を非接地側入力端子1aと接地側入力端子1b間に形成される分布容量に略等しい値に選び、可制御電圧形成装置6の調整によって可変制御電圧を線形変化させるに伴い可変容量ダイオード2の容量を対数的に変化させるように形成した。 (もっと読む)


【課題】低電力損失、低ノイズで被制御信号に対する制御ができる。
【解決手段】制御入力端子8に入力された制御信号17による+電位及び制御出力端子9に制御信号18による−電位が、電圧制御可変コンデンサ21の電圧制御可変コンデンサ1(C1〜C4)の各電極に抵抗器Rを介して供給される。すると、電圧制御可変コンデンサ21(C1〜C4)の各電極間の+電位及び−電位による制御信号により、各電極間の電圧制御可変コンデンサ21の容量が変化する。従って、この変化した容量及びAC入力15による電位に応じた電界が制御信号の電圧に影響なく発生する。 (もっと読む)


【課題】低価格で校正時間が短いRCキャリブレーション回路を提供する。
【解決手段】このRCキャリブレーション回路では、基準クロック信号RefCLKを2分周して分周信号VINを生成し、分周信号VINの立ち上がりエッジに応答してキャパシタを充電し、キャパシタの端子間電圧VOUTが基準電圧Vrefを超えたとき、基準クロック信号RefCLKのレベルに応じてカウント値C1〜CNが増加または減少し、カウント値C1〜CNによってRCフィルタ回路およびRCリファレンス回路3の時定数を制御する。したがって、従来の遅延器75やラッチ回路76が不要となる。 (もっと読む)


【解決手段】 ループフィルタは、第1及び第2の信号経路720,730、演算増幅器(オペアンプ)736及び雑音除去経路740を含む。第1の信号経路720は、第1の信号に第1の伝達関数を供給する。第2の信号経路730は、第2の信号に第2の伝達関数を供給する。第2の信号は、第1の信号のスケール化バージョンである。キャパシタ734は、因子アルファだけ小さくスケールされる。オペアンプは、第1及び第2の信号経路に結合され、オペアンプ雑音を有する制御信号VCTRLを生成するために第1及び第2の信号経路からの信号を合計することを容易にするように形成される。雑音除去経路740は、オペアンプに結合され、制御信号中のオペアンプ雑音を相殺するのに使用される雑音除去信号VCTRLを生成する。制御信号VCTRL及び雑音消去信号VNは、電圧制御発振器(VCO)内に含まれるバリキャップ750の各ノードに適用される。 (もっと読む)


【課題】90゜位相差が生成できているかどうかを検証しながら出力し、従来回路で必要であったリミッティングアンプは必要とせず、入力信号の周波数が変わってもある程度の周波数範囲であれば90゜位相差を確保することのできる90゜位相差発生回路を提供する。
【解決手段】請求項1に記載の90゜位相差発生回路では、
入力信号から90゜位相差を持った第1および第2の出力信号を発生させる90゜位相差発生回路において、位相調整感度に比例して入力信号の位相を遅らせる可変移相器と、
前記第1と第2の出力信号について90゜位相差からのずれを位相差検出感度に比例した誤差電圧信号として出力する位相比較器と、この位相比較器の出力を積分して前記可変移相器の移相量を調整する帰還回路を備える。 (もっと読む)


1 - 7 / 7