説明

Fターム[5J098AC14]の内容

能動素子を用いた回路網 (5,588) | 回路特性を可変するための構成 (1,170) | 可変要素 (423) | バイポーラトランジスタ、FET (46)

Fターム[5J098AC14]に分類される特許

41 - 46 / 46


【課題】高い周波数でも容量性を維持できる帯域幅を改良したキャパシタンス乗算器を得る。
【解決手段】フィルター回路やループ周波数補償回路などのように、より大きなキャパシタンス値が必要な場合に、必要なダイエリアを縮小できるモノリシックキャパシタンス乗算回路である。電流ミラー/カスケード装置構成によって、乗算コンデンサーの実効直列抵抗を低減する。この結果、乗算回路トポロジーが、従来のキャパシタンス乗算回路よりも帯域幅を改良する。 (もっと読む)


【課題】 減衰量の変化範囲においても歪みの発生が少ない可変減衰回路を提供する。
【解決手段】 入力端子11と出力端子12との間に縦続接続して介挿された二つのスイッチ素子13、14と、スイッチ素子13、14の出力端子12側の一端をグランドにシャントする充電コンデンサ15、16とを備え、スイッチ素子13、14にそれぞれ放電抵抗17、18を並列接続し、スイッチ素子13、14を減衰量に対応した繰り返し周波数でオン/オフすることで信号を断続し、オン時に信号の電圧を充電コンデンサ15、16に充電し、オフ時に放電抵抗17、18で放電した。 (もっと読む)


【課題】 回路構成が簡単で、減衰対象とする信号周波数領域の上限周波数が数ギガヘルツ(GHz)程度であっても信号減衰量の最大値を大きくすることが可能な可変減衰回路1を提供する。
【解決手段】 ベース接地接続されたトランジスタ2と、トランジスタ2のコレクタと交流接地点間に接続された数オーム程度の微小抵抗値のコレクタ負荷抵抗3と、信号減衰度を調整するベースに接続されたバイアス調整抵抗6とを有し、トランジスタ2のエミッタに入力信号が供給され、コレクタから減衰された出力信号が導出される。
(もっと読む)


【課題】 MIMコンデンサやPIPコンデンサを用いて構成する場合より小さい面積で、しかも出力電圧が変動した場合でもフィルタ特性などが変化することのないフィルタ回路を提供する。
【解決手段】 MOSトランジスタ2のソースSとドレインDをバックゲートBGに接続し、このバックゲートBGとゲートGとの間を利用したフィルタ回路であって、MOSトランジスタ2のゲートGとバックゲートBGとの間に与えらえる電圧の絶対値が、しきい値より大きくなるように、MOSトランジスタ2のゲートGに与えられる電圧レベルに応じて、MOSトランジスタ2のバックゲートBGに印加する電圧レベルを切り替える切替回路10を備えるようにした。 (もっと読む)


本発明の利得可変電圧・電流変換回路は、入力側端子と出力側端子と接地側端子を有し、電圧・電流変換を行う入力部能動素子と、入力部能動素子の出力側端子の電位に基づいて、入力部能動素子の変換利得を制御する電位制御回路と、電位制御回路から出力された電圧信号に対応した電流を出力する出力部電圧・電流変換回路と、入力部能動素子の出力側端子から当該入力部能動素子に流れる直流電流量に応じて直流電流を出力する、当該入力部能動素子の出力側端子に接続された電流補償回路を有する。電流補償回路は、変換利得を調整した際に生じる、入力部能動素子の直流電流の変化分を補う。このため、その他の回路素子の動作点変動は最小限に留まる。 (もっと読む)


【課題】 統合されている完全にプログラム可能な高精度アナログフィルタを、周波数較正信号と利得較正信号とを提供する、単一基準周波数に較正されたマスターフィルタデバイスによって、ICに固有な拡散/寄生の影響に対して完全に較正すること。
【解決手段】 完全にプログラム可能な高精度フィルタと、1つ以上のそのようなフィルタをマスターとスレーブの両方において使用しているマスター−スレーブ較正システム。完全にプログラム可能な高精度フィルタは、フィルタ入力とフィルタ出力とを備えており、第一および第二の相互に同一である演算相互コンダクタンス増幅器(OTA)を有する第一の一次ローパスフィルタセクションを含んでおり、これら第一および第二のOTAのそれぞれは、第一および第二の差動電圧入力端子を有する差動電圧入力から、単相電流出力信号を伝えるシングル電流出力への制御可能な相互コンダクタンスGmを有し、それぞれ、第一および第二の制御入力を備えており、第一フィルタ入力は、第一OTAの第一差動電圧入力端子に結合されている。プロセス拡散およびその他の技術に関連する予測不能な不正確性の原因によって、フィルタ特性の正確かつ明確なプログラム可能な一対一の制御が損なわれることを防止するため、第一および第二のOTAの両方の電流出力は、抵抗を使用せずに第一キャパシタに結合されており、第二OTAの電流出力は、自身の第一差動電圧入力端子に負帰還されて、第一キャパシタにかかる正の可変仮想抵抗が形成されており、第一および第二のOTAのシングル電流出力と第一キャパシタとの共通接続部は、フィルタ出力に結合されている第一の一次ローパスフィルタセクションの出力端子を構成しており、第一および第二のOTAの第二差動電圧入力端子は、それぞれ、第一および第二のDC基準電圧レベルに結合されており、利得制御信号および帯域幅制御信号は、それぞれ、第一および第二のOTAの第一および第二の制御入力端子に供給される。 (もっと読む)


41 - 46 / 46