【課題】アクティブフィルタのＳＮを確保するために、フィルタ回路への入力信号レベルを一定にする利得制御機能を有する利得制御フィルタ装置を提供する。
【解決手段】反転入力端、非反転入力端、反転出力端および非反転出力端を有するアクティブフィルタ回路２４１と、アクティブフィルタ回路２４１の非反転入力端、反転入力端に至る第１および第２の入力路に挿入され第１の制御電圧によって抵抗値が制御される可変抵抗回路２２１とを備え、第１の制御電圧を変化させることによって利得を制御する。 （もっと読む）

【課題】低電圧動作に適し、動作周波数レンジが広げられ、安定動作が得られ、位相ノイズやジッタの低減を図れる。
【解決手段】電圧可変容量回路は、電圧可変容量手段としてのＮＭＯＳ４２と、ＮＭＯＳ４２のドレインにソース電位と異なる電位を供給するための電位供給部４１とから構成されている。ＮＭＯＳ４２のゲート４２ｇと接地端子ＧＮＤとの間に発生する等価容量Ｃｇを可変できる電位範囲や、変化の傾きを電気的・回路設計的に調整することが可能となる。更に、電圧制御端子ＶＣに印加する制御電位ｖｃに対して等価容量Ｃｇは単調に変化し、制御電位ｖｃの有効な電位範囲は拡大する。前記電圧可変容量回路をＶＣＯに用いることで、ＶＣＯの発振周波数ｆは、電圧制御端子ＶＣに印加する制御電位ｖｃによって、制御できる。 （もっと読む）

【課題】遅延時間を所望の値に容易に設定することが可能な遅延回路を提供する。
【解決手段】遅延回路１００は、入力端子１に入力が接続された第１のインバータ３と、この第１のインバータ３の出力に一端が接続された抵抗４と、この抵抗４の他端と接地電位ＶＳＳとの間に接続された容量５と、抵抗４の他端に入力が接続され、出力端子２に出力が接続された第２のインバータ６と、を備える。第２のインバータ６は、切り替え可能な２つの異なる回路しきい値を有する。 （もっと読む）

【課題】回路面積が縮小されたインピーダンス制御装置を提供できる。
【解決手段】本発明による半導体装置は、制御対象回路１０に含まれる第１のトランジスタＰ１に対応して形成される第１のレプリカトランジスタＰ２と、第１のトランジスタＰ１に第１の基板バイアス電圧Ｖ_ｂ１を供給し、制御対象回路１０におけるインピーダンスを制御する第１の基板バイアス制御回路２０とを具備する。第１の基板バイアス電圧Ｖ_ｂ１は、第１のレプリカトランジスタＰ２を介して第１の基板バイアス制御回路２０に帰還され、制御対象回路１０の出力インピーダンスを制御する。 （もっと読む）

【課題】減衰器、移相器の動作制御に用いられ、減衰量および移相量を切替えるのに制御電圧が１つで済むことより、ＩＣの小型化、低コスト化が可能なスイッチ回路を提供する。
【解決手段】スイッチ回路は、回路部１、２と、抵抗Ｒ１１〜Ｒ１４、ＲＴ０と、キャパシタＣ１、Ｃ２と、ＮＭＯＳトランジスタＴ０とから構成されている。また、ＲＦ入出力端子Ｖｉｏ１、Ｖｉｏ２から信号の入出力が行われる。Ｖｒｅｆは基準となる電位であり、定電位に保持されている。また、不図示の制御手段により制御電圧Ｖｃを変える事によりＮＭＯＳトランジスタＴ０のドレインーソース間抵抗が制御される。 （もっと読む）

【課題】全体のレイアウト面積を抑制でき、アナログ回路を正しく動作させることができるバイアス電圧供給回路を提供する。
【解決手段】バイアス電圧供給回路１００は、アナログ回路ＡＣの信号ラインＳＬ１にバイアス電圧Ｖｂを印加するバイアス電圧供給回路であって、基準電圧ライン２０と、抵抗生成部１３０と、抵抗変化抑制部１４０とを備える。基準電圧ライン２０には、第１基準電圧Ｖｂが供給されている。抵抗生成部１３０は、信号ラインＳＬ１と基準電圧ライン２０とに接続されている。抵抗生成部１３０は、トランジスタを用いて抵抗を生成する。抵抗変化抑制部１４０は、抵抗生成部１３０の抵抗Ｒ１３０の値の変化を抑制する。 （もっと読む）

【課題】 抵抗とコンデンサーで構成される低域通過濾波器、高域通過濾波器及び全域通過濾波器において、抵抗とコンデンサーの値を変えることなく、その遮断周波数を変えることを可能とした低域通過濾波器、高域通過濾波器及び全域通過濾波器を提供する。
【解決手段】 低域通過濾波器、高域通過濾波器及び全域通過濾波器を構成する抵抗とコンデンサーに流れる信号電流の比を変えることにより実現する。 （もっと読む）

【課題】電源補償電圧または電流を供給する装置および方法を提供する。
【解決手段】電源補償電流および電圧源は、バンドギャップ基準電圧およびスケールされた電源電圧に接続された差動増幅器１０６を利用する。電源が変動すると、差動増幅器が安定した補償出力を調整する。出力は補償電圧でも電流でもよい。さらに、差動増幅器から複数の電流および電圧が参照されてもよい。安定した補償出力は、外部回路のための基準バイアスとして供給されてもよい。さらに、補償出力は、電圧制御発振器に供給されてもよい。電源補償電圧および電流源は、電源電圧が第１および第２の抵抗器１０２に跨って分配される、基準ノード１２２で第２の抵抗器と直列に接続された第１の抵抗器と、電圧基準電源１０４と、第１および第２の電圧入力および補償出力を有し、前記第１の入力が前記基準ノードに接続され、前記第２の入力が前記電圧基準電源に接続される差動増幅器と、を備える。 （もっと読む）

【課題】マイクロ波集積回路（ＭＭＩＣ）内に集積可能であり、かつ簡便な構成の可変減衰器を提供する。
【解決手段】可変減衰器１００は、間を空けて対向して配置されている伝送線路１０３、１０４と、接地されている接地電極１１２と、伝送線路１０３、１０４の対向する各端部および接地電極１１２に接続されている抵抗体１１０と、対向する各端部および接地電極１１２の間における抵抗体１１０の一部分と接している制御電極１７３とを備える。 （もっと読む）

【課題】スイッチドキャパシタ回路の高速化の際に、スイッチドキャパシタ回路を動作させるために供給するクロックタイミングがばらつきや配線に付く寄生抵抗、容量によってはタイミング破綻を引き起こす。
【解決手段】スイッチドキャパシタ回路を動作させるために供給するクロック信号のボトムプレートサンプリング期間と、ノンオーバーラップ期間を制御手段により、タイミングを調整可能にする事により、タイミング破綻を回避する事が出来、且つ前記それぞれの期間を決定付ける論理素子の面積を増大させる事なく構成できる。 （もっと読む）

【課題】ドレイン・基板間の寄生容量を軽減させる。
【解決手段】充電用・放電用トランジスタとそれらのソースに接続された容量素子とを有したスイッチド・キャパシタ部を複数有し、入力信号が充電用トランジスタのドレイン各々に対して共通に入力され且つ容量素子を充電させるように接続されるとともに、放電用トランジスタのドレイン各々から容量素子を放電させて出力信号が出力されるように接続されるスイッチド・キャパシタ群と、充電用及び放電用トランジスタのゲート各々のオン・オフを制御して容量素子各々を入力信号に基づいて順次充電させるとともに、当該順次充電の際に前回充電しておいた容量素子を放電させることで出力信号を順次出力させるスイッチング制御部と、を有し、隣接する二つの前記スイッチド・キャパシタ部において、双方の充電用・放電用トランジスタ同士を隣接させ、双方の充電用・放電用トランジスタのドレインを共通させる。 （もっと読む）

【課題】寄生容量を変化させずに出力電流を停止する。
【解決手段】所定の定電流を供給する第１（１２，１４）及び第２電流源（１１，１３）と、前記第１電流源と直列に接続され、制御電極に第１入力電圧（Ｖｉｎ−）が印加される第１トランジスタ（１８）と、前記第２電流源と直列に接続され、制御電極に第２入力電圧（Ｖｉｎ＋）が印加される第２トランジスタ（１７）とを有し、前記第１入力電圧及び前記第２入力電圧に応じて動作する差動回路と、を備え、前記第１電流源と前記第１トランジスタとの間から、前記第１電流源から供給される前記定電流と、前記第１トランジスタを流れる電流とに応じた第１出力電流（Ｉｏｕｔ＋）を出力する電圧電流変換回路であって、前記第１トランジスタの入力電極と、前記第２トランジスタの入力電極とを電気的に接続することにより前記第１出力電流を停止するスイッチ回路を、更に備える。 （もっと読む）

【課題】 非線形特性を示す非線形素子２３に、その非線形特性と相補の非線形特性を有する制御電圧を供給し、当該非線形特性が実質的な線形特性を呈するように補正する非線形回路を提供する。
【解決手段】 オペアンプ７とその負帰還回路８、９とその正帰還回路１０と入力抵抗１２と第２入力抵抗１３とを備え、入力制御電圧を非線形基本制御電圧に変換する非線形基本回路２、分圧抵抗１４、１５を備え、入力制御電圧を分圧する加重回路３、オフセット電圧源１６を備え、オフセット電圧を発生するオフセット電圧付加回路４、第２オペアンプ１７とその負帰還回路１８、１９と第３、第４、第５入力抵抗２０、２１、２２とを備え、非線形基本制御電圧、分圧制御電圧、オフセット電圧を加算出力する加算回路５を有し、第２オペアンプ１７の出力に非線形素子２３を含んだ被制御負荷回路６が接続される。 （もっと読む）

【課題】メモリコントローラ側からOCDインピーダンス調整機能を用いたDDR2メモリの出力バッファのインピーダンス調整を行う。
【解決手段】入力信号を共通に受け、インピーダンスが可変自在な、プルアップ及びプルダウン用の第１の出力バッファ（P1、N1）と第２のバッファ（P2、N2）を備え、第１及び第２のバッファから出力される第１及び第２の信号をそれぞれ受ける第１及び第２の端子（DQS、DQSB）と、第１の端子と前記第２の端子の間に直列に接続された第１及び第２のスイッチ（SW1、SW2）と、第１、第２のスイッチの接続点D１の電圧と基準電圧VREFとを比較する比較器１２と、比較器からの比較結果を受け、第１及び／又は第２のバッファのインピーダンスを可変に設定する制御を行うとともに、前記第１および第２のスイッチ（SW1、SW2）のオン・オフ制御を行う制御回路１１を備える。 （もっと読む）

【課題】
抵抗値の変動を低減することができる半導体回路及び抵抗値制御方法を提供すること。
【解決手段】
本発明にかかる半導体回路は、Ｐｃｈトランジスタ１１が設けられた終端抵抗回路１０と、Ｐｃｈトランジスタ１１のゲート端子に制御信号２７を出力し、終端抵抗回路１０の抵抗値を制御する制御回路２０とを備えた半導体回路であって、制御回路２０がＰｃｈトランジスタ１１の抵抗値を変化させる特定のパラメータに対してＰｃｈトランジスタ１１と同じ方向に抵抗値が変化するＰｃｈトランジスタ２１と、Ｐｃｈトランジスタ２１よりも抵抗値の変動の小さい抵抗２３とを備え、Ｐｃｈトランジスタ２１と抵抗２３との間の電圧に基づいて制御信号２７を出力するものである。 （もっと読む）

【課題】 半導体装置と外部システムとのインピーダンス整合のためのインピーダンス制御回路を提供する。
【解決手段】 インピーダンス制御回路は、誤動作処理部を具備し、比較器の出力値が非正常的に交互するとき、誤動作処理部がこれを感知して処理する。また、インピーダンス制御回路はバッファインピーダンスを決定するコードを二つの候補コードより決定するとき、インピーダンスマッチの特性が優秀な候補コードに決定する。 （もっと読む）

【課題】 可変ＭＯＳ抵抗と基準ＭＯＳ抵抗のドレイン・ソース電圧を同じにしなくとも可変抵抗としての動作を好適に実現する。
【解決手段】 基準ＭＯＳ抵抗において発生する電圧が基準電圧と一定となるように制御されたゲート電圧Ｖ_p11を基準に、可変ＭＯＳ抵抗のゲート電圧Ｖ_p12を制御する。基準ＭＯＳ抵抗のドレイン〜ソース間には、同抵抗の抵抗体Ｒ₁₁及びＲ₁₂が直列接続された抵抗が並列接続され、直列接続された抵抗の中点から基準ＭＯＳ抵抗のドレイン・ソース電圧Ｖ_dsの１／２を検出する。基準ＭＯＳ抵抗のゲート電圧Ｖ_p11からＶ_ds／２を減じた電圧を可変抵抗のゲート電圧Ｖ_p12とする。 （もっと読む）

【課題】時間離散帯域フィルタを低コストで高性能に集積化でき、かつ、ポリフェーズフィルタを様々な周波数帯域に対応可能とする受信機およびその受信方法を提供する。
【解決手段】ＲＦ信号および第１の基準信号を入力し、多相の中間周波信号を出力する周波数変換器１、２と、中間周波信号を入力し、イメージ除去して出力するフィルタ４と、第２の基準信号を入力し、周波数帯域に応じて分周比を変化させて出力する可変分周器６と、可変分周器６の出力信号に基づいてフィルタ４の周波数特性を調整するチューニング回路５と、可変分周器６の出力信号に基づいて帯域幅を設定し、イメージ除去された中間周波信号の中から所望の信号を選択するフィルタ７とを備える受信機である。 （もっと読む）

入力端子で（２４）でシングルエンド入力信号を受け、一組の出力端子（ＯＵＴ＋、ＯＵＴ-）間に差動出力を与える低電圧動作のためのＢＡＬＵＮ回路（２０）が開示される。ＢＡＬＵＮ回路（２０）は、シングルエンド入力電圧信号（ＲＦｉｎ）を受けるための入力端子（２４）と、トランジスタ（Ｑ１）と、抵抗（Ｒ１）（２８）と、抵抗（ＲＬ）と、出力端子（ＯＵＴ＋）とを含む第一の分岐部を備える。第二の分岐部は、トランジスタ（Ｑ３）と、抵抗（ＲＬ）と、出力端子（ＯＵＴ-）とを含む。出力端子（ＯＵＴ＋、ＯＵＴ-）間の出力電圧に応じて、演算増幅器（２６）が第一、第二の分岐部内の抵抗（ＲＬ）を流れる電流をほぼ等しくなるよう保つ。
（もっと読む）

トランジスタ（１０、１２、１４、１８）が、直流電圧が消失した状態で、すなわち直流電圧がゼロで動作する場合に、実際には基準周波数を用いずに、制御偏差を生じずに抵抗変動を補償することが可能なように、少なくとも１つのトランジスタ（１０、１２、１４、１８）を制御する、特に、直流変調が消失した状態の少なくとも１つのＭＯＳトランジスタの抵抗値を制御する回路構成（１００）および方法を改善するために、動作点からの第１のオフセットを有する少なくとも１つの第１の基準トランジスタ（１０）を含む第１の基準素子（１０、２０、７０）に加えて、第１のバッファ記憶と値が等しいが符号が反対の動作点からの第２のオフセットを有する少なくとも１つの第２の基準トランジスタ（１２）を含む少なくとも１つの第２の基準素子（１２、３０、４０、７２、７６）を設け、特に、最適動作点に近づきかつ達するように、第１のオフセットと第２のオフセットから算術平均を形成できるようにすることが提案される。
（もっと読む）