【課題】安価な構成で、基準パルスと検出パルスの位相差を広範囲、且つ精密に検出でき、外乱に対しても同期はずれの生じる危険性を少なくして、精密なＰＬＬ制御が可能な速度制御装置を提供する。
【解決手段】本発明のモータ速度制御装置１２０は、ｔｇｔ＿ｆｒｑに基づくｒｅｆｃｌｋを出力する基準クロック発生器１０１と、モータ１０７の所定回転角度ごとに所定数のｆｇを出力するエンコーダ１０８と、ｒｅｆｐｕｌｓｅを出力する分周器１０２と、整数位相差ｐｈ＿ｉｎｔとして出力する整数位相差検出器１０３と、ｒｅｆｐｕｌｓｅのエッジとｆｇｐｕｌｓｅとの時間差を検出してｒｅｆｃｌｋ単位で計測してｐｈ＿ｆｒｃとして出力する小数位相差検出器１０４と、ｐｈ＿ｉｎｔとｐｈ＿ｆｒｃを混合器１０５で所定の比率で加算してｐｈｅｒｒとし、ｐｈｅｒｒに基づいてモータ１０７を駆動制御する制御部１０６と、を備えて構成されている。 （もっと読む）

【課題】被駆動部材となる可動部とそれを駆動する駆動部とを備えて成るアクチュエータをＰＬＬ回路で駆動し、機械共振駆動を行わせる駆動装置において、短時間でかつ確実な位相引き込み動作を可能にし、さらに回路規模の増大やコストアップを抑える。
【解決手段】ＰＬＬ回路のループフィルタ部１４ａを、位相比較器１３の位相比較信号Ｖｐｄを平滑化してＶＣＯ１１へ制御電圧Ｖｃとして与えるＬＰＦとしての機能を実現する積分回路２１に、基準電圧源２２とリセット手段としての短絡スイッチ２３とを設ける。したがって、前記制御電圧Ｖｃは、積分動作に伴い、基準電圧Ｖｒｅｆから共振周波数の目標電圧付近に滑らかに移行するので、オーバーシュートやリンギングの発生がなく、短時間でかつ確実な位相引き込み動作（位相ロックイン）を行うことができる。また、ＰＬＬループの外部に、制御信号を掃引するための特別な構成を設ける必要もない。 （もっと読む）

【課題】入力信号の周波数が変化するようなモータの駆動制御において、ステップ入力などのように入力信号の位相が急激に変化した場合でも、オーバーシュートやスリップによる振動などの過渡的な振動の発生を抑制することができる多重ＰＬＬ回路の構成を得る。
【解決手段】第２ＰＬＬ２１の第２位相比較回路２４によって検出される位相差が所定範囲外である場合には、ループ加算器２６を介さずに、第１ＰＬＬ１１を用いて第２ＰＬＬ２１のモータ部２２を制御する一方、上記位相差が所定範囲内である場合には、上記ループ加算器２６を介して上記第１ＰＬＬ１１と上記第２ＰＬＬ２１とを接続して多重ＰＬＬ回路を構成するように、信号経路切換部３３によって、該第１及び第２ＰＬＬ１１，１２の信号経路を切り換える。 （もっと読む）

【課題】入力信号の周波数が変化するようなモータの駆動制御に対して、多重ＰＬＬ回路を適用可能な回路構成を得る。
【解決手段】発振信号を出力する発振器１２及び該発振信号と入力信号との位相差に対応する信号を出力する第１位相比較回路１４を有する第１ＰＬＬ１１と、入力に応じて回転制御され且つ回転子の回転位置を信号出力するモータ部２２及び該モータ部２２からの出力信号と入力信号との位相差に対応する信号を出力する第２位相比較回路２４を有する第２ＰＬＬ２１と、上記第１ＰＬＬ１１及び第２ＰＬＬ２１が上記入力信号の入力側に対して互いに並列に接続されるように、互いの位相比較回路１４，２４の出力同士を加算する加算器２６と、を備える。上記第１ＰＬＬ１１の発振器１２の入力側及び上記第２ＰＬＬ２１のモータ部２２の入力側には、それぞれ、ループフィルタ１５，２５を設ける。 （もっと読む）

【課題】 ゼロクロスポイント検出用のハードを用いることなく、位相差の検出機能を実現する。
【解決手段】 位相差検出回路は、検出信号と内部基準信号の位相差を検出するための回路であって、ｄ−ｑ軸変換ユニット５と、１周期全加算ユニット６と、位相差算出ユニット７とを備えている。ｄ−ｑ軸変換ユニット５は、内部基準信号を用いて検出信号をｄ−ｑ軸変換することで、瞬時値有効分ｄと瞬時値無効分ｑとを算出する。１周期全加算ユニット６は、瞬時値有効分ｄを１周期全加算することで有効分Ｄを算出して、さらに瞬時値無効分ｑを１周期全加算することで無効分Ｑを算出する。位相差算出ユニット７は、有効分Ｄと無効分Ｑを用いて位相差を算出する。 （もっと読む）

【課題】同期回路を含む電子機器の電池電圧が低下してきた場合に、その電子機器の動作維持に対応できる上に、その構成が簡易であるクロック発生回路の提供。
【解決手段】カウンタ回路１４は、基準クロック発生回路１１からの基準クロックＳＣＬＫの１周期内において、リングオシレータ１３からのパルスＲＣＬＫをカウントする。ここで、このパルスＲＣＬＫの周波数は、電源３の電圧値を反映させたものとなり、そのカウント値もそれを反映させたものとなる。分周制御回路１５は、カウンタ回路１４のカウント値に従って、クロック分周回路１２の分周比を設定する。クロック分周回路１２は、その設定された分周比に応じて、基準クロック発生回路１１からの基準クロックＳＣＬＫを分周させて、その周波数を低下させる。 （もっと読む）