説明

Fターム[5J106DD11]の内容

発信器の安定化、同期、周波数シンセサイザ (26,591) | 構成−副構成 (4,863) | 合成・分配回路 (405)

Fターム[5J106DD11]の下位に属するFターム

Fターム[5J106DD11]に分類される特許

41 - 42 / 42


【課題】 障害時に現用系原子発振器から予備系原子発振器に切り替える際の不整合を簡易な構成で防止する基準周波数発生装置を提供する。
【解決手段】 原子の共鳴周波数に応じた周波数の発振出力を行う現用系原子発振器と、原子の共鳴周波数に応じた周波数を制御信号に基づいて制御して発振出力を行う予備系原子発振器と、前記現用系原子発振器の発振出力と該予備系原子発振器の発振出力との差を検出し、この差に応じた前記制御信号を予備系原子発振器に入力することで、前記予備系原子発振器の発振周波数を前記現用系原子発振器の発振周波数と同期させる制御信号入力部と、前記現用系原子発振器の正常時には該現用系原子発振器の出力を基準周波数信号として外部へ出力し、前記現用系原子発振器の障害時には前記予備系原子発振器の出力を基準周波数信号として外部へ出力する切替器とを備えた。 (もっと読む)


【課題】 高度の安定性を有する基準クロック信号を発生するための回路を必要とせず、従って、動作安定性がそのような回路の安定性によって影響されることのない、電圧制御発振器(VCO)の自走周波数の自動調整機能を有するPLL回路を提供する。
【解決手段】 PLL回路20では、位相比較器26の比較結果信号が所定レベルにある期間中にVCO22が出力するパルス信号のパルス数をカウントし、そのカウント値に基づいて、マイクロコンピュータ32がディジタルデータを更新する。DAC36がそのディジタルデータに対応したアナログ信号を発生する。このアナログ信号と、位相比較器の比較結果信号をローパスフィルタ28で平滑化した信号とを、結合器30で加え合わせ、その加え合わせた信号をVCOの周波数制御信号とすることで、VCOの自走周波数が自動調整されるようにした。 (もっと読む)


41 - 42 / 42