【課題】フローティングボディＤＲＡＭセルにおいて表面積が縮小された改良型メモリセルを提供する。
【解決手段】ソースＳと、ドレインＤと、ソースＳとドレインＤ間のフローティングボディＦＢとを有するＦＥＴトランジスタと、ＦＥＴトランジスタのフローティングボディへの電荷の注入を制御可能なインジェクタであって、エミッタ１５と、ベースと、ＦＥＴトランジスタのフローティングボディＦＢによって形成されたコレクタとを有するバイポーラトランジスタからなるインジェクタとを備え、バイポーラトランジスタのエミッタ１５が、ＦＥＴトランジスタのソース２２がバイポーラトランジスタのベースとして働くように配置される。複数のメモリセルを備えるメモリアレイ、及びこのようなメモリセルを制御する方法にも適用される。 （もっと読む）

【課題】 リフレッシュ要求の生成周期を切り替える半導体メモリにおいて、消費電力を削減する。
【解決手段】 リフレッシュタイマは、ダイナミックメモリセルをリフレッシュするためのリフレッシュ要求信号を周期的に生成するとともに、周期制御信号に応じてリフレッシュ要求信号の生成周期を変更する。温度比較回路は、温度検出回路により検出されたチップ温度が、予め設定された複数の基準温度のうち一度も超えていない基準温度を超える毎に、最大温度の検出を示す検出信号を出力する。リフレッシュ制御回路は、検出信号を受ける毎に、リフレッシュ要求信号の生成周期を短くするために周期制御信号の値を変更し、チップ温度が低下したときに周期制御信号の値を維持する。これにより、リフレッシュ要求信号の生成周期の切り替えの頻度を下げることができ、切り替えに必要な消費電力を削減できる。 （もっと読む）

【課題】半導体記憶装置のオートリフレッシュ動作において、使用環境等によってリフレッシュが間に合わない、または過剰なリフレッシュを行ってしまい消費電力の増加を招くという課題が発生していた。
【解決手段】半導体素子の一部に複数のメモリバンクに分割されて形成されるメモリ素子を有し、オートリフレッシュ方式とセルフリフレッシュ方式のいずれかを選択してメモリ素子のリフレッシュ処理を行う半導体記憶装置１であって、オートリフレッシュ方式を選択するコマンドが検出されるごとに半導体素子の温度に応じて、リフレッシュ処理を行う回数を選択する。 （もっと読む）

【課題】 マルチビットに対応した書込み動作のマージンを改善した１−トランジスタ型ＤＲＡＭの駆動方法を提供する。
【解決手段】 ＮＭＯＳトランジスタのワードラインは不活性化し、ソースラインとビットラインはプリチャージさせてデータを保持する第１ホールド区間、ワードラインが活性化され、ソースラインはグラウンド電圧に転移され、ビットラインの電圧はマルチレベルのうち該ビットのレベルの電圧に転移されてＮＭＯＳトランジスタ成分とバイポーラトランジスタ成分を共に動作させる複合動作区間、ワードラインの電圧が負の電圧に転移されてバイポーラトランジスタ成分のみを動作させるバイポーラトランジスタ動作区間、およびバイポーラトランジスタ動作区間の後、ソースラインとビットラインがプリチャージされてデータを保持する第２ホールド区間とを含むことによって、ビットラインに印加されたレベルに該当するビットのデータの書込みを行う。 （もっと読む）

【課題】 書込み動作のマージンを改善させることができる１−トランジスタ型ＤＲＡＭの駆動方法を提供する。
【解決手段】 １−トランジスタ型ＤＲＡＭ駆動方法は、ＮＭＯＳトランジスタのワードラインは不活性化し、ソースラインとビットラインはプリチャージさせて、データを保持する第１ホールド区間、ワードラインが活性化され、ソースラインの電圧はグラウンド電圧に転移され、ビットラインはプリチャージの状態を保持して、ＮＭＯＳトランジスタ成分とバイポーラトランジスタ成分とを共に動作させる複合動作区間、ワードラインが負の電圧に転移されて、バイポーラトランジスタ成分のみを動作させるバイポーラトランジスタ動作区間、および、ソースラインがプリチャージされて、データを保持する第２ホールド区間を含むことによって、データ“１”の書込みを行う。 （もっと読む）

【課題】バイポーラ接合トランジスタ（ＢＪＴ）動作を用いるメモリセル構造、メモリセルアレイ、メモリ装置、メモリ制御器、メモリシステム及びこれらを動作する方法を提供する。
【解決手段】複数個のメモリセルを具備し、前記複数個のメモリセルのそれぞれが少なくとも一つのビットライン、少なくとも一つのソースライン及び少なくとも一つのワードラインのそれぞれに接続された第１ノード、第２ノード及びゲートノードを有するフローティングボディトランジスタを具備するメモリアレイと、前記少なくとも一つのソースライン及び前記少なくとも一つのビットラインのうち一つを選択することで、リフレッシュ命令に応答してリフレッシュ動作を行うように制御する制御部と、を具備し、もし前記選択されたラインに接続されたメモリセルに第１データが保存されたら、バイポーラ接合動作により誘発された第１電流が流れる。 （もっと読む）

【課題】温度の変動によって一定、又は増減する特性を有する内部基準電圧を生成するバンドギャップ基準電圧生成装置を提供すること。
【解決手段】温度の変化に関係なく、一定の電位レベルを有する第１の電圧、温度の増加に対応して正（＋）の特性を有する第２の電圧、及び温度の増加に対応して負（―）の特性を有する第３の電圧を生成する電圧生成手段と、前記第１の電圧ないし第３の電圧のうち、いずれか１つの電圧を選択し、該選択された電圧の温度特性を有する少なくとも１つ以上の内部基準電圧を生成する内部基準電圧生成手段とを備えることを特徴とする。 （もっと読む）

【課題】ダミーセルに生じるチャージポンピング現象の対策を施し、かつ、従来よりも回路規模の小さい半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、電気的に浮遊状態のフローティングボディ５０を含み、該フローティングボディ内の多数キャリアの数によってデータを記憶するメモリセルＭＣと、メモリセルのデータを検出するときに検出の基準となる基準電位を生成するダミーセルＤＣと、メモリセルのゲートに接続されたワード線ＷＬＬ、ＷＬＲと、ダミーセルのゲートに接続されたダミーワード線ＤＷＬＬ、ＤＷＬＲと、メモリセルのソースまたはドレインおよびダミーセルのソースまたはドレインに接続されたビット線ＢＬＬ、ＢＬＲと、ダミーセルのソースまたはドレインに隣接し、該ダミーセルのフローティングボディと同じ導電型の拡散層８０と、ダミーセルのフローティングボディ、ダミーセルのソースまたはドレイン、および、拡散層はバイポーラトランジスタＢＰＴＬ、ＢＰＴＲを構成する。 （もっと読む）

【課題】温度条件に合うように各内部電圧レベルを制御し、半導体集積回路素子の動作性能低下を防止できるようにした半導体集積回路の内部電圧発生装置を提供する。
【解決手段】温度変化により上昇、または降下するベース基準電圧を発生させる少なくとも一つの可変型基準電圧発生手段、前記少なくとも一つの可変型基準電圧発生手段の各々から出力されたベース基準電圧を予め設定されている少なくとも一つ以上の内部電圧生成用基準電圧に変圧して出力する少なくとも一つのレベルシフト手段、および前記少なくとも一つのレベルシフト手段の各々から出力された少なくとも一つ以上の内部電圧生成用基準電圧を各々用いて、内部電圧を発生させる少なくとも一つの内部電圧生成手段を含む。 （もっと読む）

【課題】電気的フローティングボディトランジスタを含むメモリセルを含む集積回路デバイスを提供する。
【解決手段】メモリセルアレイ（例えば、電気的フローティングボディトランジスタから成る複数のメモリセルを有するメモリセルアレイ）のメモリセルのデータ状態を書き込む、プログラミングする、保持する、維持する、サンプリングする、感知する、読み取る及び／又は決定する技術である。１つの側面では、本発明は、電荷が電気的フローティングボディトラジスタのボディ領域に保存される１つ又はそれ以上の電気的フローティングボディトランジスタを有する半導体メモリセル（及びこうした複数のメモリセルを有するメモリセルアレイ及びメモリセルアレイを含む集積回路デバイス）を制御する及び／又は動作する技術を対象としている。本発明の技術は、バイポーラトランジスタ電流を用いてこうしたメモリセルのデータ状態を制御する、書き込む及び／又は読み取る。この点において、本発明は、バイポーラトランジスタ電流を用いてメモリセルの電気的フローティングボディトランジスタのデータ状態を制御する、書き込む及び／又は読み取る。 （もっと読む）

【課題】本発明は、低いコストでワンチップＬＳＩと同等のデータ転送速度を達成する半導体システムを提供することを目的とする。
【解決手段】半導体システムは、パッケージと、パッケージ内部に格納される複数の半導体チップを含み、複数の半導体チップは、パッケージ外部と接続される外部接続パッドと、複数の半導体チップ間で接続されるチップ間接続パッドと、静電気放電による破壊防止のために外部接続パッド毎に設けられる第１の電流駆動能力を有する第１のＥＳＤ保護回路と、静電気放電による破壊防止のためにチップ間接続パッド毎に設けられる第２の電流駆動能力を有する第２のＥＳＤ保護回路を含み、第２の電流駆動能力は第１の電流駆動能力よりも小さいことを特徴とする。 （もっと読む）

【課題】データの判別精度の低下を抑制することが可能なメモリを提供する。
【解決手段】このメモリは、ビット線ＢＬに接続され、データを保持するメモリセル１と、ビット線ＢＬにベースが接続されたバイポーラトランジスタ６とを備えている。そして、データの読み出し時に、ビット線ＢＬに現れるメモリセル１のデータに対応する電流をバイポーラトランジスタ６により増幅してデータを読み出す。 （もっと読む）