【課題】ＤＲＡＭ装置と同等の動作速度を維持しかつ電源切断時にデータを記憶する。
【解決手段】第１の制御用信号線に第１制御端子が接続され、第１の端子がビット線に接続された第１の電界効果トランジスタと、一端が上記第１の電界効果トランジスタの第２の端子に接続され、他端が第１の基準電位に接続されたキャパシタと、第１の電界効果トランジスタの第２の端子と上記キャパシタの一端が接続された記憶ノードに第３の端子が接続され、第２の制御端子が第２の制御用信号線に接続された第２の電界効果トランジスタと、一端が第２の電界効果トランジスタの第４の端子に接続され、他端が第２の基準電位に接続された不揮発性記憶素子とを有し、リフレッシュ動作の一分を代替すると共に電源オフ時に情報を記憶する。 （もっと読む）

【課題】 記憶装置を備えた半導体装置において、リフレッシュ動作の回数を減らし、データ処理の帯域を広げるようにする。
【解決手段】 第１の揮発性メモリセル２０１を第１の所望の数だけマトリックス状に配列した第１のメモリアレイ領域２０９と、第２の揮発性メモリセル２０３を行方向は第１のメモリアレイ領域２０９と同じ数、列方向は第２の所望の数だけマトリックス状に配列した第２のメモリアレイ領域２１０とを備える。第１の揮発性メモリセル２０１が行方向Ｘ、列方向Ｙ１の大きさであり、第２の揮発性メモリセル２０３が行方向Ｘ、列方向Ｙ２の大きさであり、かつＹ１＞Ｙ２である。 （もっと読む）