【課題】調節回路に影響を与えることなく、任意の時間での調節結果を取得することができる技術を提供すること。
【解決手段】本発明に係る半導体集積回路装置は、調節回路１と、その調節回路１の出力に接続されたラッチ回路３とを備える。調節回路１は、所定の回路２のパラメータを調節するための調節コードＡＣを生成し、その調節コードＡＣを所定の回路２に出力する。ラッチ回路３は、制御信号ＣＳに応じて、調節回路１から出力された調節コードＡＣをラッチする。 （もっと読む）

【課題】プロセス変動による時間遅延の問題を低減または解決する。
【解決手段】第１遅延回路と第２遅延回路とを備える集積回路チップである。第１遅延回路は、信号を第１遅延時間遅延するように形成されている第１遅延回路接続形態を有している。第２遅延回路は、回路ループにおいて第２遅延時間を供給するように構成されている第２遅延回路接続形態を有している。回路ループは、モニターされるように形成されており、発振信号を供給する。第２遅延回路接続形態は、第１遅延回路接続形態と実質的に同じであり、第１遅延回路は、第２遅延時間と発振信号とに基づいて第１遅延時間を調節するためにトリミングされるように形成されている。 （もっと読む）

【課題】従来の揮発性半導体記憶装置は、不良メモリ素子を冗長メモリ素子で置き換えており、冗長メモリ素子を使用する場合は入力アドレスを冗長メモリ素子のアドレスに変換しなければならず、アクセス速度が低下する問題があった。また、冗長メモリ素子分のレイアウト面積が必要になり、チップ面積が増大する問題があった。
【解決手段】本発明にかかる揮発性半導体記憶装置は、メモリ素子の不良を検出するセルフテストコントロール回路１０４と、不良メモリ素子のアドレスを示す不良アドレスを記憶するアドレス記憶回路２０１とを有し、不良アドレスで指定されるメモリ素子のリフレッシュ周期を正常なメモリ素子のリフレッシュ周期よりも短く設定するリフレッシュ調整回路２０４を有するものである。 （もっと読む）