【課題】短時間でＣＰＵコアの十分な検出率の故障を検出することが可能な故障再現装置を提供すること。
【解決手段】故障再現装置は、影響の現れる命令と影響が現れた後の命令が故障内容に対応づけて登録された故障ライブラリ１１と、アプリを記憶したアプリケーション記憶手段３６と、アプリをＣＰＵが実行した際の動作を別々にシミュレートする第１のシミュレート手段５５及び第２のシミュレート手段５６と、第１のシミュレート手段が影響の現れる命令を実行したことを検出して、アプリの実行を中断させると共に第２のシミュレート手段に通知する実行検出手段１２と、前記第２のシミュレート手段に影響の現れる命令と対応づけられた影響が現れた後の命令を実行させる命令置き換え手段１３と、を有し、第１のシミュレート手段が第２のシミュレート手段が実行した影響が現れた後の命令の実行結果を引き継いでアプリの実行を再開する。 （もっと読む）

【課題】不要な処理による処理効率の低下を防ぎつつ、必要な精度での模擬時刻の同期を行う情報処理装置を提供する。
【解決手段】情報処理装置は、検証対象のターゲットコードを実行するターゲットＣＰＵの動作を模擬するＣＰＵコアシミュレータ１０４と、ターゲットＣＰＵの制御対象装置の動作を模擬する装置シミュレータ１０３と、ターゲットＣＰＵに対するタイマ部の動作を模擬するタイマシミュレータ１１１と、タイマシミュレータ１１１の設定からＣＰＵコアシミュレータ１０４に発生するタイマイベントの時刻を判定し、判定したタイマイベントの時刻までの模擬動作を装置シミュレータ１０３に指示するシミュレータ接続部１０２と、を備えている。 （もっと読む）

【課題】故障箇所推定の精度低下を抑制すること。
【解決手段】故障診断装置１２は、半導体装置２０の故障仮定箇所に縮退故障を設定し、シミュレーションを実施する。故障診断装置１２は、シミュレーションにより得た圧縮器２６の出力信号と、テスト装置１１により観測した圧縮器２６の出力信号とを比較し、その比較結果に応じて圧縮器２７の入力信号を設定してシミュレーションを実施する。そして、故障診断装置１２は、シミュレーションにより得た圧縮器２７の出力信号と、テスト装置１１により観測した圧縮器２７の出力信号に基づいて、故障仮定箇所のスコアを算出する。 （もっと読む）

【課題】ハードウェアの動作時間も模擬することが出来るエミュレータを提供する。
【解決手段】情報処理装置上で実行されることによって、模擬対象の装置のハードウェア構造を模擬するエミュレータであって、上記ハードウェア構造に含まれた構造部分を模擬する仮想的ハードウェア部分を有し、この仮想的ハードウェア部分が、上記仮想的ハードウェア部分に対応付けられた情報処理装置内の現実のハードウェア部分を駆動させる駆動部と、上記仮想的ハードウェア部分が模擬する構造部分が入力に対して示す応答結果を模擬するために、上記駆動部による現実のハードウェア部分の駆動後に情報処理装置上で実行される応答部とを備える。 （もっと読む）

【課題】追い越し機能が正常に動作しているか否かを信頼性よく試験することができる、コンピュータシステム、試験装置、試験方法、及び試験プログラムを提供する。
【解決手段】試験装置２と、先行命令のアクセス先仮想メモリアドレスが、後続命令のアクセス先仮想メモリアドレスと重複するか否かを判定し、重複しない場合に、前記後続命令が前記先行命令を追い越して実行されるように、処理装置によるメモリへのアクセス動作を制御する、命令追い越し回路１２と、前記後続命令の追い越しが発生した場合に、前記後続命令を特定する情報を生成し、追い越し結果情報として保存する、追い越しトレーサ回路１３とを具備する。前記試験装置２は、設定変更部５と、試験命令列生成部６と、追い越し判別部７と、試験命令列変更部８と、ＳＷシミュレータ実行部９と、実行結果判定部１０とを備える。 （もっと読む）

【課題】シミュレーション時間を短縮可能なハードウェア／ソフトウェア協調シミュレーション装置等を提供すること。
【解決手段】本発明にかかるハードウェア／ソフトウェア協調シミュレーション装置は、ードウェアエミュレータとシステムシミュレータとを備え、ハードウェアエミュレータは、複数のユーザデータを生成するユーザロジックと、複数のユーザデータの変化をそれぞれ検出する複数の変化検出回路と、複数の変化検出回路による検出結果をそれぞれ格納する複数のフリップフロップと、複数のフリップフロップに格納された複数の検出結果に応じた終了フラグ信号を生成する論理和回路と、を備える。システムシミュレータは、終了フラグ信号に基づいて複数のユーザデータのいずれかが変化したと判断した場合に複数のユーザデータを順に読み込み、各ユーザデータの読み込みの終了に応じて対応するフリップフロップをクリアさせる。 （もっと読む）

【課題】配線長やビア数に起因する不良の流出を削減すること。
【解決手段】本発明では、複数のセルと複数の信号線とを含む回路の接続を表す第１の回路情報に基づいてレイアウトを実行し（Ｓ２１）、その回路情報を第２の回路情報とすると共に、レイアウトの実行結果から、複数の信号線の各々の配線長と、複数の信号線の各々が経由するビアホールの数であるビア数とを抽出する（Ｓ２２）。第２の回路情報に対して故障シミュレーションを実行し、故障の検出ができないノードである故障未検出ポイントを抽出する（Ｓ２３）。故障未検出ポイントのそれぞれに対して、配線長及びビア数を用いて重み付けを施し（Ｓ２４）。故障未検出ポイントの中から、重み付けの結果を表す算出値が設定値を超える故障未検出ポイントを選択し、その故障未検出ポイントに対してテストポイントを挿入する（Ｓ２５）。 （もっと読む）

【課題】先行開発された電子制御装置の制御ロジックを迅速かつ適切に検証可能なソフトウェア開発装置を提供する。
【解決手段】マイクロコンピュータのＣＰＵにより実行される制御ロジックを実行する制御ロジック処理部と、当該マイクロコンピュータのＣＰＵにより実行される周辺回路に対するＩ／Ｏ処理を模擬するＩ／Ｏ処理部を備え、制御ロジック処理部が、基本機能が同一である複数の制御ロジックを並行して実行するように構成され、制御ロジック処理部とＩ／Ｏ処理部との間に介在して、Ｉ／Ｏ処理部を経由した入力データを制御ロジック処理部で実行される各制御ロジックに個別に供給し、入力データに基づき各制御ロジックにより演算されたそれぞれの出力データの何れか一方をＩ／Ｏ処理部に出力するインタフェース部を備えているソフトウェア開発装置。 （もっと読む）

【課題】テストプログラムの検証に多大な時間を要するという課題があった。
【解決手段】本発明のテストプログラムデバッグ装置は、被試験デバイスシミュレータ及び半導体試験装置シミュレータとを備える。そして、半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する検証範囲取得部と、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、検証範囲に含まれる検証範囲命令、設定命令、及び命令単純化部によって単純化された非設定命令を実行する命令実行部とを有する。 （もっと読む）

【課題】操作者のシミュレーション目的に従って最適なプロセスのみを実行する情報処理装置及びその制御方法を提供する。
【解決手段】本発明は、それぞれが固有の仮想時間を有する複数のアプリケーションを備える情報処理装置として実現される。具体的には、情報処理装置は、情報処理装置の中で定義された仮想時間の経過時間がアプリケーションごとに定義される同期間隔の倍数となるタイミングで、当該アプリケーションに対して、予め定められた仮想時間分の処理実行を指示し、各アプリケーションの同期間隔が指定されると、経過時間が指定された同期間隔の倍数となるタイミングで、指定された同期間隔を実行中の処理に反映する。 （もっと読む）