【課題】メモリ素子の状態が良好なクロスポイント構造の分子メモリ装置の製造方法を提供する。
【解決手段】実施形態に係る分子メモリ装置の製造方法は、第１方向に延びる複数本の第１配線を含む配線層を形成する工程と、前記配線層上に犠牲膜を形成する工程と、前記犠牲膜上に第２方向に延びる複数本の第１絶縁部材を形成する工程と、前記第１絶縁部材の側面上に前記第１配線とは異なる導電材料からなる第２配線を形成すると共に、前記犠牲膜における隣り合う前記第１絶縁部材間であって前記第２配線間の直下域に相当する部分を除去する工程と、隣り合う前記第１絶縁部材間であって前記第２配線間に複数本の第２絶縁部材を前記配線層に接するように形成する工程と、前記犠牲膜を除去することによりギャップを形成する工程と、前記ギャップ内に、前記第１配線及び前記第２配線のうちの一方に結合し他方には結合しない分子材料を形成する工程と、を備える。 （もっと読む）

【課題】メモリ保持特性に優れた有機分子メモリを提供する。
【解決手段】実施の形態の有機分子メモリは、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、分子軸に沿ってπ電子系が拡がっている分子骨格を持つ分子系において、（I）分子の最高被占軌道（ＨＯＭＯ）と最低空軌道（ＬＵＭＯ）のうちいずれか一方が分子軸にそって非局在化し、他方が分子軸に対して局在化している、（II）分子の最高被占軌道（ＨＯＭＯ）エネルギー準位が−５．７５ｅＶ以上の値を持つ、を同時に満たす分子群より選ばれる有機分子を含む有機分子層と、を備える。 （もっと読む）

【課題】有機化合物を含む層を有する素子が設けられたフレキシブルな記憶装置及び半導
体装置を歩留まり高く作製する。また、信頼性の高いフレキシブルな記憶装置及び半導体
装置を歩留まり高く作製する。
【解決手段】剥離層を有する基板上に素子層及び素子層を封止する絶縁層を有する積層体
を形成し、剥離層から積層体を剥離してフレキシブルな記憶装置及び半導体装置を作製す
る方法であって、素子層において第１の電極層及び第２の電極層からなる一対の電極間に
有機化合物を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む合金
層で形成する。また、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物
を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む合金層で形成さ
れるフレキシブルな記憶装置及び半導体装置である。 （もっと読む）

【課題】信頼性が高い記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る記憶装置は、下部電極層と、前記下部電極層上に設けられた絶縁性の芯材層と、前記芯材層上に設けられ、前記芯材層の側面上には設けられていない上部電極層と、前記芯材層の側面上に設けられ、前記下部電極層及び前記上部電極層に接し、複数の微小導電体が隙間を介して集合した抵抗変化層と、を備える。 （もっと読む）

【課題】非接触でデータの送受信が可能な半導体装置は、鉄道乗車カードや電子マネーカ
ードなどの一部では普及しているが、さらなる普及のためには、安価な半導体装置を提供
することが急務の課題であった。上記の実情を鑑み、単純な構造のメモリを含む半導体装
置を提供して、安価な半導体装置及びその作製方法の提供を課題とする。
【解決手段】有機化合物を含む層を有するメモリとし、メモリ素子部に設けるＴＦＴのソ
ース電極またはドレイン電極をエッチングにより加工し、メモリのビット線を構成する導
電層とする。 （もっと読む）

【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導電層、及び有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第２の導電層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基板を貼りあわせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 （もっと読む）

【課題】マイクロコンタクト印刷の版を凹版として使用し、微細な電気回路と高生産性のＣＭＯＳ半導体装置の製造方法を提供するものである。
【解決手段】Ｐチャネル型電界効果トランジスタのＰチャネル領域１０１とＮチャネル型電界効果トランジスタのＮチャネル領域１０２とを、凹版６０１を用いた印刷によって形成するようにし、凹版６０１が、第１凹部６０２と第２凹部６０３とを備え、インクジェット法によって、第１凹部６０２にＰ型半導体インク１１１を供給し、第２凹部６０３にＮ型半導体インク１１２を供給する工程と、インク供給後に、凹版６０１を被印刷基板００１に押しつけて、第１凹部６０２に供給したＰ型半導体インク１１１と第２凹部６０３に供給したＮ型半導体インク１１２とを一括して被印刷基板００１に転写する工程と、を含むＣＭＯＳ半導体装置の製造方法を提供する事により、上記課題を解決する。 （もっと読む）

【課題】厚さが３５ｎｍ以下でも十分に高い保磁力および角型比を有する磁性のコバルト薄膜を得ることができるコバルト薄膜の形成方法およびこの方法により形成したコバルト薄膜を用いたナノ接合素子を提供する。
【解決手段】ポリエチレンナフタレート基板１１上に真空蒸着法などによりコバルト薄膜１２を３５ｎｍ以下の厚さに成膜する。こうしてポリエチレンナフタレート基板１１上にコバルト薄膜１２を成膜した積層体を二つ用い、これらの二つの積層体をそれらのコバルト薄膜１２のエッジ同士が、必要に応じて有機分子を挟んで、互いに対向するように交差させて接合することによりナノ接合素子を構成する。このナノ接合素子により不揮発性メモリや磁気抵抗効果素子を構成する。ポリエチレンナフタレート基板１１の代わりに、少なくとも一主面がＳｉＯ₂ からなる基板、例えば石英基板を用いてもよい。 （もっと読む）

【課題】ＬＳＩプロセスによって製造可能な分子メモリ装置の製造方法を提供する。
【解決手段】実施形態に係る分子メモリ装置の製造方法は、第１方向に延びる複数本の第１配線を含む第１配線層を形成する工程と、前記第１配線層上に犠牲膜を形成する工程と、前記第１配線層上に、前記第１方向に対して交差した第２方向に延び、前記犠牲膜とは異なる絶縁材料によって形成された複数本の芯材を形成する工程と、前記芯材の側面上に第２配線を形成する工程と、前記犠牲膜における前記第２配線の直下域に相当する部分を除去する工程と、前記第１配線と前記第２配線との間に、メモリ材料となる高分子を埋め込む工程と、前記芯材間であって前記第２配線間の空間に絶縁部材を埋め込む工程と、を備える。 （もっと読む）