半導体装置
【課題】有機化合物を含む層を有する素子が設けられたフレキシブルな記憶装置及び半導
体装置を歩留まり高く作製する。また、信頼性の高いフレキシブルな記憶装置及び半導体
装置を歩留まり高く作製する。
【解決手段】剥離層を有する基板上に素子層及び素子層を封止する絶縁層を有する積層体
を形成し、剥離層から積層体を剥離してフレキシブルな記憶装置及び半導体装置を作製す
る方法であって、素子層において第１の電極層及び第２の電極層からなる一対の電極間に
有機化合物を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む合金
層で形成する。また、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物
を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む合金層で形成さ
れるフレキシブルな記憶装置及び半導体装置である。
体装置を歩留まり高く作製する。また、信頼性の高いフレキシブルな記憶装置及び半導体
装置を歩留まり高く作製する。
【解決手段】剥離層を有する基板上に素子層及び素子層を封止する絶縁層を有する積層体
を形成し、剥離層から積層体を剥離してフレキシブルな記憶装置及び半導体装置を作製す
る方法であって、素子層において第１の電極層及び第２の電極層からなる一対の電極間に
有機化合物を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む合金
層で形成する。また、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物
を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む合金層で形成さ
れるフレキシブルな記憶装置及び半導体装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機化合物を含む層を有する素子を備えた可撓性を有する記憶装置及び半導
体装置並びにその作製方法に関する。
【背景技術】
【０００２】
半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等
に有機化合物を含む層を用いたトランジスタ、記憶素子、太陽電池等の素子の開発が盛ん
に行われている（例えば特許文献１）。
【０００３】
このような有機化合物を含む層を用いたトランジスタ、記憶素子、太陽電池等の素子を
有する半導体装置を利用したアプリケーションは様々なものが期待されており、小型、軽
量化を追及し、非可撓性な基板、代表的にはガラス基板やシリコンウエハーの代わりにフ
レキシブルなプラスチックフィルムを用いることが試みられている。
【０００４】
プラスチックフィルムの耐熱性は低いため、プロセスの最高温度を低くせざるを得ない
。このため、プラスチックフィルムに半導体素子を形成して半導体装置を作製する方法と
して、メタルマスクを用いた蒸着法やスパッタリング法が用いられている。
【０００５】
また、プラスチックフィルムは耐熱性が低いため、結果的にガラス基板上に形成する時
ほど良好な電気特性のトランジスタを形成できないのが現状である。
【０００６】
そこで、ガラス基板上にフォトリソグラフィー工程を用いて形成した微細な素子を基板
から剥離し、他の基材、例えばプラスチックフィルムなどに貼り付ける技術が提案されて
いる（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１４８０８０号公報
【特許文献２】特開２００３−１７４１５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、メタルマスクを用いた蒸着法やスパッタリング法を用いて記憶装置また
は半導体装置を作製する場合、メタルマスクのアライメントの位置合わせ工程が必要であ
る。このため、アライメントの位置あわせの不具合から製品の歩留まりが低下するという
問題がある。
【０００９】
また、メタルマスクを用いた蒸着法やスパッタリング法を用いて記憶装置または半導体
装置を作製する場合、アライメントのずれを考慮して素子設計を行う。このため、微細な
構造のトランジスタ、記憶素子、太陽電池等を作製することが困難であり、記憶装置また
は半導体装置の小型化、軽量化、高性能化が困難である。
【００１０】
さらに、特許文献２に示されるような剥離工程を用いて、有機化合物を含む層を有する
素子を剥離する場合、具体的には図１８に示すように基板１１０１上に剥離層１１０２を
形成し、剥離層１１０２上に下地膜として機能する絶縁層１１０３を形成し、下地膜とし
て機能する絶縁層１１０３上に第１の電極層１１０４を形成し、第１の電極層１１０４上
に有機化合物を含む層１１０５を形成し、有機化合物を含む層１１０５上に第２の電極層
１１０６を形成して、有機化合物を含む層１１０５を有する素子１１５１、及び素子１１
５１を有する層１１５７を剥離する場合、有機化合物を含む層１１０５と第２の電極層１
１０６の間で剥れるという問題がある。
【００１１】
この結果、プラスチックフィルム上に有機化合物を含む層を有する素子が設けられた記
憶装置及び半導体装置を歩留まり高く作製することが困難である。
【００１２】
また、有機化合物を含む層を有する記憶素子を有する記憶装置及び半導体装置は、使用
される環境により記憶素子にダメージを受けやすくなり、その結果、半導体装置の記憶機
能、具体的には書込み特性、読み出し特性、記憶保持特性等の信頼性の低下を招く恐れが
ある。
【００１３】
上記問題を鑑み、本発明は、有機化合物を含む層を有する素子が設けられたフレキシブ
ルな記憶装置及び半導体装置を歩留まり高く作製することを課題とする。また、記憶装置
及び半導体装置において、フレキシブルであり、且つ記憶機能の信頼性の高い記憶装置及
び半導体装置及びその作製方法を提供する。
【課題を解決するための手段】
【００１４】
本発明の一は、剥離層を有する基板上に素子層及び素子層を封止する絶縁層を有する積
層体を形成し、剥離層から積層体を剥離してフレキシブルな記憶装置及び半導体装置を作
製する方法であって、素子層において第１の電極層及び第２の電極層からなる一対の電極
間に有機化合物を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む
合金層で形成することを特徴とする。
【００１５】
なお、剥離層から積層体を剥離した後、可撓性基板に貼り付けてフレキシブルな記憶装置
及び半導体装置を作製してもよい。
【００１６】
また、本発明の一は、第１の電極層及び第２の電極層からなる一対の電極間に有機化合
物を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む合金層で形成
されるフレキシブルな記憶装置及び半導体装置であることを特徴とする。
【００１７】
なお、可撓性基板上に上記記憶素子を含む素子層が設けられていてもよい。
【００１８】
また、第１の電極層または第２の電極層は、スズを含む合金層で形成されることが好ま
しい。また、第１の電極層または第２の電極層は、１ａｔｏｍｓ％以上のスズを含む合金
であることが好ましい。さらには、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下、更には１
ａｔｏｍｓ％以上７ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上６ａｔｏｍｓ％以下、
更には１ａｔｏｍｓ％以上５ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上４ａｔｏｍｓ
％以下のスズを含む合金層であることが好ましい。
【００１９】
本発明において、スズを含む合金層の代表例は、スズの結晶転移を防止する金属元素を
含む合金である。代表的には、スズ及び銀の合金、スズ及びビスマスの合金、スズ及びア
ンチモンの合金、スズ及び銅の合金、スズ及び金の合金、スズ及び亜鉛の合金、スズ及び
インジウムの合金等がある。
【００２０】
また、素子層には、ＭＯＳトランジスタ、薄膜トランジスタ、有機半導体トランジスタ
等のトランジスタ、容量素子、抵抗素子、アンテナのいずれか一つ以上を含んでいてもよ
い。
【００２１】
また、本発明の記憶装置及び半導体装置は情報を記憶する機能を有する。また、本発明
の記憶装置及び半導体装置は、無線信号により命令やデータの送受信を行うと共に、当該
無線信号の送受信による情報や命令による処理結果を記憶する機能を有する。
【発明の効果】
【００２２】
本発明において、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を
含む層を有する記憶素子を有する記憶装置及び半導体装置において、少なくとも一方の電
極層はスズを含む合金層で形成される。スズは凝集エネルギーが比較的小さいため、スズ
を含む電極は有機化合物を含む層から剥れにくい。また、スズを含む合金層で少なくとも
一方の電極層を形成することにより、スズ結晶の結晶構造の変態による縮み、粗化を低減
することが可能である。また、スズを含む合金で少なくとも一方の電極層を形成すること
により、スズの結晶成長を阻害することができるため、膜厚分布変化を抑制することがで
きる。このため、記憶素子の記憶保持特性の経年変化を抑制することが可能であり、記憶
機能の信頼性の高い記憶装置及び半導体装置を歩留まり高く作製することができる。また
、極めて薄く、フレキシブルで、且つ記憶能力の信頼性の高い記憶装置及び半導体装置を
歩留まり高く作製することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の記憶装置の作製工程を示した断面図である。
【図２】本発明の記憶装置の作製工程を示した断面図である。
【図３】本発明に適用可能な記憶素子の構造を示した断面図である。
【図４】本発明の記憶装置の構成を示した図である。
【図５】本発明の記憶装置の構成を示した断面図である。
【図６】本発明の記憶装置の構成を示した図である。
【図７】本発明の半導体装置の構成を示した断面図である。
【図８】本発明の半導体装置の構成を示した図である。
【図９】本発明の半導体装置の作製工程を示した断面図である。
【図１０】本発明の半導体装置の作製工程を示した断面図である。
【図１１】本発明の半導体装置の作製工程を示した断面図である。
【図１２】本発明の半導体装置の作製工程を示した断面図である。
【図１３】本発明の半導体装置の作製工程を示した断面図である。
【図１４】本発明の半導体装置の作製工程を示した斜視図及び断面図である。
【図１５】本発明の半導体装置の作製工程を示した斜視図及び断面図である。
【図１６】本発明の半導体装置の応用例を示した図である。
【図１７】本発明の半導体装置の応用例を示した図である。
【図１８】従来の半導体装置を示した断面図である。
【図１９】本発明の半導体装置の測定結果を示した図である。
【図２０】本発明の半導体装置の測定結果を示した図である。
【図２１】本発明の半導体装置の測定結果及び試料の断面を示した図である。
【図２２】本発明の半導体装置の測定結果を示した図である。
【図２３】本発明の半導体装置の測定結果を示した図である。
【図２４】本発明の半導体装置の測定結果を示した図である。
【図２５】本発明の記憶素子の断面を観察した観察像である。
【図２６】本発明の半導体装置の作製工程を示した断面図である。
【図２７】本発明の半導体装置の作製工程を示した断面図である。
【図２８】本発明の半導体装置の作製工程を示した断面図である。
【図２９】本発明の半導体装置の作製工程を示した断面図である。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について図面を参照して説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成に
おいて、同じものを指す符号は異なる図面間で共通して用いる。
【００２５】
（実施の形態１）
本実施の形態では、本発明の記憶装置の主要な構成及びその作製方法について示す。代
表的には、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を
有する記憶素子が設けられたメモリセルがマトリクス状に配列されたメモリセルアレイを
有する記憶装置の作製方法について、図１、２、及び４を用いて説明する。また、記憶素
子の構造について、図３を用いて説明する。
【００２６】
図４（Ａ）に示すように、記憶装置１２７はメモリセルアレイ１３２及びメモリセルア
レイを駆動する駆動回路を有する。メモリセルアレイ１３２には、メモリセル２１がマト
リクス状に設けられている。メモリセル２１は、記憶素子１０７を有する（図１（Ａ）参
照。）。記憶素子１０７は、基板１００上に、第１の方向に延びた第１の電極層１０３と
、第１の電極層１０３上に形成された有機化合物を含む層１０５と、第１の方向と交差す
る第２の方向に延びた第２の電極層１０６とを有する。また、第２の電極層１０６を覆う
ように、保護膜として機能する絶縁層を設けてもよい。
【００２７】
以下に、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を
有する記憶素子、及び当該記憶素子を有する素子層を、歩留まり高く剥離する方法を示す
。
【００２８】
図１（Ａ）に示すように、基板１００上に剥離層１０１を形成し、剥離層１０１上に下
地膜として機能する絶縁層１０２を形成する。次に、絶縁層１０２上に第１の電極層１０
３を形成し、第１の電極層１０３及び下地膜として機能する絶縁層１０２上に、絶縁層（
または隔壁）１０４を形成する。なお、絶縁層（または隔壁）１０４は第１の電極層１０
３を露出するように開口部が形成される。絶縁層（または隔壁）１０４及び第１の電極層
上に有機化合物を含む層１０５を形成する。次に、有機化合物を含む層１０５、絶縁層（
または隔壁）１０４、及び下地膜として機能する絶縁層１０２上に第２の電極層１０６を
形成する。
【００２９】
第１の電極層１０３、有機化合物を含む層１０５、及び第２の電極層１０６により、記
憶素子１０７を構成する。また、ここでは、下地膜として機能する絶縁層１０２から第２
の電極層１０６までの積層物を素子層１１０という。
【００３０】
基板１００としては、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶
縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用
いる。上記に挙げた基板１００には、大きさや形状に制約がないため、例えば、基板１０
０として、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向
上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大
きな優位点である。
【００３１】
剥離層１０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タ
ングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（
Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、
ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イ
リジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元素、又は元素を主成分とする
合金、又は元素を主成分とする化合物からなる層を、単層又は複数の層を積層させて形成
する。珪素を剥離層として用いる場合には、珪素を含む層の結晶構造は、非晶質、微結晶
、多結晶のいずれの場合でもよい。ここでは、なお、塗布法は、溶液を被処理物上に吐出
させて成膜する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液
滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを
形成する方法である。
【００３２】
剥離層１０１が単層構造の場合、好ましくは、タングステン、モリブデン、又はタング
ステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは
酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステ
ンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タング
ステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する
。
【００３３】
剥離層１０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目と
して金属酸化物層、又は窒化酸化物層を形成する。代表的には、１層目として金属層タン
グステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層
目として、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物
、又はタングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化酸化物
を含む層を形成する。
【００３４】
剥離層１０１として、１層目として金属層、２層目として金属酸化物層の積層構造を形
成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成され
る絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層と
してタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属
層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等
を行って金属酸化物層を形成してもよい。
【００３５】
さらには、剥離層１０１として、１層目として金属層、２層目として金属窒化物層、又は
金属酸化窒化物層を形成してもよい。代表的には、１層目としてタングステン、モリブデ
ン、又はタングステンとモリブデンの混合物を含む層を形成した後、２層目としてとして
、タングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タング
ステン、モリブデン、又はタングステンとモリブデンの混合物の酸化窒化物を含む層を形
成すればよい。
【００３６】
タングステンの酸化物は、ＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが
２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１
）、ｘが３の場合（ＷＯ３）などがある。
【００３７】
また、上記の工程によると、基板１００に接するように剥離層１０１を形成しているが
、本発明はこの工程に制約されない。基板１００に接するように下地となる絶縁層を形成
し、その絶縁層に接するように剥離層１０１を設けてもよい。
【００３８】
下地膜として機能する絶縁層１０２は、スパッタリング法やプラズマＣＶＤ法、塗布法
、印刷法等により、無機化合物を用いて単層又は多層で形成する。無機化合物の代表例と
しては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等がある。なお、下地膜とし
て機能する絶縁層１０２に、窒化珪素、窒化酸化珪素、酸化窒化珪素等を用いることによ
り、外部から後に形成される素子層へ水分や、酸素等の気体が侵入することを防止するこ
とができる。
【００３９】
さらには、下地膜として機能する絶縁層１０２を積層構造としても良い。例えば、無機
化合物を用いて積層してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪
素を積層して形成しても良い。
【００４０】
第１の電極層１０３は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法、電解
メッキ法、無電解メッキ法、蒸着法等を用い、導電性の高い金属、合金、化合物等からな
る単層または多層構造を用いて形成することができる。
【００４１】
第１の電極層１０３としては、インジウム錫酸化物（以下、ＩＴＯと示す）、または珪
素を含有したインジウム錫酸化物、２〜２０ａｔｏｍｉｃ％の酸化亜鉛を含む酸化インジ
ウム等が挙げられる。また、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎ
ｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化
チタン、窒化タングステン、窒化モリブデン）等を用いることも可能である。
【００４２】
また、第１の電極層１０３としては、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカ
リ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等
のアルカリ土類金属、アルミニウム（Ａｌ）およびこれらのいずれかを含む合金（マグネ
シウム−銀合金、アルミニウム−リチウム合金）、ユーロピウム（Ｅｕ）、イッテルビウ
ム（Ｙｂ）等の希土類金属およびこれらいずれかを含む合金等が挙げられる。
【００４３】
また、第１の電極層１０３として、スズ合金で形成することができる。スズ合金の代表
例としては、スズ及び銀の合金、スズ及びビスマスの合金、スズ及びアンチモンの合金、
スズ及び銅の合金、スズ及び金の合金、スズ及び亜鉛の合金、スズ及びインジウムの合金
等がある。さらには、銀、ビスマス、アンチモン、銅、金、亜鉛、及びインジウムから選
ばれる１種類以上の元素及びスズとの合金を用いて第１の電極層１０３を形成してもよい
。なお、第１の電極層１０３は、１ａｔｏｍｓ％以上のスズを含む合金であることが好ま
しい。さらには、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上
７ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上６ａｔｏｍｓ％以下、更には１ａｔｏｍ
ｓ％以上５ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上４ａｔｏｍｓ％以下のスズを含
む合金層であることが好ましい。
【００４４】
有機化合物を含む層１０５は、蒸着法、電子ビーム蒸着法、塗布法等を用いて形成する
ことができる。
【００４５】
ここでは、５０〜２００ｎｍのチタン層をスパッタリング法により成膜した後、フォト
リソグラフィー法により所望の形状にエッチングして第１の電極層１０３を形成する。次
に、蒸着法によりＮＰＢで形成される有機化合物を含む層を形成する。
【００４６】
第２の電極層１０６は、蒸着法、スパッタリング法、ＣＶＤ法、印刷法、塗布法等を用い
て形成することができる。第２の電極層１０６は、スズ合金で形成することができる。ス
ズ合金の代表例としては、スズ及び銀の合金、スズ及びビスマスの合金、スズ及びアンチ
モンの合金、スズ及び銅の合金、スズ及び金の合金、スズ及び亜鉛の合金、スズ及びイン
ジウムの合金等がある。さらには、銀、ビスマス、アンチモン、銅、金、亜鉛、及びイン
ジウムから選ばれる１種類以上の元素及びスズとの合金を用いて第２の電極層１０６を形
成してもよい。なお、第２の電極層は、１ａｔｏｍｓ％以上のスズを含む合金であること
が好ましい。さらには、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下、更には１ａｔｏｍｓ
％以上７ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上６ａｔｏｍｓ％以下、更には１ａ
ｔｏｍｓ％以上５ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上４ａｔｏｍｓ％以下のス
ズを含む合金層であることが好ましい。
【００４７】
また、第２の電極層１０６を積層構造とすることもできる。代表的には、第１の層とし
てスズ合金層を形成した後、第２の層としてチタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）
、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（
Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、
マグネシウム（Ｍｇ）、または金属材料の窒化物（例えば、窒化チタン、窒化タングステ
ン、窒化モリブデン）等の金属層を形成してもよい。第２の層を形成することで、記憶素
子にデータを書き込むときに高電流の通電が生じた場合、第１の層であるスズ合金層が剥
れることを防止することができる。
【００４８】
第１の電極層１０３または第２の電極層１０６としてスズを含む合金層で形成すること
により、スズ結晶の結晶構造の変態による縮み、粗化を低減することが可能である。また
、スズ単体で蒸着するとスズの結晶成長により、第１の電極層１０３または第２の電極層
において局所的に膜厚分布に変化が生じ、第１の電極層及び第２の電極層の間隔が離れる
領域が生じる。しかしながら、スズを含む合金層で第１の電極層１０３または第２の電極
層１０６を形成することで、第１の電極層１０３または第２の電極層１０６における局所
的な膜厚分布のムラの発生を抑制することができる。また、蒸着法によりスズ単体で形成
した第１の電極層１０３または第２の電極層１０６は膜質が悪くなってしまう。しかしな
がら、蒸着法によりスズを含む合金層で第１の電極層１０３または第２の電極層１０６を
形成することで、平坦な膜が得られる。このため、データ変動を回避することが可能であ
り、記憶機能の信頼性を高めることができる。
【００４９】
ここでは、蒸着法によりスズ及び銀を同時に蒸着して、スズ及び銀合金で第２の電極層
１０６を形成する。
【００５０】
ここで、記憶素子１０７のより具体的な構造について図３を用いて以下に示す。
【００５１】
図３（Ａ）に示すように、第１の電極層１０３及び第２の電極層１０６に印加された電圧
により、結晶状態や導電性、形状が変化するような有機化合物を含む層１０５を形成する
ことで、記憶素子１０７が形成される。第１の電極層１０３及び第２の電極層１０６に印
加された電圧により、有機化合物を含む層１０５の結晶状態や導電性、形状が変化するこ
とで、記憶素子の電気抵抗が変化する。当該変化を用いて、０または１のデータを記録す
ることができる。
【００５２】
ここでは、有機化合物を含む層１０５は有機化合物層３００で形成される。なお、有機
化合物層３００は、単層の有機化合物層または複数の有機化合物層で形成することができ
る。
【００５３】
有機化合物を含む層１０５の厚さは、第１の電極層１０３及び第２の電極層１０６への
電圧印加により記憶素子の電気抵抗が変化する厚さが好ましい。有機化合物を含む層１０
５の代表的な膜厚は、１ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍ、更に好
ましくは５〜３０ｎｍである。
【００５４】
有機化合物層３００は、正孔輸送性を有する有機化合物又は電子輸送性を有する有機化合
物を用いて形成することができる。
【００５５】
正孔輸送性の有機化合物としては、例えば、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタ
ロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）の他、４，
４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡ
ＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ
］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−
トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’
−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：Ｔ
ＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略
称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フ
ェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’−ビス［Ｎ−（４−ビフェニ
リル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＢＰＢ）、４，４’，４’’−トリ
（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これ
らに限定されることはない。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔
移動度を有する物質である。
【００５６】
電子輸送性を有する有機化合物としては、トリス（８−キノリノラト）アルミニウム（
略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌ
ｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：Ｂｅ
Ｂｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニ
ウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等か
らなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル
）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシ
フェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、
チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯
体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，
３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチ
ルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７
）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）
−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）
−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール
（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロ
イン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ
２／Ｖｓ以上の電子移動度を有する物質である。
【００５７】
なお、上記範囲外の移動度を有する物質であっても良く、例えば２，３−ビス（４−ジフ
ェニルアミノフェニル）キノキサリン（略称：ＴＰＡＱｎ）、９−［４−（Ｎ−カルバゾ
リル）］フェニル−１０−フェニルアントラセン（以下、ＣｚＰＡと記す。）等を用いて
形成してもよい。
【００５８】
また、有機化合物層３００は上記に示す有機化合物を複数混合して形成してもよい。ま
た、上記に示す有機化合物を積層して形成してもよい。
【００５９】
また、有機化合物層３００は、正孔輸送性もしくは電子輸送性を有する有機化合物に絶
縁物が混合されていても良い。なお、絶縁物は、均一に分散されている必要はない。絶縁
物を混合することにより、有機化合物層３００のモルフォロジーを向上することができる
。よって、部分的な膜の結晶化等を抑制することができるため、さらに記憶素子毎の挙動
のばらつきを抑制することができる。
【００６０】
また、図３（Ｂ）に示すように、有機化合物を含む層１０５として、有機化合物層３０
０及びバッファ層３０１で形成してもよい。バッファ層３０１は、熱的及び化学的に安定
な無機化合物または有機化合物で形成する。代表的には、無機絶縁物、無機半導体、また
は有機絶縁物で形成する。
【００６１】
バッファ層３０１が無機絶縁物または有機絶縁物の場合は、トンネル効果により第１の
電極層または第２の電極層から有機化合物層へ、正孔又は電子の電荷を注入する層である
。バッファ層３０１は、所定の電圧において、トンネル効果により有機化合物層３００へ
電荷を注入することが可能な厚さで形成する。バッファ層３０１の代表的な厚さは、０．
１ｎｍ以上４ｎｍ以下、好ましくは０．１ｎｍ以上２ｎｍ以下の絶縁層である。バッファ
層３０１の膜厚は、０．１ｎｍ以上４ｎｍ以下と極めて薄いため、バッファ層３０１にお
いてトンネル効果が生じ、有機化合物層３００への電荷注入性が高まる。このため、バッ
ファ層３０１は、厚さが４ｎｍより厚くなると、バッファ層３０１におけるトンネル効果
が生じにくくなるので、有機化合物層３００への電荷注入が困難となり、記憶素子の書き
込み時の印加電圧が上昇する。
【００６２】
バッファ層３０１を形成する無機絶縁物の代表例としては、酸化リチウム、酸化ナトリウ
ム、酸化カリウム、酸化ルビジウム、酸化ベリリウム、酸化マグネシウム、酸化カルシウ
ム、酸化ストロンチウム、酸化バリウム、酸化セシウム、酸化ジルコニウム、酸化ハフニ
ウム、酸化フランシウム、酸化タンタル、酸化テクネチウム、酸化マンガン、酸化鉄、酸
化コバルト、酸化パラジウム、酸化銀、アルミナ、酸化ガリウム、酸化ビスマス等に代表
される絶縁性を有する酸化物が挙げられる。
【００６３】
また、バッファ層３０１を形成する無機絶縁物の代表例としては、フッ化リチウム、フッ
化ナトリウム、フッ化カリウム、フッ化セシウム、フッ化ベリリウム、フッ化マグネシウ
ム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウム、フッ化アルミニウム、
フッ化銀、フッ化マンガン等に代表される絶縁性を有するフッ化物、塩化リチウム、塩化
ナトリウム、塩化カリウム、塩化セシウム、塩化ベリリウム、塩化カルシウム、塩化バリ
ウム、塩化アルミニウム、塩化スズ、塩化銀、塩化亜鉛、塩化チタン、塩化ストロンチウ
ム、塩化鉄、塩化パラジウム、塩化アンチモン、塩化ストロンチウム、塩化タリウム、塩
化銅、塩化マンガン、塩化ルテニウム等に代表される絶縁性を有する塩化物、臭化カルシ
ウム、臭化セシウム、臭化銀、臭化バリウム、臭化リチウム等に代表される絶縁性を有す
る臭化物、ヨウ化ナトリウム、ヨウ化カリウム、ヨウ化バリウム、ヨウ化タリウム、ヨウ
化銀、ヨウ化チタン、ヨウ化カルシウム、ヨウ化珪素、ヨウ化セシウム等に代表される絶
縁性を有するヨウ化物が挙げられる。
【００６４】
また、バッファ層３０１を形成する無機絶縁物の代表例としては、炭酸リチウム、炭酸カ
ルシウム、炭酸ナトリウム、炭酸マンガン、炭酸ストロンチウム、炭酸バリウム、炭酸鉄
、炭酸コバルト、炭酸ニッケル、炭酸銅、炭酸銀、炭酸亜鉛等に代表される絶縁性を有す
る炭酸塩、硫化リチウム、硫化カルシウム、硫化ナトリウム、硫化マグネシウム、硫化ス
トロンチウム、硫化バリウム、硫化チタン、硫化ジルコニウム、硫化マンガン、硫化鉄、
硫化コバルト、硫化ニッケル、硫化銅、硫化銀、硫化亜鉛、硫化アルミニウム、硫化イン
ジウム、硫化スズ、硫化アンチモン、硫化ビスマス等に代表される絶縁性を有する硫酸塩
、硝酸リチウム、硝酸カリウム、硝酸ナトリウム、硝酸マグネシウム、硝酸カルシウム、
硝酸ストロンチウム、硝酸バリウム、硝酸チタン、硝酸ジルコニウム、硝酸マンガン、硝
酸鉄、硝酸コバルト、硝酸ニッケル、硝酸銅、硝酸銀、硝酸亜鉛、硝酸アルミニウム、硝
酸インジウム、硝酸スズ等に代表される絶縁性を有する硝酸塩、窒化アルミニウム、窒化
珪素等に代表される絶縁性を有する窒化物が挙げられる。
【００６５】
なお、バッファ層３０１を無機絶縁物で形成する場合、バッファ層３０１の膜厚は、０．
１ｎｍ以上４ｎｍ以下が好ましい。絶縁層の膜厚が４ｎｍ以上になると、書き込み時の印
加電圧が上昇する。
【００６６】
バッファ層３０１を形成する有機絶縁物の代表例としては、ポリイミド、アクリル樹脂、
ポリアミド、ベンゾシクロブテン樹脂、ポリエステル、ノボラック樹脂、メラミン樹脂、
フェノール樹脂、エポキシ樹脂、シリコーン樹脂、フラン樹脂、ジアリルフタレート樹脂
等に代表される有機樹脂が挙げられる。
【００６７】
また、バッファ層３０１は無機絶縁物、有機絶縁物、半導体で形成された層を単層で設け
てもよいし、異なる無機絶縁物、有機絶縁物、半導体で形成された層を積層させて複数層
としても良い。例えば、無機絶縁物層及び半導体層の積層、無機絶縁物層及び有機絶縁物
層の積層、有機絶縁物層及び半導体層の積層等を適宜用いることができる。
【００６８】
バッファ層３０１を形成する無機半導体の代表例としては、シリコン、ゲルマニウム、
酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化チタン、酸化鉄、酸化
クロム、酸化銅、酸化マンガンシリコン、酸化ニッケル、酸化亜鉛、シリコンゲルマニウ
ム、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム
、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムなどの半導体を用いる
ことができる。なお、バッファ層３０１は必ずしも一種の半導体から構成される必要はな
く、複数の半導体材料が混合されていても良い。
【００６９】
なお、バッファ層３０１を無機半導体で形成する場合、バッファ層３０１の膜厚は、０
．１ｎｍ以上であれば特に限定されず、例えば１０ｎｍ以下の薄い膜厚でも良いし、それ
以上であっても良い。
【００７０】
バッファ層３０１の形成方法としては、蒸着法、電子ビーム蒸着法、スパッタリング法、
ＣＶＤ法等を用いることができる。また、スピンコート法、ゾル−ゲル法、印刷法または
液滴吐出法等を用いることができる。
【００７１】
また、図３（Ｃ）に示すように、有機化合物を含む層１０５として、有機化合物層３０
０及び凹凸を有する連続的なバッファ層３０２を用いて形成してもよい。但し、バッファ
層の凸部における厚さは０．１ｎｍ以上１０ｎｍ以下、好ましくは２ｎｍ以上８ｎｍ以下
、凹部における厚さは、０．１ｎｍ以上４ｎｍ未満、好ましくは１ｎｍ以上２ｎｍ未満で
あることが好ましい。
【００７２】
また、図３（Ｄ）に示すように、有機化合物を含む層１０５として、有機化合物層３０
０及び分散された非連続な絶縁層３０３を用いて形成してもよい。非連続な絶縁層３０３
は、島状、縞状、網目状等の形状を有してもよい。
【００７３】
更には、バッファ層３０１〜３０３の代わりに、絶縁性粒子を設けてもよい。このとき
の絶縁性粒子は、粒径は０．１ｎｍ以上４ｎｍ以下、さらには１ｎｍ以上４ｎｍ以下であ
ることが好ましい。
【００７４】
なお、図３（Ｂ）〜（Ｄ）では、第１の電極層１０３及び有機化合物層３００の間にバッ
ファ層３０１〜３０３を設けたが、第２の電極層１０６及び有機化合物層３００の間にバ
ッファ層３０１〜３０３を設けてもよい。
【００７５】
さらには、図３（Ｅ）に示すように、第１の電極層１０３及び有機化合物層３００の間
と、有機化合物層３００及び第２の電極層１０６の間に、上記バッファ層３０１〜３０３
または絶縁性粒子を設けてもよい。
【００７６】
第１の電極層１０３及び有機化合物層３００の間、または有機化合物層３００及び第２
の電極層１０６の間に、厚さが４ｎｍ以下、好ましくは２ｎｍ以下の無機絶縁物または有
機絶縁物で形成されるバッファ層を設けることにより、当該絶縁層にトンネル電流が流れ
るため、記憶素子の書き込み時の印加電圧及び電流値のばらつきを低減することが可能で
ある。また、第１の電極層１０３及び有機化合物層３００の間、または有機化合物層３０
０及び第２の電極層１０６の間に、厚さが４ｎｍ以下、好ましくは２ｎｍ以下の無機絶縁
物または有機絶縁物で形成されるバッファ層を設けることにより、トンネル効果による電
荷注入性が上昇し、有機化合物層３００の膜厚を厚くすることが可能であり、初期状態で
のショートを防止することが可能である。この結果、記憶装置及び半導体装置の信頼性を
向上させることが可能である。
【００７７】
また、上記構成とは異なる構成として、第１の電極層１０３及び有機化合物を含む層１０
５の間、もしくは第２の電極層１０６と有機化合物を含む層１０５の間に、整流作用を有
する素子を設けてもよい（図３（Ｆ））。整流作用を有する素子とは、代表的には、ショ
ットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、あ
るいはゲート電極とドレイン電極を接続したトランジスタ等がある。もちろん、他の構成
のダイオードでも構わない。ここでは、第１の電極層１０３と有機化合物を含む層１０５
の間に、半導体層３０４、３０５を含むＰＮ接合ダイオード３０６を設けた場合を示す。
半導体層３０４、３０５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。こ
のように整流作用を有する素子を設けることにより、メモリセルの選択性を向上し、読み
出しや書き込みを向上させることができる。
【００７８】
次に、図１（Ｂ）に示すように、第２の電極層１０６上に封止層１１１を形成する。次
に、封止層１１１表面に粘着部材１１２を貼りあわせる。
【００７９】
封止層１１１は、塗布法を用いて組成物を塗布し、乾燥加熱して形成することが好まし
い。このような封止層１１１としては、後の剥離工程での保護層として設けるため、表面
の凹凸の少ない絶縁層であることが好ましい。このような絶縁層は、塗布法により形成す
ることができる。また、ＣＶＤ法やスパッタリング法等により薄膜を形成した後、ＣＭＰ
法により表面を研磨して封止層１１１を形成してもよい。また、ＣＶＤ法やスパッタリン
グ法等により薄膜を形成した後レジスト層を形成し、レジスト層及び薄膜をエッチングし
て封止層１１１を形成してもよい。
【００８０】
塗布法を用いて形成された封止層１１１は、アクリル樹脂、ポリイミド樹脂、メラミン樹
脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリア
セタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリ
ルフタレート樹脂等の有機化合物、シリカガラスに代表されるシロキサンポリマー系材料
を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合
を含む無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキ
オキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキ
サンポリマーに代表される珪素に結合される水素がメチルやフェニルのような有機基によ
って置換された有機シロキサンポリマーで形成される。また、上記のＣＶＤ法やスパッタ
リング法等により形成される薄膜としては、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒
化珪素等がある。
【００８１】
ここでは、封止層１１１は、塗布法により組成物を塗布し、焼成してエポキシ樹脂を形
成する。
【００８２】
粘着部材１１２としては、光可塑型粘着フィルム、熱可塑型粘着フィルム等を用いるこ
とができる。なお、粘着部材１１２として、フィルムの代わりに、粘着性を有するテープ
、シート、基板、ローラ等を適宜用いることができる。また、粘着部材１１２として、光
可塑型粘着フィルム、熱可塑型粘着フィルム等を用いた後、ローラで巻きとることができ
る。さらには、粘着部材１１２の代わりに、静電気力や吸着力により封止層１１１の表面
に付着する部材を着設してもよい。ここでは、粘着部材１１２として、光可塑型粘着フィ
ルムを用いる。
【００８３】
なお、第１の絶縁層１０２、第１の電極層１０３、絶縁層１０４、有機化合物を含む層１
０５、第２の電極層１０６、封止層１１１のいずれかを形成した後、剥離層１０１の金属
酸化物層を脆弱化させるための加熱処理を行ってもよい。または、隔壁として機能する絶
縁層１０４若しくは封止層１１１を形成する際の加熱と共に、剥離層１０１の金属酸化物
層を脆弱化させてもよい。
【００８４】
次に、図１（Ｃ）に示すように、剥離層１０１及び下地膜として機能する絶縁層１０２
の間を剥離する。ここでは、剥離層１０１に形成される金属酸化物層において、剥離層を
有する基板１００及び素子層１１０を物理的手段により剥離する。物理的手段とは、力学
的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を変化
させる手段を指している。物理的手段は、代表的には機械的な力を加えること（例えば人
間の手や把持具による剥離や、ローラを回転させる分離処理）である。
【００８５】
なお、本実施の形態においては、基板と素子層との間に、金属層及び金属酸化物層を有す
る剥離層を形成し、当該金属酸化物層を加熱処理により脆弱化して、当該素子層を物理的
に剥離する方法を用いたがこれに限られない。（１）基板と素子層との間に、剥離層とし
て水素を含む非晶質珪素層を設け、レーザ光の照射により非晶質珪素層に含まれる水素ガ
スを放出させて基板を剥離する方法、（２）基板と素子層との間に金属層及び金属酸化物
層を有する剥離層を形成し、当該金属酸化物層を結晶化により脆弱化し、剥離層を溶液に
よりエッチングで除去する方法、（３）素子層及び封止層１１１が形成された基板１００
のみを機械的に削除する、又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガ
スにより基板１００をエッチングで除去する方法、（４）基板と素子層との間に剥離層と
して金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層
の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチングで
除去した後、脆弱化された金属酸化物層において物理的に剥離する方法等を適宜用いるこ
とが出来る。
【００８６】
ここでは、第２の電極層１０６は、スズを含む合金で形成されており、弾性を有するため
変形しやすい。このため、剥離層１０１及び下地膜として機能する絶縁層１０２の間を剥
離する際に、素子層１１０及び封止層１１１に力が加わり、素子層１１０及び封止層１１
１が曲げられることがあっても、第２の電極層１０６で当該力を吸収するため、有機化合
物を含む層１０５及び第２の電極層１０６で剥れずに、剥離層１０１及び下地膜として機
能する絶縁層１０２の間で剥れる。
【００８７】
次に、図１（Ｄ）に示すように、粘着部材１１２を封止層１１１から剥す。この結果、
薄型で信頼性の高い記憶装置１１３を作製することができる。
【００８８】
また、図１（Ｃ）の後、図２（Ａ）に示すように、下地膜として機能する絶縁層１０２
に可撓性基板１２０を接着材１２２を用いて貼りあわせてもよい。
【００８９】
可撓性基板１２０としては、可撓性を有する基板を用いることが好ましく、薄くて軽い
ものが好ましい。代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエ
チレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピ
レンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイ
ド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等のプラスチック
基板、繊維質な材料からなる紙、セラミックシート等を用いることができる。当該基板を
用いる場合、封止層１１１と可撓性基板１２０との間に接着材１２２を設けて、封止層１
１１及び可撓性基板１２０を貼りあわせる。
【００９０】
また、可撓性基板１２０として、繊維質な材料からなる紙または基材フィルム（ポリエ
ステル、ポリアミド、無機蒸着フィルム等）と接着性有機樹脂フィルム（アクリル系有機
樹脂、エポキシ系有機樹脂等）との積層フィルムなどを用いることもできる。当該基板を
用いる場合、可撓性基板１２０及び絶縁層１０２を熱圧着し、接着性有機樹脂フィルムを
可塑化させた後、硬化させることで、積層フィルムに絶縁層１０２を固着させることがで
きる。この場合は、絶縁層１０２及び可撓性基板１２０の間に接着材１２２を別途設ける
必要は無い。
【００９１】
この後、図２（Ｂ）に示すように、封止層１１１から粘着部材１１２を剥すことにより
、記憶装置１２８を形成することができる。
【００９２】
この後、図２（Ｃ）に示すように、封止層１１１に接着材１２３を用いて可撓性基板１
２５を貼り付けて、記憶装置１２６を形成することができる。
【００９３】
図２（Ｂ）に示す記憶装置１２８のように素子層１１０または封止層１１１の一方の面
に可撓性基板を有することで、記憶装置の機械的強度を高めることが可能である。また、
図２（Ｃ）に示す記憶装置１２６のように素子層１１０及び封止層１１１の周囲を可撓性
基板で封止することにより、機械的強度及び外部環境に対する耐性を高めることが可能で
ある。
【００９４】
以上の工程により、歩留まり高く記憶素子を有するフレキシブルな記憶装置を作製する
ことができる。
【００９５】
次に、上記で示す記憶装置のデータの書き込み動作及び読み出し動作について図４を用
いて示す。
【００９６】
図４（Ａ）に示すように、メモリセル２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続され
る第１の電極層と、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第２の電極層と、有機化合
物を含む層とを有する。有機化合物を含む層は、第１の電極層と第２の電極層の間に設け
られる。
【００９７】
メモリセルにデータの書き込みを行う際の動作について説明する。データの書き込みは、
電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモ
リセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加え
ていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【００９８】
メモリセル２１にデータ「１」を書き込む場合、まず、デコーダ１３３、１３４およびセ
レクタ１３５によってメモリセル２１を選択する。具体的には、デコーダ１３４によって
、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、デコー
ダ１３３とセレクタ１３５によって、メモリセル２１に接続されるビット線Ｂ３を読み出
し／書き込み回路１３６に接続する。そして、読み出し／書き込み回路１３６からビット
線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、当該メモリセル２１を構成する第１の
電極層と第２の電極層の間には電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶ
ことで、当該導電層間に設けられた有機化合物を含む層の特性を物理的もしくは電気的に
変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、デ
ータ「１」の状態の第１の電極層と第２の電極層の間の電気抵抗が、データ「０」の状態
と比して、大幅に小さくなるように変化させるとよく、電圧Ｖｗは５〜１５Ｖ、あるいは
−５〜−１５Ｖとすればよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるい
は（３〜５Ｖ、−１２〜−２Ｖ）などとすることができる。
【００９９】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「
１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線
を浮遊状態とすればよい。メモリセル中のメモリ素子には、ダイオード特性など、選択性
を確保できる特性を有する必要がある。
【０１００】
一方、メモリセル２１にデータ「０」を書き込む場合は、メモリセル２１には電気的作用
を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ
１３３、１３４およびセレクタ１３５によってメモリセル２１を選択するが、読み出し／
書き込み回路１３６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あ
るいは非選択ワード線の電位と同程度とし、メモリセル２１を構成する第１の電極層と第
２の電極層の間に、メモリセル２１の電気特性を変化させない程度の電圧（例えば−５〜
５Ｖ）を印加すればよい。
【０１０１】
次に、メモリセルからデータの読み出しを行う際の動作について説明する（図４（Ｂ）、
（Ｃ）参照）。データの読み出しは、メモリセルの電気特性が、データ「０」を有するメ
モリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、デ
ータ「０」を有するメモリセルを構成する第１の電極層と第２の電極層の間の実効的な電
気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、デー
タ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の
差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み
回路は、読み出し部分の構成として、例えば、図４（Ｂ）に示す抵抗素子１４６と差動増
幅器１４７を用いた回路１３６を考えることができる。抵抗素子１４６は抵抗値Ｒｒを有
し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１４６の代わりにトランジスタ１４８を用
いても良いし、差動増幅器の代わりにクロックドインバータ１４９を用いることも可能で
ある（図４（Ｃ））。クロックドインバータ１４９には、読み出しを行うときにＨｉ、行
わないときにＬｏｗとなる信号又は反転信号が入力される。勿論、回路構成は図４（Ｂ）
及び（Ｃ）に限定されない。
【０１０２】
メモリセル２１からデータの読み出しを行う場合、まず、デコーダ１３３、１３４および
セレクタ１３５によってメモリセル２１を選択する。具体的には、デコーダ１３４によっ
て、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖｙを印加する。また、デコ
ーダ１３３とセレクタ１３５によって、メモリセル２１に接続されるビット線Ｂ３を読み
出し／書き込み回路１３６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素
子１４６（抵抗値Ｒｒ）とメモリセル２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割に
よって決定される値となる。従って、メモリセル２１がデータ「０」を有する場合には、
Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２１が
データ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）
となる。その結果、図４（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択す
ることで、図４（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となる
ように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ
／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１０３】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１
．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０
」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータ
が「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メ
モリセルの読み出しを行うことができる。
【０１０４】
上記の方法によると、有機化合物を含む層１０５の電気抵抗は、抵抗値の相違と抵抗分割
を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない
。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない
。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダ
イオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０１０５】
以上に示すように、本実施の形態により、記憶機能の信頼性の高いフレキシブルな記憶
装置を歩留まり高く作製することができる。
【０１０６】
（実施の形態２）
本実施の形態では、上記実施の形態で示した剥離方法を用いて形成した記憶装置の他の
形態について説明する。代表的には、メモリセルにスイッチング素子及び記憶素子を有す
るメモリセルアレイを有する記憶装置の主要な構成について、図５及び図６を用いて説明
する。図５は本実施の形態の記憶装置の断面図を示し、図６は本実施の形態の記憶装置の
構造を示す。
【０１０７】
図６（Ａ）に示すように、本実施の形態の記憶装置２２１はメモリセルアレイ２２２及
びメモリセルアレイ２２２を駆動する駆動回路を有する。メモリセルアレイ２２２は、複
数のメモリセル２２０がマトリクス状に設けられている。また、図６（Ａ）及び図５に示
すように、記憶装置２２１は、下地膜として機能する絶縁層１５０上に、駆動回路を構成
するトランジスタ、ここではデコーダ２２４を構成するトランジスタ１５２、スイッチン
グ素子として機能するトランジスタ１５１、及び当該トランジスタ１５１に接続された記
憶素子１０７が形成される。記憶素子１０７は、絶縁層２０５上に形成される第１の電極
層１０３、有機化合物を含む層１０５、及び第２の電極層１０６を有する。なお、有機化
合物を含む層１０５は、第１の電極層１０３、及び第１の電極層１０３の一部を覆う隔壁
として機能する絶縁層１０４上に形成される。また、トランジスタ１５１として、薄膜ト
ランジスタを用いている。また、第２の電極層１０６を覆って保護層として機能する絶縁
層を有してもよい。
【０１０８】
また、下地膜として機能する絶縁層１５０から第２の電極層１０６の積層体を覆うよう
に封止層１１１が形成される。ここでは、封止層１１１に覆われる積層体を素子層２０１
と示す。
【０１０９】
また、素子層２０１及び封止層１１１は可撓性基板１２０、１２５で封止されている。
なお、可撓性基板１２０は接着材１２２で封止層１１１に貼り付けられており、可撓性基
板１２５は接着材１２３で封止層１１１に貼り付けられている。
【０１１０】
基板上に形成された素子層２０１の剥離方法、並びに素子層及び封止層１１１への可撓
性基板の貼り付け方法に関しては、上記実施の形態を適宜適用することができる。
【０１１１】
トランジスタ１５１、１５２は、Ｓｉウエハーを用いたＭＯＳトランジスタ、ＳＯＩ基
板を用いたＭＯＳトランジスタ、薄膜トランジスタ、有機半導体トランジスタ等を適宜用
いることができる。ここでは、トランジスタ１５１、１５２として薄膜トランジスタを用
いて示す。なお、ここでは、薄膜トランジスタとしてトップゲート型の薄膜トランジスタ
を示しているがこれに限定される物ではない。ボトムゲート型の薄膜トランジスタを適用
することが可能である。
【０１１２】
記憶素子１０７は、絶縁層２０５上に形成される。このように、絶縁層２０５を設けて記
憶素子１０７を形成することによって第１の電極層１０３を自由にレイアウトすることが
できる。つまり、トランジスタ１５１の上方に記憶素子１０７を形成することが可能とな
る。その結果、記憶装置をより高集積化することが可能となる。
【０１１３】
絶縁層２０５は、上記実施の形態で示した絶縁層１０４と同様の材料および形成方法を
適宜用いて形成することができる。
【０１１４】
素子層２０１及び封止層１１１に貼り付ける可撓性を有する基板としては、実施の形態
１の可撓性基板１２０で示した可撓性基板、熱可塑性樹脂を有するフィルム、繊維質な材
料からなる紙、セラミックシート等を用いることで、記憶装置の小型、薄型、軽量化を図
ることが可能である。
【０１１５】
次に、本実施の形態で示す記憶装置のデータの書き込み動作及び読み出し動作について
図６を用いて示す。
【０１１６】
メモリセル２２０は、ワード線Ｗｙ（１≦ｙ≦ｎ）と、ビット線Ｂｘ（１≦ｘ≦ｍ）と
、トランジスタ１５１と、記憶素子１０７とを有する。記憶素子１０７は、一対の導電層
の間に、有機化合物を含む層が挟まれた構造を有する。トランジスタ１５１のゲート電極
はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接
続され、残る一方は記憶素子が有する第１の電極層と接続される。記憶素子１０７の残る
第２の電極層は接続端子と接続される。また、接続端子は共通電極（電位Ｖｃｏｍ）と接
続される。
【０１１７】
次に、メモリセルアレイ２２２にデータの書き込みを行うときの動作について説明する
。
【０１１８】
ここでは、３行３列目のメモリセル２２０に電気的作用によりデータを書き込む場合につ
いて説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモ
リセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化さ
せた状態を「１」とする。
【０１１９】
メモリセル２２０にデータ「１」を書き込む場合、まず、デコーダ２２３、２２４および
セレクタ２２５によってメモリセル２２０を選択する。具体的には、デコーダ２２４によ
って、メモリセル２２０に接続されるワード線Ｗ３に所定の電圧Ｖ２２を印加する。また
、デコーダ２２３とセレクタ２２５によって、メモリセル２２０に接続されるビット線Ｂ
３を読み出し／書き込み回路２２６に接続する。そして、読み出し／書き込み回路２２６
からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
【０１２０】
こうして、メモリセルを構成するトランジスタ１５１をオン状態とし、記憶素子１０７に
、ビット線を電気的に接続し、おおむねＶｗ＝Ｖｃｏｍ−Ｖ２１の電圧を印加する。なお
、記憶素子１０７の第２の電極層は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗ
を適切に選ぶことで、当該導電層間に設けられた有機化合物を含む層１０５を物理的もし
くは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作時にお
いて、データ「１」の状態の第１の電極層と第２の電極層の間の電気抵抗が、データ「０
」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）さ
せてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ
、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良
い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１２１】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「
１」が書き込まれないよう制御する。具体的には、非選択のワード線に接続されるメモリ
セルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は
浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【０１２２】
一方、メモリセル２２０にデータ「０」を書き込む場合は、メモリセル２２０には電気的
作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコ
ーダ２２３、２２４およびセレクタ２２５によってメモリセル２２０を選択するが、読み
出し／書き込み回路２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、
ビット線Ｂ３を浮遊状態とする。その結果、記憶素子１０７には、小さい電圧（例えば−
５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０
」書き込みが実現される。
【０１２３】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの
読み出しは、記憶素子１０７の電気特性が、データ「０」を有するメモリセルとデータ「
１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有する
メモリセルを構成する記憶素子の電気抵抗が読み出し動作時においてＲ０、データ「１」
を有するメモリセルを構成する記憶素子の電気抵抗が読み出し動作時においてＲ１とし、
電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し
／書き込み回路は、読み出し部分の構成として、例えば、図６（Ｂ）に示す抵抗素子２４
６と差動増幅器２４７を用いた回路２２６を考えることができる。抵抗素子２４６は抵抗
値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジス
タ２５０を用いても良いし、差動増幅器の代わりにクロックドインバータ２５１を用いる
ことも可能である（図６（Ｃ））。勿論、回路構成は図６（Ｂ）及び（Ｃ）に限定されな
い。
【０１２４】
３列３行目メモリセル２２０からデータの読み出しを行う場合、まず、デコーダ２２３、
２２４およびセレクタ２２５によってメモリセル２２０を選択する。具体的には、デコー
ダ２２４によって、メモリセル２２０に接続されるワード線Ｗ３に所定の電圧Ｖ２４を印
加し、トランジスタ１５１をオン状態にする。また、デコーダ２２３とセレクタ２２５に
よって、メモリセル２２０に接続されるビット線Ｂ３を読み出し／書き込み回路２２６の
端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（
抵抗値Ｒｒ）と記憶素子１０７（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定
される値となる。従って、メモリセル２２０がデータ「０」を有する場合には、Ｖｐ０＝
Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２０
がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ
１＋Ｒｒ）となる。その結果、図６（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるよ
うに選択することで、図６（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１
の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて
、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１２５】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ
＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ１５１のオン
抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７Ｖとな
りＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３
ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことが
できる。
【０１２６】
上記の方法によると、記憶素子１０７の抵抗値の相違と抵抗分割を利用して、電圧値で読
み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差
を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電
気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場
合には、しきい値電圧の差を利用して読み出しても構わない。
【０１２７】
以上に示すように、本実施の形態により、記憶機能の信頼性の高いフレキシブルな記憶
装置を歩留まり高く作製することができる。
【０１２８】
（実施の形態３）
本実施の形態では、上記実施の形態で示した剥離方法を用いて形成した半導体装置の一
形態について以下に説明する。代表的には、無線信号により命令やデータの送受信を行う
ことのできる半導体装置の主要な構成について、図７及び図８を用いて説明する。図７は
本実施の形態の半導体装置の断面図を示し、図８は本実施の形態の半導体装置の構造を示
す。
【０１２９】
図８は、無線信号により命令やデータの送受信を行うことのできる半導体装置の一構成
例を示すブロック図である。このような半導体装置は、アンテナ３１２、高周波回路部３
１３、電源回路部３１５、ロジック回路部３１７を要素として含んでいる。アンテナ３１
２は、リーダライタとも呼ばれる通信装置と信号の送受信を行う。信号を送る搬送波の周
波帯は、長波帯の３０〜１３５ｋＨｚ、短波帯の６．７８ＭＨｚ、１３．５６ＭＨｚ、２
７．１２５ＭＨｚ、４０．６８ＭＨｚ、５．０ＭＨｚ、マイクロ波帯の２．４５ＧＨｚ、
５．８ＧＨｚ、２４．１２５ＧＨｚ等が適用される。アンテナ３１２は通信周波数帯に応
じてコイル型やモノポール若しくはダイポール型の形態となる。
【０１３０】
アンテナ３１２が受信した搬送波は、検波容量部３１４を介して電源回路部３１５と、ロ
ジック回路部３１７に分流する。電源回路部３１５では整流回路部３２０によって半波整
流され、それが保持容量部３２２に充電される。定電圧回路部３２４は受信した搬送波の
電力に対してある一定以上の電力が供給されても、一定電圧を出力してこの半導体装置に
あるロジック回路部３１７等の動作に必要な電力を供給する。
【０１３１】
高周波回路部３１３における復調回路部３１８は、搬送波を復調してロジック回路部３１
７の動作に必要なクロック信号を生成し、さらにそれを補正する機能を有するＰＬＬ回路
部３２８と、コード認識及び判定回路部３２６に信号を出力する。例えば、復調回路部３
１８は、振幅変調（ＡＳＫ）の受信信号から、振幅の変動を”０”又は”１”の受信デー
タとして検出する。復調回路部３１８は、例えばローパスフィルターを含んで構成されて
いる。また、変調回路部３１６は送信データを振幅変調（ＡＳＫ）の送信信号として送信
する。
【０１３２】
コード認識及び判定回路部３２６は、命令コードを認識し判定する。コード認識及び判定
回路部３２６が認識及び判定する命令コードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏ
ｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラ
グ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａ
ｌｕｅ）等である。また、コード認識及び判定回路部３２６は、送信エラーを識別する巡
回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
コード認識及び判定回路部３２６からの結果は、メモリコントローラ部３３０に出力され
る。メモリコントローラ部３３０は、判定結果に基づいて、メモリ部３３２の読み出しを
制御する。メモリ部３３２から読み出されたデータは、符号化回路部３３４にて符号化さ
れ、変調回路部３１６によって変調を行い、応答信号が生成する。
【０１３３】
メモリ部３３２の構成としては、上記実施の形態１で示すような記憶素子を有するメモリ
セルや、上記実施の形態２で示すようなスイッチング素子に接続される記憶素子を有する
メモリセルを適宜用いることができる。また、上記実施の形態で示すようなメモリセルの
他に固定データのみを記憶するマスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、Ｓ
ＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの任意読み出
し書き込み可能メモリ、電荷蓄積浮遊電極を有する不揮発性メモリなどを適用することが
できる。
【０１３４】
このように、図８で示す半導体装置は、リーダライタとも呼ばれる通信装置からの命令を
受信して、メモリ部３３２にデータを書き込み、若しくはメモリ部３３２からデータを読
み出す機能を有している。
【０１３５】
次に、本実施の形態の半導体装置の断面構造について、図７を用いて説明する。
【０１３６】
ここで、半導体装置の一部として、メモリコントローラ部３３０、メモリ部３３２、ア
ンテナ３１２、及び検波容量部３１４の断面図を示す（図７参照）。代表的には、下地膜
として機能する絶縁層３２１上に、メモリコントローラ部３３０を構成するトランジスタ
１５２、メモリ部３３２を構成するトランジスタ１５１及び当該トランジスタ１５１に接
続された記憶素子１０７、検波容量部３１４の容量素子３３１及びトランジスタ３３３、
アンテナ３１２を示す。なお、ここでは図示しないが、アンテナ３１２及びトランジスタ
３３３は電気的に接続している。
【０１３７】
記憶素子１０７は、絶縁層２０５上に形成される第１の電極層１０３、有機化合物を含
む層１０５、及び第２の電極層１０６を有する。第２の電極層１０６は、上記実施の形態
で示すようにスズ合金層で形成される。なお、有機化合物を含む層１０５は、第１の電極
層１０３、及び第１の電極層１０３の一部を覆う隔壁として機能する絶縁層１０４上に形
成される。また、スイッチング素子として機能するトランジスタ１５１は、薄膜トランジ
スタを用いて形成する。また、第２の電極層１０６を及びアンテナ３１２を覆って保護層
として機能する絶縁層を有してもよい。なお、下地膜として機能する絶縁層１５０からア
ンテナ３１２までの積層体を素子層３４１と示す。
【０１３８】
また、素子層３４１を覆うように封止層１１１が形成される。
【０１３９】
また、素子層３４１及び封止層１１１が可撓性基板１２０、１２５で封止されている。
なお、可撓性基板１２０は接着材１２２で素子層３４１及び封止層１１１に貼り付けられ
ており、可撓性基板１２５は接着材１２３で封止層１１１に貼り付けられている。
【０１４０】
基板上に形成された素子層３４１の剥離方法、及び素子層への可撓性基板の貼り付け方
法に関しては、上記実施の形態を適宜適用することができる。
【０１４１】
以上に示すように、本実施の形態により、記憶機能の信頼性が高く、無線で情報を送受
信することが可能なフレキシブルな半導体装置を歩留まり高く作製することができる。
【実施例１】
【０１４２】
本実施例では、無線信号により命令やデータの送受信を行うことのできる半導体装置にお
いて、スイッチング素子に接続される記憶素子がマトリクス状に配置されたメモリセルア
レイを有する半導体装置の作製方法について、図９〜図１５を用いて以下に説明する。
【０１４３】
基板５０１上に剥離層５０２を形成する。基板５０１としてはガラス基板を用いる。ま
た、剥離層５０２としては、金属層及び金属酸化物層の積層構造とする。金属層としては
、スパッタリング法により得られる３０ｎｍ〜２００ｎｍのタングステン層、窒化タング
ステン層、またはモリブデン層を用いる。
【０１４４】
次に、金属酸化物層としては、金属層の表面を酸化させて金属酸化物層を形成する。金属
酸化物層の形成方法は、純水やオゾン水を用いて表面を酸化して形成してもよいし、酸素
プラズマで酸化して形成してもよい。また、酸素を含む雰囲気で加熱を行って金属酸化物
層を形成してもよい。また、後の絶縁層の形成工程で形成してもよい。この場合、絶縁層
として酸化珪素層や酸化窒化珪素層をプラズマＣＶＤ法で形成する際に、剥離層５０２表
面が酸化されて金属酸化物層が形成される。
【０１４５】
次に、金属酸化物層上に第１の絶縁層５０３を形成する。第１の絶縁層５０３としては、
酸化珪素層、窒化珪素層または酸化窒化珪素層等の絶縁層を用いる。代表的な一例は第１
の絶縁層５０３として２層構造から成り、ＰＣＶＤ法によりＳｉＨ４、ＮＨ３、及びＮ２
Ｏを反応ガスとして成膜される窒化酸化珪素層を５０〜１００ｎｍ、ＳｉＨ４、及びＮ２
Ｏを反応ガスとして成膜される酸化窒化珪素層を１００〜１５０ｎｍの厚さに積層形成す
る構造が採用される。また、第１の絶縁層５０３の一層として膜厚１０ｎｍ以下の窒化珪
素層、或いは酸化窒化珪素層を用いることが好ましい。また、窒化酸化珪素層と、酸化窒
化珪素層と、窒化珪素層とを順次積層した３層構造を用いてもよい。ここでは下地絶縁膜
として第１の絶縁層５０３を形成した例を示したが、特に必要でなければ設ける必要はな
い。
【０１４６】
次に、第１の絶縁層５０３上に半導体層を形成する。半導体層は、非晶質構造を有する半
導体層を公知の手段（スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）に
より成膜する。次に、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケル
などの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体層上に第１のフォトマ
スクを用いてレジストマスクを形成した後、所望の形状にエッチングして、半導体層を形
成する。なお、プラズマＣＶＤ法を用いれば、第１の絶縁層と、非晶質構造を有する半導
体層とを大気に触れることなく連続的に積層することができる。この半導体層の厚さは２
５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体層の材料に
限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで
形成すると良い。
【０１４７】
また、非晶質構造を有する半導体層の結晶化処理として連続発振のレーザを用いてもよく
、非晶質半導体層の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体
レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、
Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調
波（３５５ｎｍ）を適用すればよい。連続発振のレーザを用いる場合には、出力１０Ｗの
連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換
する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方
法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光
に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／
ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０
００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体層を移動させて照射すればよ
い。
【０１４８】
また、非晶質構造を有する半導体層の結晶化処理としてＳＬＳ方式（Ｓｅｑｕｅｎｔｉａ
ｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ ｍｅｔｈｏｄ）を用いてもよい。
ＳＬＳ法は、パルス発振のエキシマレーザー光を、スリット状のマスクを介して、試料に
照射するものである。１ショット毎に、試料とレーザ光の相対位置をスーパーラテラル成
長による結晶長さ程度ずらして結晶化を行うことで、人工的に制御したスーパーラテラル
成長による結晶を連続的に形成させる方法である。
次に、必要があれば薄膜トランジスタのしきい値を制御するために、微量な不純物元素
（ボロンまたはリン）のドーピングを半導体層に対して行う。ここでは、ジボラン（Ｂ２
Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【０１４９】
次に、後に容量素子の容量電極となる半導体層に第２フォトマスクを用いてレジストマ
スクを形成し、不純物元素を導入することにより低濃度不純物領域を形成する。不純物元
素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることがで
きる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができ
る。ここでは、半導体層にリン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含
まれるように導入することによりｎ型を示す不純物領域を形成する。
【０１５０】
次に、フッ酸を含むエッチャントで半導体層表面の酸化層を除去すると同時に半導体層
の表面を洗浄する。
【０１５１】
次に、半導体層を覆う第２の絶縁層を形成する。第２の絶縁層はプラズマＣＶＤ法また
はスパッタリング法を用い、厚さを１〜２００ｎｍとする。好ましくは１０ｎｍ〜５０ｎ
ｍと薄くしてシリコンを含む絶縁層の単層または積層構造で形成した後にマイクロ波によ
るプラズマを用いた表面窒化処理を行う。第２の絶縁層は、後に形成される薄膜トランジ
スタのゲート絶縁層として機能する。
【０１５２】
次に、第２の絶縁層上にゲート電極５０４〜５０７、容量電極５０８を形成する。スパ
ッタリング法を行って得られた膜厚１００ｎｍ〜５００ｎｍの導電層上に第３のフォトマ
スクを用いてレジストマスクを形成した後、所望の形状にエッチングして、ゲート電極５
０４〜５０７、及び容量電極５０８を形成する。
【０１５３】
ゲート電極５０４〜５０７及び容量電極５０８の材料としては、シリコンとシリサイド反
応する材料であればよく、Ｔｉ、Ｗ、Ｎｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｃｏ、Ｚｒ、Ｖ、Ｐｄ、
Ｈｆ、Ｐｔ、Ｆｅから選ばれた元素、または前記元素を主成分とする合金材料若しくは化
合物材料の単層、またはこれらの積層で形成してもよい。ただし、薄膜トランジスタのゲ
ート電極としては高融点金属が好ましく、ＷまたはＭｏを用いる。ゲート電極５０４〜５
０７及び容量電極５０８を積層とする場合には、上層となる材料層が上述した材料であれ
ば、下層となる材料層は、リン等の不純物元素をドーピングした多結晶シリコン層として
もよい。また、上層に上記材料を用い、下層に上記材料の窒化物を用いて形成してもよい
。このとき下層を金属窒化物とすることで、上層の金属が、ゲート絶縁層やその下層の半
導体層に拡散することを防ぐことができる。
【０１５４】
次に、ｐチャネル型薄膜トランジスタとする領域の半導体層を覆うように第４のフォトマ
スクを用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導
体層にゲート電極５０５〜５０７をマスクとして不純物元素を導入することにより低濃度
不純物領域を形成する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体層
にリン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように導入するこ
とによりｎ型を示す不純物領域を形成する。
【０１５５】
次に、レジストマスクを除去して、ｎチャネル型薄膜トランジスタとする半導体層を覆う
ように第５のフォトマスクを用いてレジストマスクを形成し、ｐチャネル型薄膜トランジ
スタとする領域の半導体層にゲート電極５０４をマスクとして不純物元素を導入すること
によりｐ型を示す不純物領域を形成する。ｐ型を示す不純物元素としては、ボロン（Ｂ）
やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｐチャ
ネル型薄膜トランジスタとする領域の半導体層にボロン（Ｂ）を１×１０１９〜１×１０
２０／ｃｍ３の濃度で含まれるように導入することによって、ｐ型を示す不純物領域を形
成することができる。その結果、ｐチャネル型薄膜トランジスタとする領域の半導体層に
、ソース領域又はドレイン領域５１４、５１５、及びチャネル形成領域５１６が形成され
る。
【０１５６】
次に、ゲート電極５０４〜５０７及び容量電極５０８の両側面にサイドウォール５１０を
形成する。サイドウォール５１０の作製方法としては、まず、第２の絶縁層、ゲート電極
５０４〜５０７、及び容量電極５０８を覆うように、プラズマＣＶＤ法やスパッタリング
法等により、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂等の有機材
料を含む層を単層又は積層して第３の絶縁層を形成する。次に、第３の絶縁層を、垂直方
向を主体とした異方性エッチングにより選択的にエッチングすることによって、ゲート電
極５０４〜５０７、容量電極５０８の側面に接する絶縁層（サイドウォール５１０）を形
成する。なお、サイドウォール５１０の形成と同時に、第２の絶縁層の一部をエッチング
して除去する。第２の絶縁層の一部が除去されることによって、残存するゲート絶縁層５
１２は、ゲート電極５０４〜５０７、容量電極５０８、及びサイドウォール５１０の下方
に形成される。
【０１５７】
次に、ｐチャネル型薄膜トランジスタとする半導体層を覆うように第６のフォトマスクを
用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層に
ゲート電極５０５〜５０７、容量電極５０８、及びサイドウォール５１０をマスクとして
不純物元素を導入することにより高濃度不純物領域を形成する。不純物元素の導入後にレ
ジストマスクは除去する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体
層にリン（Ｐ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように導入する
ことによって、ｎ型を示す高濃度不純物領域を形成することができる。その結果、ｎチャ
ネル型薄膜トランジスタとする領域の半導体層に、ソース領域又はドレイン領域５１７、
５１８、ＬＤＤ領域５１９、５２０、チャネル形成領域５２１が形成される。サイドウォ
ール５１０の下方にＬＤＤ領域５１９、５２０が形成される。また、容量素子の容量電極
となる半導体層に低濃度不純物領域５１１及び高濃度不純物領域５１３が形成される。
【０１５８】
ｎチャネル型薄膜トランジスタに含まれる半導体層にＬＤＤ領域を形成し、ｐチャネル型
薄膜トランジスタに含まれる半導体層にＬＤＤ領域を設けない構造を示したが、もちろん
これに限られず、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタの両
方の半導体層にＬＤＤ領域を形成してもよい。
【０１５９】
次に、スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて、水素を含
む第４の絶縁層５２２を成膜した後、半導体層に添加された不純物元素の活性化処理およ
び水素化処理を行う。不純物元素の活性化処理および水素化処理は、炉での熱処理（３０
０〜５５０℃で１〜１２時間の熱処理）または、ランプ光源を用いたラピッドサーマルア
ニール法（ＲＴＡ法）を用いる。水素を含む第４の絶縁層５２２は、ＰＣＶＤ法により得
られる窒化酸化珪素層を用いる。ここでは、水素を含む第４の絶縁層５２２の膜厚は、５
０ｎｍ〜２００ｎｍとする。加えて、結晶化を助長する金属元素、代表的にはニッケルを
用いて半導体層を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッ
ケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む第４の絶縁層５
２２は、層間絶縁層の１層目である。
【０１６０】
次に、スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて層間絶縁層
の２層目となる第５の絶縁層５２３及び３層目となる第６の絶縁層５２４を形成する。第
５の絶縁層５２３及び第６の絶縁層５２４としては、酸化珪素層、窒化珪素層または酸化
窒化珪素層などの絶縁層の単層または積層を用いる。ここでは第５の絶縁層５２３の膜厚
は５０〜２００ｎｍ、第６の絶縁層５２４の膜厚は３００ｎｍ〜８００ｎｍとする。
【０１６１】
ここまでの工程を経た半導体装置の断面図が図９（Ａ）に相当する。
【０１６２】
次に、第９のフォトマスクを用いてレジストマスクを形成し、選択的に第４の絶縁層５２
２、第５の絶縁層５２３、及び第６の絶縁層５２４をエッチングして、半導体層に達する
コンタクトホール、ゲート電極に達するコンタクトホールをそれぞれ形成する。そして、
エッチング後にレジストマスクを除去する。
【０１６３】
次に、フッ酸を含むエッチャントで露呈している半導体層表面の酸化層を除去すると同時
に露呈している半導体層の表面を洗浄する。
【０１６４】
次に、スパッタリング法を用いて導電層を形成する。この導電層は、Ｔｉ、Ｗ、Ｎｉ、Ｃ
ｒ、Ｍｏ、Ｔａ、Ｃｏ、Ｚｒ、Ｖ、Ｐｄ、Ｈｆ、Ｐｔ、Ｆｅ、Ａｌ、Ｃｕから選ばれた元
素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの
積層で形成する。
【０１６５】
次に、第１０のフォトマスクを用いてレジストマスクを形成し、選択的に導電層をエッチ
ングして、ソース電極またはドレイン電極５２５〜５３２、ゲート引出配線５３５〜５３
８、容量素子の容量配線５３３、５３４、５３９、記憶素子の第２の電極層の引出配線５
４１、導電層５４２を形成する。なお、ここでは図示しないが、導電層５４２は、アンテ
ナ及び電源部の薄膜トランジスタと電気的に接続している。導電層のエッチング後にレジ
ストマスクを除去する。
【０１６６】
ここまでの工程を経た半導体装置の断面図が図９（Ｂ）に相当する。本実施例では１０枚
のフォトマスクを用いて、同一基板上にロジック回路部の薄膜トランジスタと、メモリ部
の薄膜トランジスタと、アンテナ及び電源部の薄膜トランジスタ及び容量素子とを形成す
ることができる。
【０１６７】
次に、ロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジスタ
と、電源部６０３の薄膜トランジスタ及び容量素子を覆う第７の絶縁層５４０を形成する
。第７の絶縁層５４０は、酸化珪素を含む絶縁層または有機樹脂層を用いる。無線チップ
の信頼性を向上させる上では酸化珪素を含む絶縁層を用いることが好ましい。また、後に
形成するアンテナをスクリーン印刷法で形成する場合には平坦面を有していることが望ま
しいため、塗布法を用いる有機樹脂層を用いることが好ましい。第７の絶縁層５４０は、
実施者が適宜、選択すればよい。また、本実施例では後に形成するアンテナが駆動回路及
びメモリ部と重なる例を示しているため、第７の絶縁層５４０は、アンテナとの絶縁を図
る層間絶縁層として機能している。輪状（例えば、ループアンテナ）又はらせん状のアン
テナとする場合には、アンテナの両端のうち一方を下層の配線で引き回すため、第７の絶
縁層５４０を設けることが好ましい。ただし、マイクロ波方式を適用し、線状（例えば、
ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等のアンテナとする場合
には、後に形成するアンテナが駆動回路及びメモリ部と重ならないように配置できるため
、第７の絶縁層５４０は特に設けなくともよい。
【０１６８】
次に、第１１のフォトマスクを用いてレジストマスクを形成し、選択的に第７の絶縁層５
４０をエッチングして、引出配線５４１に達する開口と、導電層５４２に達する開口を形
成する。そして、エッチング後にレジストマスクを除去する。
【０１６９】
次に、第７の絶縁層５４０上に金属層を形成する。金属層としては、Ｔｉ、Ｎｉ、Ａｕか
ら選ばれる単層またはそれらの積層を用いる。次に、第１２のフォトマスクを用いてレジ
ストマスクを形成し、選択的に金属層をエッチングして、記憶素子の第１の電極層５４３
、引出配線５４１に接続する導電層５４４、及びアンテナの下地膜５４５を形成する。な
お、ここでの第１の電極層５４３、導電層５４４、及び下地膜５４５は、レジストマスク
を用いることなく、メタルマスクを用いたスパッタリング法で選択的に形成することもで
きる。アンテナの下地膜５４５を設けることで、アンテナとの接触面積を広く確保するこ
とができる。また、回路設計のレイアウトによっては、特に導電層５４４及び引出配線５
４１を形成しなくともよい。
【０１７０】
ここまでの工程を経た半導体装置の断面図が図９（Ｃ）に相当する。
【０１７１】
次に、第１の電極層５４３、導電層５４４、アンテナの下地膜５４５、及び第７の絶縁
層５４０を覆うように、第８の絶縁層５４８を形成する。第８の絶縁層としては、第７の
絶縁層５４０と同様の材料を用いて形成することができる。ここでは、０．８〜１．５μ
ｍの感光性ポリイミドを塗布し第１３のフォトマスクを用いて感光性ポリイミドを露光及
び現像した後、２００〜３５０℃で加熱して、第８の絶縁層５４８を形成する。
【０１７２】
次に、下地膜５４５上にアンテナ５４６を形成する。アンテナ５４６はスパッタリング
法を用いてＡｌまたはＡｇなど金属層を形成した後、フォトマスクを用いてエッチングす
る方法、或いはスクリーン印刷法を用いることができる。フォトマスク数を削減すること
を優先するのであれば、スクリーン印刷法を用いてアンテナを形成すればよい。ここでは
、銀ペーストを用いて印刷したのち、２００〜３５０℃で焼成して、厚さ５〜２０μｍの
アンテナ５４６を形成する。
【０１７３】
次に、第１の電極層５４３及び第８の絶縁層５４８の一部に有機化合物を含む層５４９
を形成する。有機化合物を含む層５４９は、蒸着法、塗布法、液滴吐出法、印刷法等を適
宜用いることができる。ここでは、厚さ１〜４ｎｍのフッ化カルシウム層を蒸着法により
蒸着した後、厚さ５〜２０ｎｍのＣｚＰＡを蒸着して有機化合物を含む層５４９を形成す
る。
【０１７４】
ここまでの工程を経た半導体装置の断面図が図１０（Ａ）に相当する。
【０１７５】
次に、有機化合物を含む層５４９、導電層５４４、及び第８の絶縁層５４８の一部に記
憶素子の第２の電極層５５０を形成する。第２の電極層５５０は導電層５４４にも接続す
る。第２の電極層５５０は、蒸着法、スパッタリング法、塗布法、液滴吐出法、印刷法等
を適宜用いることができる。ここでは、厚さ５０〜２００ｎｍのスズ及び銀の合金層を蒸
着法により蒸着して第２の電極層５５０を形成する。
【０１７６】
ここまでの工程を経た半導体装置の断面図が図１０（Ｂ）に相当する。本実施例では、同
一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジ
スタ及び記憶素子６００と、電源部６０３の薄膜トランジスタ及びアンテナとを形成する
ことができる。
【０１７７】
また、本実施例では、フォトマスクを用いてレジストマスクを形成した例を示したが、特
に当該技術に限定されず、フォトマスクを用いることなくレジスト材料を液滴吐出法で選
択的に形成してレジストマスクを形成してもよい。
【０１７８】
次に、第８の絶縁層５４８、第２の電極層５５０、アンテナ５４６を覆うように第９の
絶縁層５５１を形成する。第９の絶縁層５５１としては、表面の凹凸差を低減することが
好ましいため、有機樹脂を用いて形成することが好ましい。ここでは、エポキシ樹脂を印
刷法により印刷し、１６０度３０分で焼成して厚さ１０〜３０μｍの第９の絶縁層５５１
を形成する。なお、第１の絶縁層から第２の電極層までの積層体を素子層５５４と示す。
また、第９の絶縁層５５１は素子層５５４を封止する封止層として機能する。
【０１７９】
次に、後の剥離工程を容易に行うために、レーザ光を照射して、溝を形成する（図示し
ない。）
【０１８０】
次に、第９の絶縁層５５１上に支持部材５５２を設ける。ここでは、支持部材５５２と
して粘着層５５３を有するフィルムを第９の絶縁層５５１に貼り付ける。
【０１８１】
ここまでの工程を経た半導体装置の断面図が図１１（Ａ）に相当し、半導体装置の斜視
図が図１４（Ａ）に相当する。また、図１４（Ａ）のＡ−Ｂの断面図が図１４（Ｂ）に相
当する。
【０１８２】
次に、基板５０１から素子層及び封止層を剥離する。具体的には、剥離層５０２におい
て、基板５０１と、素子層５５４及び絶縁層５５１を物理的手段により剥離する。物理的
手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネ
ルギー）を変化させる手段を指している。物理的手段は、代表的には機械的な力を加える
こと（例えば人間の手や把持具による剥離や、ローラを回転させる分離処理）である。こ
こでは、粘着性を有するローラ５６１を支持部材５５２表面に貼り付け、ローラ５６１を
回転させることで、基板５０１から、素子層５５４及び絶縁層５５１、具体的には金属酸
化物層内、第１の絶縁層５０３と剥離層５０２の界面、又は剥離層５０２内で剥離が生じ
、比較的小さな力で素子層５５４及び絶縁層５５１を基板５０１から引き剥がすことがで
きる。
【０１８３】
ここまでの工程を経た半導体装置の断面図が図１１（Ｂ）に相当し、半導体装置の斜視図
が図１４（Ｃ）に相当する。また、図１４（Ｃ）のＡ−Ｂの断面図が図１４（Ｄ）に相当
する。
【０１８４】
次に、剥離層からはがれた素子層５５４及び絶縁層５５１に第１の可撓性基板を接着さ
せる。ここでは、接着剤５６３を用いて素子層５５４及び絶縁層５５１表面に第１の可撓
性基板５６２を貼り付ける。
【０１８５】
第１の可撓性基板５６２としては、実施の形態１で示す可撓性基板１２０を適宜用いる
ことができる。また、紙、プリプレグ、セラミックシートなどを用いることができる。接
着剤５６３としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬
化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１８６】
ここまでの工程を経た半導体装置の断面図が図１２（Ａ）に相当し、半導体装置の斜視図
が図１４（Ｅ）に相当する。また、図１４（Ｅ）のＡ−Ｂの断面図が図１４（Ｆ）に相当
する。
【０１８７】
次に、図１４（Ｇ）及び（Ｈ）に示すように、第１の可撓性基板５６２が上側、支持部
材５５２が下側になるようにひっくり返し、第１の可撓性基板５６２、素子層５５４、及
び絶縁層５５１を切断手段５６４により切断し、個々の薄膜集積回路に分断する。切断手
段５６４としては、レーザカット法、ダイシング法、スクライビング法等を適宜用いるこ
とができる。ここでは、支持部材５５２を分断せず、第１の可撓性基板５６２、絶縁層５
５１、及び素子層５５４を分断するようにカッターを用いて切断する。
【０１８８】
この結果、図１５（Ａ）及び（Ｂ）に示すように、素子層及び封止樹脂に溝５７１が形
成される。分断された素子層を薄膜集積回路５７２と示し、分断された封止樹脂を樹脂層
５７５と示し、薄膜集積回路５７２、樹脂層５７５、及び分断された第１の可撓性基板５
７３を積層体５８６と示す。
【０１８９】
ここまでの工程を経た積層体５８６のＡ−Ｂの断面図が図１２（Ｂ）に相当する。
【０１９０】
次に、図１５（Ｃ）に示すように、支持部材５５２上に設けられる積層体５８６をピッ
クアップ装置でピックアップし、第２の可撓性基板５８３上に貼り付ける。なお、第２の
可撓性基板５８３は供給ロール５８１から繰り出される。また、積層体５８６が貼り付け
られた第２の可撓性基板５８３は回収ロール５８２に回収される。また、第２の可撓性基
板５８３の表面には接着層５８４があり、当該接着層により第２の可撓性基板５８３に積
層体５８６を貼り付けることができる。
【０１９１】
第２の可撓性基板５８３としては、プラスチック、紙、プリプレグ、セラミックシート
などを用いることができる。接着層としては、反応硬化型接着剤、熱硬化型接着剤、紫外
線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いること
ができる。
【０１９２】
また、紙の形成途中に積層体を配置して、１枚の紙の内部に積層体を設けることもでき
る。また、図１５（Ｃ）のＣ−Ｄの断面図が図１５（Ｄ）に相当する。
【０１９３】
次に、１５（Ｅ）に示すように、第２の可撓性基板５８３で積層体５８６が設けられる
面に接着剤５９４を用いて第３の可撓性基板５９３を貼り付ける。具体的には、積層体５
８６が設けられる第２の可撓性基板５８３が供給用ロール５９１から繰り出される。また
、第３の可撓性基板５９３が供給用ロール５９２から繰り出させる。第２の可撓性基板及
び第３の可撓性基板は一対のローラ５９５、５９６の圧力や回転速度により封止すること
ができる。即ち、第２の可撓性基板５８３及び第３の可撓性基板５９３で積層体５８６を
封止すると共に第２の可撓性基板５８３及び第３の可撓性基板５９３を接着することがで
きる。
【０１９４】
ここまでの工程を経た半導体装置の断面図が図１３に相当し、半導体装置の斜視図が図１
６（Ｅ）に相当する。また、図１５（Ｅ）のＣ−Ｄの断面図を図１５（Ｆ）示す。
【０１９５】
この後、第２の可撓性基板５８３及び第３の可撓性基板５９３が接する領域で切断手段を
用いて切断するとで、フレキシブルな半導体装置を作製することができる。
【実施例２】
【０１９６】
本実施例では、第２の電極層としてスズ及びビスマスの合金層を用いた記憶素子を有す
る半導体装置について、以下に示す。
【０１９７】
本実施例では、基板上に記憶素子を有する半導体装置を作製し、半導体装置に測定装置
を直接接続し、記憶素子に電圧を印加してデータの書き込みを行ったときの、書き込み電
圧に対する書込み率について、図１９を用いて説明する。なお、ここでは、記憶素子に電
圧を印加してショートさせることでデータの書き込みを行った。
【０１９８】
記憶素子は、基板上に、第１の電極層、有機化合物を含む層、第２の電極層の順に積層
した素子であり、基板はガラス基板、第１の電極層は厚さ１００ｎｍのチタン層、有機化
合物を含む層として厚さ１ｎｍの酸化スズ層及び厚さ１０ｎｍのＣｚＰＡ、第２の電極層
は厚さ２００ｎｍのスズ及びビスマスの合金層を用いて形成した。
【０１９９】
なお、第１の導電層をスパッタリング法により形成した後、フォトリソグラフィー工程
により第１の導電層上にレジストマスクを形成し、当該レジストマスクを用いて第１の導
電層を選択的にエッチングして第１の電極層を形成した。また、有機化合物を含む層を蒸
着法により形成した。また、第２の電極層は、モル比がスズ：ビスマス＝１：１．１の分
量をタンタルボートに入れ、加熱しスズ及びビスマスが混合した融液を形成した後、当該
融液を蒸着した。記憶素子は、上面形状が正方形であり、且つ一辺の長さが１０μｍの記
憶素子を試料１と示す。また、当該構造を有し、上面形状が正方形であり、且つ一辺の長
さが５μｍの記憶素子を試料２と示す。
【０２００】
試料１の記憶素子に電圧を印加して書き込みを行ったときの書き込み率を図１９（Ａ）に
示し、試料２の記憶素子の書き込み率を図１９（Ｂ）に示す。図１９（Ａ）及び（Ｂ）は
、横軸が電圧値、縦軸が書き込み率である。また、書き込み時間を１０ｍ秒とした。試料
１の記憶素子は９Ｖより高い電圧で書込みが開始され、１１Ｖで書込み成功率が１００％
に達した。また、試料２は８Ｖより高い電圧で書込みが開始され、１１Ｖで書込み成功率
が９５％に達した。
【０２０１】
次に、第２の電極層としてスズ及びビスマスの合金を蒸着して形成した記憶素子の書き
込み率について、図２０を用いて示す。
【０２０２】
図２０における書込み率は、以下の記憶素子を有する半導体装置の書込み電圧に対する
書込み率を示す。記憶素子は、基板上に、第１の電極層、有機化合物を含む層、第２の電
極層の順に積層した素子であり、基板はガラス基板、第１の電極層は厚さ１００ｎｍのチ
タン層、有機化合物を含む層として厚さ２ｎｍのフッ化カルシウム層、厚さ１０ｎｍのＣ
ｚＰＡ、及び厚さ２ｎｍのフッ化カルシウム層、第２の電極層は厚さ３００ｎｍのスズ及
びビスマスの合金層を用いて形成した。
【０２０３】
なお、図２０に示す記憶素子はそれぞれ、第１の導電層をスパッタリング法により形成
した後、フォトリソグラフィー工程により第１の導電層上にレジストマスクを形成し、当
該レジストマスクを用いて第１の導電層を選択的にエッチングして第１の電極層を形成し
た。また、有機化合物を含む層を蒸着法により形成した。また、第２の電極層は、モル比
がスズ：ビスマス＝４３：５７のスズ及びビスマスの合金をタンタルボートに入れ、蒸着
した。上面形状が正方形であり且つ一辺の長さが１０μｍの記憶素子の書込み率を直線で
示し、同形状で一辺の長さが５μｍの記憶素子の書込み率を破線で示す。
【０２０４】
図２０は、横軸が電圧値、縦軸が書き込み率である。また、書き込み時間を１０ｍ秒とし
た。
【０２０５】
また、図２０から、上面形状の一辺の長さが１０μｍ及び５μｍの記憶素子それぞれを有
する半導体装置において、８Ｖより高い電圧で書込みが開始され、１０Ｖで書込み成功率
が１００％に達したことがわかる。
【０２０６】
以上のことから、第２の電極層にスズ及びビスマスの合金を用いることで、高い割合で
書込みを行うことが可能である。また、有機化合物を含む層を、一対のフッ化カルシウム
層で挟まれた有機化合物層で形成することで、書込み電圧のばらつきを低減することがで
きる。
【実施例３】
【０２０７】
本実施例では、第２の電極層としてスズ及び銀の合金層を用いた記憶素子を有する半導
体装置について、以下に示す。
【０２０８】
実施例１と同様に形成した半導体装置（但し、アンテナ５４６は、スパッタリング法に
より厚さ５μｍのアルミニウム層を形成した。）において、記憶素子の構造が異なる試料
を３種類作製した。
【０２０９】
図２１（Ｃ）に示すように、試料３としては、第１の電極層７０１としてスパッタリン
グ法により形成した厚さ１００ｎｍのチタン層、第２の電極層７０２として蒸着法により
形成した厚さ２００ｎｍのスズ及び銀の合金層、有機化合物を含む層として蒸着法により
形成した厚さ１ｎｍのＳｎＯ２層７０３及び蒸着法により形成した厚さ１０ｎｍのＣｚＰ
Ａ層７０４を用いた。
【０２１０】
試料４としては、第１の電極層７０１としてスパッタリング法により形成した厚さ１０
０ｎｍのチタン層、第２の電極層７０２として蒸着法により形成した厚さ２００ｎｍのス
ズ及び銀の合金層、有機化合物を含む層として蒸着法により形成した厚さ１ｎｍのフッ化
カルシウム層７０５及び蒸着法により形成した厚さ１０ｎｍのＣｚＰＡ層７０４を用いた
。
【０２１１】
試料５としては、第１の電極層７０１としてスパッタリング法により形成した厚さ１０
０ｎｍのチタン層、第２の電極層７０２として蒸着法により形成した厚さ２００ｎｍのス
ズ及び銀の合金層、有機化合物を含む層として蒸着法により形成した厚さ１ｎｍのフッ化
カルシウム層７０５、蒸着法により形成した厚さ１０ｎｍのＣｚＰＡ層７０４、及び厚さ
１ｎｍのフッ化カルシウム層７０６を用いた。
【０２１２】
なお、試料３乃至試料５において、第２の電極層７０２は、タンタルボートにモル比が
スズ：銀＝１：０．２７の分量を入れ、加熱しスズ及び銀が混合した融液を形成した後、
当該融液を蒸着した。
【０２１３】
試料３乃至試料５を用いて図１１（Ｂ）に示すような剥離工程を行った。試料３の素子
やその他形成された半導体素子を破壊することなく剥離できた剥離成功率は９２〜１００
％であった。また、試料４の剥離成功率は７６％であった。また、試料５の剥離成功率は
９６％であった。即ち、第２の電極層としてスズ及び銀の合金層を用いることで、歩留ま
り高く剥離を行うことができる。更には、歩留まり高く可撓性を有する半導体装置を作製
することができる。
【０２１４】
次に、実施例１と同様にして形成した図１０（Ｂ）に示す半導体装置（但し、剥離層５
０２及びアンテナ５４６は形成していない。）に直接測定装置を接続して行った書込み率
を、図２１に示す。ここでの半導体装置は、剥離工程を経ずガラス基板上に形成された記
憶素子を有する半導体装置である。
【０２１５】
図２１（Ａ）には、記憶素子の上面形状が正方形であり、且つ一辺の長さが１０μｍの試
料３乃至試料５の書込み率を示し、図２１（Ｂ）には、記憶素子の上面形状が正方形であ
り、且つ一辺の長さが５μｍの試料３乃至試料５の書込み率を示す。
【０２１６】
また、それぞれのグラフにおいて、まる印は試料３、四角印は試料４、三角印は試料５
の書込み率を示す。
【０２１７】
図２１（Ａ）より、それぞれの試料において７Ｖより高い印加電圧で書込みが始まり、
１１Ｖの印加電圧により１００％の書込みが可能であった。また、図２１（Ｂ）より、７
Ｖより高い印加電圧で書込みが始まり、１２Ｖの印加電圧により１００％の書込みが可能
であった。
【０２１８】
次に、実施例１と同様に形成した図１３に示すような半導体装置の記憶素子にリーダラ
イタを用いて無線で書込みを行ったときの書き込み成功率について、図２２に示す。ここ
での半導体装置は、剥離工程を経て可撓性基板に貼り付けられた半導体装置である。また
、半導体装置の動作可能な電圧範囲（１．６〜６．７Ｖ）内で、記憶素子に書き込みを行
った。
【０２１９】
図２２（Ａ）には、図２１（Ｃ）に示す試料４の構造の記憶素子を有する半導体装置の
書込み率を示し、図２２（Ｂ）には、図２１（Ｃ）に示す試料５の構造の記憶素子を有す
る半導体装置の書込み率を示す。
【０２２０】
図２２（Ａ）より、９９．２％の割合で１回のリーダライタからの書込み命令により記憶
素子にデータを書き込むことが可能であることが分かる。また、図２２（Ｂ）より９３．
９％の割合で１回のリーダライタからの書込み命令により記憶素子にデータを書き込むこ
とが可能であることが分かる。即ち、良好な書き込み率を有する半導体装置を作製するこ
とができたことが分かる。
【０２２１】
次に、実施例１と同様に形成した図１３に示すような半導体装置を一定の条件で保存し
た後、記憶素子にリーダライタを用いて無線で書込みを行った時の書込率について、図２
３に示す。ここでの半導体装置は、剥離工程を経て可撓性基板に貼り付けられた半導体装
置である。また、半導体装置の動作可能な電圧範囲（１．６〜６．７Ｖ）内で、記憶素子
に書き込みを行った。
【０２２２】
ここでは、図２１に示す試料３〜試料５それぞれにおいて、高温保存（＋８５℃）、高
温高湿（＋８５℃、湿度８５％）を一定時間行った後、記憶素子にリーダライタを用いて
無線で書込みを行った。また、保存時間はそれぞれ８４時間、２４０時間、５００度時間
とした。
【０２２３】
図２３（Ａ）〜（Ｃ）は高温保存（＋８５℃）した半導体装置の書込み割合を示し、図
２３（Ｄ）〜（Ｆ）は高温高湿（＋８５℃、湿度８５％）した半導体装置の書込み割合を
示す。また、図２３（Ａ）及び（Ｄ）は、図２１（Ｃ）に示す試料３の測定結果を示し、
図２３（Ｂ）及び（Ｅ）は、図２１（Ｃ）に示す試料４の測定結果を示し、図２３（Ｃ）
及び（Ｆ）は、図２１（Ｃ）に示す試料５の測定結果を示す。
【０２２４】
図２３（Ｂ）及び（Ｅ）から、有機化合物を含む層として１ｎｍのフッ化カルシウム層
及び１０ｎｍのＣｚＰＡ層で形成し、第２の電極層を２０ｎｍのスズ及び銀の合金で形成
した記憶素子を有する半導体装置は、高温、高温高湿状態で長時間（それぞれ８４時間、
２４０時間、５００時間）保存した後も、１度の書込み命令で情報を書き込むことができ
る。
【０２２５】
図２３（Ｃ）及び（Ｆ）から、有機化合物を含む層として１ｎｍのフッ化カルシウム層
、１０ｎｍのＣｚＰＡ層、及び１ｎｍのフッ化カルシウム層で形成し、第２の電極層を２
０ｎｍのスズ及び銀の合金で形成した記憶素子を有する半導体装置は、高温、高温高湿状
態で長時間（それぞれ８４時間、２４０時間、５００時間）保存した後も、１度の書込み
命令で情報を書き込むことができる。
【０２２６】
以上のことから、第２の電極層としてスズ及び銀の合金層を用いることで、高温保存、
及び高温高湿保存における半導体装置のデータが変動する割合が低減したことがわかる。
即ち、記憶素子の一方の電極にスズ及び銀の合金層を用いることで、記憶機能の信頼性を
高めることができる。
【０２２７】
次に、第２の電極層としてスズ及び銀合金を蒸着して形成した記憶素子の書き込み率に
ついて、図２４を用いて示す。
【０２２８】
図２４（Ａ）における書込み率は、以下の記憶素子を有する半導体装置の測定結果を示
す。記憶素子は、図２１（Ｃ）の試料４に示す素子であり、基板はガラス基板、第１の電
極層は厚さ１００ｎｍのチタン層、有機化合物を含む層として厚さ２ｎｍのフッ化カルシ
ウム層及び厚さ１０ｎｍのＣｚＰＡ、第２の電極層は厚さ２００ｎｍのスズ及び銀の合金
層を用いて形成した。
【０２２９】
図２４（Ｂ）における書込み率は、以下の記憶素子を有する半導体装置の書込み電圧に
対する書込み率を示す。記憶素子は、図２１（Ｃ）の試料５に示す素子であり、基板はガ
ラス基板、第１の電極層は厚さ１００ｎｍのチタン層、有機化合物を含む層として厚さ２
ｎｍのフッ化カルシウム層、厚さ１０ｎｍのＣｚＰＡ、及び厚さ２ｎｍのフッ化カルシウ
ム層、第２の電極層は厚さ２００ｎｍのスズ及び銀の合金層を用いて形成した。
【０２３０】
なお、図２４（Ａ）及び（Ｂ）に示す記憶素子はそれぞれ、第１の導電層をスパッタリ
ング法により形成した後、フォトリソグラフィー工程により第１の導電層上にレジストマ
スクを形成し、当該レジストマスクを用いて第１の導電層を選択的にエッチングして第１
の電極層を形成した。また、有機化合物を含む層を蒸着法により形成した。また、第２の
電極層は、モル比がスズ：銀＝１：０．０３５のスズ及び銀の合金をタンタルボートに入
れ、蒸着した。上面形状が正方形であり、且つ一辺の長さが１０μｍの記憶素子の書込み
率を直線で示し、同形状で一辺の長さが５μｍの書込み率を破線で示す。
【０２３１】
図２４（Ａ）及び（Ｂ）は、横軸が電圧値、縦軸が書き込み率である。また、書き込み時
間を１０ｍ秒とした。
【０２３２】
図２４（Ａ）から、上面形状の一辺の長さが５μｍ及び１０μｍの記憶素子それぞれを有
する半導体装置において、６Ｖより高い電圧で書込みが開始され、９Ｖで書込み成功率が
１００％に達したことがわかる。
【０２３３】
また、図２４（Ｂ）から、上面形状の一辺の長さが５μｍ及び１０μｍの記憶素子それぞ
れを有する半導体装置において、７Ｖより高い電圧で書込みが開始され、１０Ｖで書込み
成功率が１００％に達したことがわかる。
【実施例４】
【０２３４】
本実施例では、第２の電極層としてスズ及び銀の合金層を用いた記憶素子を有する半導
体装置において、第２の電極層におけるスズの割合と第２の電極層の凹凸、及び剥離成功
率について、以下に示す。
【０２３５】
実施例１と同様に図１０（Ａ）まで形成した半導体装置（但し、アンテナ５４６は形成
しない。）において、記憶素子の第２の電極層の組成の異なる試料を５種類（試料６〜試
料１０）作製した。このときの、第２の電極層に含まれるスズの元素率を表１に示す。な
お、このときのスズの元素率は、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ
Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）及びエネルギー
分散型Ｘ線マイクロ分析（ＥＤＸ：Ｅｌｅｃｔｒｏｎ Ｄｉｓｐｅｒｓｉｏｎ Ｘ ｒａ
ｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の元素分析により測定した。
【０２３６】
【表１】
【０２３７】
試料１０においては、スズの元素率が１００ａｔｏｍｓ％の領域と、３０〜４０ａｔｏｍ
ｓ％のスズを含むスズ及び銀の合金の領域との２種類の領域が形成された。
【０２３８】
なお、本実施例における記憶素子の構造は、第１の電極層として厚さ１００ｎｍのチタン
層を形成し、有機化合物を含む層として厚さ１ｎｍのＣａＦ２層、厚さ１０ｎｍのＣｚＰ
Ａ、及び厚さ１ｎｍのＣａＦ２層、第２の電極層は厚さ２００ｎｍのスズ及び銀の合金層
を用いて形成した。
【０２３９】
なお、第１の導電層をスパッタリング法により形成した後、フォトリソグラフィー工程に
より第１の導電層上にレジストマスクを形成し、当該レジストマスクを用いて第１の導電
層を選択的にエッチングして第１の電極層を形成した。また、有機化合物を含む層を蒸着
法により形成した。また、第２の電極層は、一定の割合のスズ及び銀を溶融した合金を蒸
着法により形成した。各試料における第２の電極層の蒸着源におけるスズ及び銀の合金の
重量濃度率を表２に示す。
【０２４０】
【表２】
【０２４１】
また、試料６乃至試料１０の記憶素子の断面を走査透過型電子顕微鏡で観察した観察像（
Ｚコントラスト像）を図２５に示す。図２５（Ａ）は試料６、図２５（Ｂ）は試料７、図
２５（Ｃ）は試料８、図２５（Ｄ）は試料９、図２５（Ｅ）は試料１０の記憶素子周辺の
断面図である。
【０２４２】
図２５から分かるように、試料６及び試料１０は第２の電極層の凹凸差が大きく、膜厚分
布の均一性が低い。一方、試料７乃至試料９は第２の電極層層の凹凸差が小さく、膜厚分
布の均一性が高い。即ち、スズ及び銀の合金において、スズの濃度を１０ａｔｏｍｓ％以
下、さらには６．１ａｔｏｍｓ％以下（但し、０ａｔｏｍｓ％を除く）とすることで、ス
ズ結晶の結晶構造の変態による第２の電極層の縮み、粗化等を低減することが可能であり
、第１の電極層及び第２の電極層の間隔のばらつきを低減することが可能であり、書込み
ばらつきを低減することができる。
【０２４３】
次に、第２の電極層におけるスズの割合と剥離成功率について、以下に示す。ここでは、
第２の電極層のスズの割合が０ａｔｏｍ％の記憶素子を有する試料を試料１１とし、第２
の電極層のスズの割合が２１．１ａｔｏｍｓ％の記憶素子を有する試料を試料１２とし、
第２の電極層のスズの割合が４．３ａｔｏｍｓ％の記憶素子を有する試料を試料１３とし
、第２の電極層のスズの割合が１００ａｔｏｍｓ％または３０〜４０ａｔｏｍｓ％の記憶
素子を有する試料を試料１４とする。
【０２４４】
はじめに、試料１２及び試料１３における半導体装置の作製工程について、図９〜図１３
を用いて示す。
【０２４５】
基板５０１上に絶縁膜（図示しない。）を形成し、絶縁膜上に剥離層５０２を形成する
。ここでは、基板５０１としては一辺が１２６．６ｍｍの正方形のガラス基板（ＥＡＧＬ
Ｅ−２０００（コーニング社製）を用いた。絶縁膜としては、シランガス、一酸化二窒素
を用いたプラズマＣＶＤ法により、厚さ１００ｎｍの酸化窒化珪素膜を形成した。剥離層
５０２としては、タングステンターゲットをアルゴンガスでスパッタリングして厚さ３０
ｎｍのタングステン層を形成した。
【０２４６】
次に、剥離層上に第１の絶縁層５０３を形成する。第１の絶縁層５０３としては、シリコ
ンターゲットを酸素及びアルゴンでスパッタリングして、厚さ２００ｎｍの酸化珪素層を
形成し、ＳｉＨ４、ＮＨ３、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ５０ｎｍの
窒化酸化珪素層を形成し、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ１
００ｎｍの酸化窒化珪素層を形成した。なお、スパッタリング法で厚さ２００ｎｍの酸化
珪素層を形成する際に、タングステン層表面が酸素プラズマ処理され、タングステン層の
表面に数ｎｍの酸化タングステン層が形成される。
【０２４７】
次に、第１の絶縁層５０３上に半導体層を形成する。ここでは、半導体層として、シラン
ガスを用いたプラズマＣＶＤ法により非晶質珪素層を形成した後、５００℃１時間及び５
５０℃４時間の加熱により非晶質珪素層に含まれる水素を除去した。次に、フッ酸で非晶
質珪素層表面の酸化膜を除去した後、Ｎｄ：ＹＶＯ４レーザの第２高調波（５３２ｎｍ）
の連続発振のレーザビームを非晶質珪素層に照射して結晶性珪素層を形成した。
【０２４８】
次に、薄膜トランジスタのしきい値を制御するために、結晶性珪素層に微量な不純物元
素（ボロンまたはリン）のドーピングを行う。ここでは、２．５％のジボラン（Ｂ２Ｈ６
）を質量分離しないでプラズマ励起したイオンドープ法を用い、１×１０１７／ｃｍ３〜
７×１０１７／ｃｍ３のボロンを結晶性珪素層にドーピングした。
【０２４９】
次に、結晶性珪素層上にレジストを塗布した後、フォトマスクを用いて露光した後現像
を行って、レジストマスクを形成し、結晶性珪素層を選択的にエッチングして、分離され
た結晶性珪素層を形成する。ここでは、結晶性珪素層の表面の酸化膜を除去し、フッ酸及
び過酸化水素の溶液を用いて結晶性珪素層表面に酸化膜を形成した後、レジストを塗布し
、フォトマスクを用いてレジストを露光した後現像して、レジストマスクを形成した。次
に、レジストマスクを用いて結晶性珪素層をＳＦ６及びＯ２を用いてドライエッチングし
て、分離された結晶性珪素層を形成した。この後、レジストマスクを除去した。
【０２５０】
次に、分離された結晶性珪素層上にゲート絶縁膜として機能する第２の絶縁層を形成する
。ここでは、第２の絶縁層として、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法によ
り厚さ２０ｎｍの酸化窒化珪素層を形成した。
【０２５１】
次に、フォトマスクを用いてレジストマスクを形成し、容量素子の容量電極となる結晶性
珪素層に不純物元素（ボロンまたはリン）を導入することにより低濃度不純物領域５１１
を形成する。ここでは、結晶性珪素層にリン（Ｐ）が１×１０１５〜１×１０１９／ｃｍ
３の濃度で含まれるように、５％のフォスフィンをイオンドープすることにより、ｎ型を
示す低濃度不純物領域５１１を形成した。この後、レジストマスクを除去した。
【０２５２】
次に、第２の絶縁層上にゲート電極５０４〜５０７、容量電極５０８を形成する。ここ
では、窒化タンタルをターゲットとしスパッタリングガスにアルゴンを用いてスパッタリ
ングを行い、厚さ３０ｎｍの窒化タンタル層を形成した後、タングステンをターゲットと
しアルゴンを用いてスパッタリングを行い、厚さ３７０ｎｍのタングステン層を形成した
。次に、タングステン層の表面にレジストを塗布したのち、フォトマスクを用いて露光し
た後現像を行って、レジストマスクを形成した。次に、当該レジストマスクを用いてタン
グステン層及び窒化タンタル層を、Ｃｌ２、ＳＦ６、及びＯ２を用いてドライエッチング
してゲート電極５０４〜５０７、容量電極５０８を形成した。この後、レジストマスクを
除去した。
【０２５３】
次に、ｐチャネル型薄膜トランジスタとする領域の半導体層を覆うようにフォトマスクを
用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層に
ゲート電極５０５〜５０７をマスクとして不純物元素を導入することにより低濃度不純物
領域を形成する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体層にリン
（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように５％のフォスフィ
ンをイオンドープすることによりｎ型を示す不純物領域を形成する。この後、レジストマ
スクを除去した。
【０２５４】
次に、ｎチャネル型薄膜トランジスタとする半導体層を覆うようにフォトマスクを用いて
レジストマスクを形成し、ｐチャネル型薄膜トランジスタとする領域の半導体層にゲート
電極５０４をマスクとして不純物元素を導入することによりｐ型を示すソース領域及びド
レイン領域５１４、５１５を形成する。ここでは、ｐチャネル型薄膜トランジスタとする
領域の半導体層にボロン（Ｂ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれる
ように１５％のジボランをイオンドープすることによって、ｐ型を示すソース領域及びド
レイン領域５１４、５１５を形成することができる。また、チャネル形成領域５１６が形
成される。この後、レジストマスクを除去した。
【０２５５】
次に、ゲート電極５０４〜５０７及び容量電極５０８の両側面にサイドウォール５１０を
形成する。ここでは、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ１００
ｎｍの酸化窒化珪素層を形成した後、ＬＰＣＶＤ法により厚さ２００ｎｍの酸化珪素層を
形成した。次に、酸化珪素層上にレジストを塗布した後、基板の裏面に形成された酸化珪
素層をウエットエッチングした。次に、酸化珪素層上のレジストを除去した後、酸化珪素
層及び酸化窒化珪素層をＣＨＦ３及びＯ２を用いてドライエッチングしてサイドウォール
５１０を形成する。なお、サイドウォール５１０の形成と同時に、第２の絶縁層の一部を
エッチングして除去する。第２の絶縁層の一部が除去されることによって、残存するゲー
ト絶縁層５１２は、ゲート電極５０４〜５０７、容量電極５０８、及びサイドウォール５
１０の下方に形成される。
【０２５６】
次に、ｐチャネル型薄膜トランジスタとする半導体層を覆うようにフォトマスクを用いて
レジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層にゲート
電極５０５〜５０７、容量電極５０８、及びサイドウォール５１０をマスクとして不純物
元素を導入することにより高濃度不純物領域を形成する。ここでは、ｎチャネル型薄膜ト
ランジスタとする領域の結晶性珪素層にリンを１×１０１９〜１×１０２０／ｃｍ３の濃
度で含まれるように５％のフォスフィンをイオンドープすることによって、ｎ型を示す高
濃度不純物領域を形成することができる。具体的には、ｎチャネル型薄膜トランジスタと
する領域の半導体層に、ソース領域又はドレイン領域５１７、５１８、ＬＤＤ領域５１９
、５２０、チャネル形成領域５２１が形成される。サイドウォール５１０の下方にＬＤＤ
領域５１９、５２０が形成される。また、容量素子の容量電極となる半導体層に低濃度不
純物領域５１１及び高濃度不純物領域５１３が形成される。この後、レジストマスクを除
去した。
【０２５７】
次に、水素を含む第４の絶縁層５２２を成膜した後、半導体層に添加された不純物元素の
活性化処理を行う。ここでは、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚
さ５０ｎｍの酸化窒化珪素層を形成した後、窒素雰囲気で５５０℃で４時間加熱して不純
物元素の活性化処理をした。
【０２５８】
次に、層間絶縁層の２層目となる第５の絶縁層５２３及び３層目となる第６の絶縁層５２
４を形成する。ここでは、第５の絶縁層５２３として、ＳｉＨ４、ＮＨ３、及びＮ２Ｏを
用いたプラズマＣＶＤ法により厚さ１００ｎｍの窒化酸化珪素層を形成した後、第６の絶
縁層５２４として、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ６００ｎ
ｍの酸化窒化珪素層を形成した。
【０２５９】
次に、結晶性珪素層の水素化処理を行う。ここでは、窒素雰囲気で４１０℃１時間の加熱
を行った。
【０２６０】
ここまでの工程を経た半導体装置の断面図が図９（Ａ）に相当する。
【０２６１】
次に、第６の絶縁層５２４上にレジストを塗布した後、フォトマスクを用いてレジストを
露光し現像してレジストマスクを形成し、選択的に第４の絶縁層５２２、第５の絶縁層５
２３、及び第６の絶縁層５２４をエッチングして、半導体層に達するコンタクトホール、
ゲート電極に達するコンタクトホールをそれぞれ形成する。ここでは、ＣＨＦ３及びＨ２
を用いたドライエッチングにより第４の絶縁層５２２、第５の絶縁層５２３、及び第６の
絶縁層５２４をエッチングした。次に、エッチング後にレジストマスクを除去した。
【０２６２】
次に、フッ酸を含むエッチャントで露呈している半導体層表面の酸化層を除去すると同時
に露呈している半導体層の表面を洗浄する。
【０２６３】
次に、スパッタリング法を用いて導電層を形成する。ここでは、ターゲットにチタンを用
いたスパッタリング法により厚さ６０ｎｍのチタン層を形成し、ターゲットに窒化チタン
を用いたスパッタリング法により厚さ４０ｎｍの窒化チタン層を形成し、ターゲットにア
ルミニウムを用いたスパッタリング法により厚さ５００ｎｍのアルミニウム層を形成し、
ターゲットにチタンを用いて厚さ１００ｎｍのチタン層を形成した。
【０２６４】
次に、レジストを塗布した後、フォトマスクを用いてレジストを露光した後現像してレジ
ストマスクを形成し、選択的に導電層をエッチングして、ソース電極またはドレイン電極
５２５〜５３２、ゲート引出配線５３５〜５３８、容量素子の容量配線５３３、５３４、
５３９、記憶素子の第２の電極層の引出配線５４１、導電層５４２を形成する。この後に
レジストマスクを除去する。
【０２６５】
ここまでの工程を経た半導体装置の断面図が図９（Ｂ）に相当する。同一基板上にロジッ
ク回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジスタと、電源部６
０３の薄膜トランジスタ及び容量素子とを形成することができる。
【０２６６】
次に、第６の絶縁層５２４、ソース電極またはドレイン電極５２５〜５３２、ゲート引出
配線５３５〜５３８、容量素子の容量配線５３３、５３４、５３９、記憶素子の第２の電
極層の引出配線５４１、及び導電層５４２を覆う第７の絶縁層５４０を形成する。ここで
は、第７の絶縁層５４０として、感光性ポリイミドを塗布した後、フォトマスクを用いて
感光性ポリイミドを露光した後現像し、３００℃で１時間加熱して感光性ポリイミドを焼
成して、引出配線５４１に達する開口と、導電層５４２に達する開口を有する厚さ１５０
０ｎｍの第７の絶縁層５４０を形成した。
【０２６７】
次に、第７の絶縁層５４０上に記憶素子の第１の電極層５４３、引出配線５４１に接続す
る導電層５４４、及びアンテナの下地膜５４５を形成する。ここでは、チタンをターゲッ
トとして厚さ１００ｎｍのチタン層を形成した後、チタン層上にレジストを塗布し、レジ
ストをフォトマスクで露光した後現像してレジストマスクを形成する。次に、レジストマ
スクを用いてチタン層を、ＢＣｌ３及びＣｌ２を用いてドライエッチングして、記憶素子
の第１の電極層５４３、引出配線５４１に接続する導電層５４４、及びアンテナの下地膜
５４５を形成した。この後、レジストマスクを除去した。
【０２６８】
ここまでの工程を経た半導体装置の断面図が図９（Ｃ）に相当する。
【０２６９】
次に、第１の電極層５４３、導電層５４４、アンテナの下地膜５４５、及び第７の絶縁
層５４０を覆うように、第８の絶縁層５４８を形成する。ここでは、第８の絶縁層として
は、感光性ポリイミドを塗布しフォトマスクを用いて感光性ポリイミドを露光及び現像し
た後、２５０℃で１時間加熱して、厚さ８００ｎｍの第８の絶縁層５４８を形成した。
【０２７０】
次に、下地膜５４５上にアンテナ５４６を形成する。ここでは、スクリーン印刷法によ
り銀ペーストを下地膜５４５上に印刷した後、２００℃で３０分加熱してアンテナ５４６
を形成した。
【０２７１】
次に、第１の電極層５４３及び第８の絶縁層５４８の一部に有機化合物を含む層５４９
を形成する。ここでは、厚さ１ｎｍのフッ化カルシウム層を蒸着し、厚さ１０ｎｍのＣｚ
ＰＡを蒸着し、厚さ１ｎｍのフッ化カルシウム層を蒸着して有機化合物を含む層５４９を
形成した。
【０２７２】
ここまでの工程を経た半導体装置の断面図が図１０（Ａ）に相当する。
【０２７３】
次に、有機化合物を含む層５４９、導電層５４４、及び第８の絶縁層５４８の一部に記
憶素子の第２の電極層５５０を蒸着法により形成する。第２の電極層５５０は導電層５４
４にも接続する。ここでは、試料１２としては、２１．１ａｔｏｍｓ％のスズを有するス
ズ及び銀の合金を厚さ２００ｎｍ形成した。また、試料１３としては、割合が４．３ａｔ
ｏｍｓ％のスズを有するスズ及び銀の合金を厚さ２００ｎｍ形成した。
【０２７４】
ここまでの工程を経た半導体装置の断面図が図１０（Ｂ）に相当する。本実施例では、同
一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジ
スタ及び記憶素子６００と、電源部６０３の薄膜トランジスタ及びアンテナとを形成する
ことができる。
【０２７５】
次に、第８の絶縁層５４８、第２の電極層５５０、アンテナ５４６を覆うように第９の
絶縁層５５１を形成する。ここでは、組成物を印刷法により印刷し、１６０℃３０分で焼
成して、第９の絶縁層５５１として厚さ１０〜３０μｍのエポキシ樹脂を形成した。なお
、第１の絶縁層から第２の電極層までの積層体を素子層５５４と示す。また、第９の絶縁
層５５１は素子層５５４を封止する封止層として機能する。
【０２７６】
次に、後の剥離工程を容易に行うために、レーザ光を剥離層に照射して、溝を形成した
。
【０２７７】
次に、第９の絶縁層５５１上に支持部材５５２を設ける。ここでは、支持部材５５２と
して熱剥離性フィルムを第９の絶縁層５５１に貼り付けた。
【０２７８】
ここまでの工程を経た半導体装置の断面図が図１１（Ａ）に相当する。
【０２７９】
次に、基板５０１から素子層５５４及び第９の絶縁層５５１を剥離する。具体的には、
剥離層５０２において、基板５０１と、素子層５５４及び絶縁層５５１を物理的手段によ
り剥離する。ここでは、粘着性を有するローラ５６１を支持部材５５２表面に設け、ロー
ラ５６１を回転させることで、素子層５５４及び絶縁層５５１を基板５０１から引き剥が
すことができた。
【０２８０】
ここまでの工程を経た半導体装置の断面図が図１１（Ｂ）に相当する。
【０２８１】
次に、剥離層から剥れた素子層５５４及び絶縁層５５１に第１の可撓性基板５６２を接
着させる。ここでは、素子層５５４及び絶縁層５５１表面に第１の可撓性基板として熱可
塑性接着層を含むラミネートフィルムを設け、１３５℃に加熱されたローラを押しつけて
、ラミネートフィルムを素子層５５４及び絶縁層５５１の表面に固着した。
【０２８２】
ここまでの工程を経た半導体装置の断面図が図１２（Ａ）に相当する。この後、支持部材
５５２に熱を加えて、支持部材５５２を第９の絶縁層５５１から剥した。
【０２８３】
次に、絶縁層５５１に第２の可撓性基板５８３を接着させる。ここでは、絶縁層５５１
表面に第２の可撓性基板５８３として熱可塑性接着層を含むラミネートフィルムを設け、
１３５℃に加熱されたローラを押しつけて、ラミネートフィルムを絶縁層５５１の表面に
固着した。
【０２８４】
この後、第１の可撓性基板、素子層、及び第２の可撓性基板５８３が重畳する部分に選
択的にＵＶレーザ光を照射して分断することで、半導体装置を作製することができた。
【０２８５】
次に、試料１１及び試料１４の作製工程について、図９、図２６乃至図２９を用いて説明
する。
【０２８６】
試料１２及び試料１３と同様に、図９（Ａ）〜（Ｃ）の工程を経て、第７の絶縁層５４０
上に記憶素子の第１の電極層５４３、引出配線５４１に接続する導電層５４４、及び接続
端子の下地膜５４５を形成する。
【０２８７】
次に、図２６（Ａ）に示すように、第１の電極層５４３、導電層５４４、及び第７の絶
縁層５４０を覆うように、第８の絶縁層５４８を形成する。
【０２８８】
次に、下地膜５４５上に導電層６２１を形成する。ここでは、スクリーン印刷法により
銀ペーストを下地膜５４５上に印刷した後、２００℃で３０分加熱して導電層６２１を形
成した。
【０２８９】
次に、第１の電極層５４３及び第８の絶縁層５４８の一部に有機化合物を含む層５４９
を形成する。ここでは、厚さ１ｎｍのフッ化カルシウム層を蒸着し、厚さ１０ｎｍのＣｚ
ＰＡを蒸着し、厚さ１ｎｍのフッ化カルシウム層を蒸着して有機化合物を含む層５４９を
形成した。
【０２９０】
ここまでの工程を経た半導体装置の断面図が図２６（Ａ）に相当する。
【０２９１】
次に、有機化合物を含む層５４９、導電層５４４、及び第８の絶縁層５４８の一部に記
憶素子の第２の電極層５５０を蒸着法により形成する。第２の電極層５５０は導電層５４
４にも接続する。ここでは、試料１１としては、スズを含まず、銀単体を用いて厚さ２０
０ｎｍ形成した。また、試料１４としては、割合が１００ａｔｏｍｓ％のスズ単体及び３
０〜４０ａｔｏｍｓ％のスズを有するスズ及び銀の合金を有する第２の電極層を厚さ２０
０ｎｍ形成した。
【０２９２】
ここまでの工程を経た半導体装置の断面図が図２６（Ｂ）に相当する。本実施例では、同
一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジ
スタ及び記憶素子６００と、電源部６０３の薄膜トランジスタとを形成することができる
。
【０２９３】
次に、第８の絶縁層５４８及び第２の電極層５５０、並びに導電層６２１の一部を覆う
ように第１０の絶縁層６２２を形成する。ここでは、第１０の絶縁層６２２として、組成
物を印刷法により印刷し、１６０℃３０分で焼成して、厚さ１０〜３０μｍのエポキシ樹
脂を形成した。なお、第１の絶縁層から接続端子までの積層体を素子層６２０と示す。ま
た、第１０の絶縁層６２２は素子層６２０を封止する封止層として機能する。
【０２９４】
次に、後の剥離工程を容易に行うために、レーザ光を剥離層に照射して、溝を形成した
（図示しない。）。
【０２９５】
次に、第１０の絶縁層６２２上に支持部材６２４を設ける。ここでは、支持部材６２４
として熱剥離フィルムを接着剤６２３を用いて第１０の絶縁層６２２に貼り付けた。
【０２９６】
ここまでの工程を経た半導体装置の断面図が図２７（Ａ）に相当する。
【０２９７】
次に、基板５０１から素子層６２０及び第１０の絶縁層６２２を剥離する。具体的には
、剥離層５０２において、基板５０１と、素子層６２０及び第１０の絶縁層６２２を物理
的手段により剥離する。ここでは、粘着性を有するローラを支持部材６２４表面に設け、
ローラを回転させることで、素子層６２０及び第１０の絶縁層６２２を基板５０１から引
き剥がすことができた。
【０２９８】
ここまでの工程を経た半導体装置の断面図が図２７（Ｂ）に相当する。
【０２９９】
次に、剥離層５０２から剥れた素子層６２０及び第１０の絶縁層６２２に第１の可撓性
基板５６２を接着させる。ここでは、素子層６２０表面に第１の可撓性基板５６２として
熱可塑性接着層を含むラミネートフィルムを設け、１３５℃に加熱されたローラを押しつ
けて、ラミネートフィルムを素子層６２０の表面に固着した。
【０３００】
ここまでの工程を経た半導体装置の断面図が図２８（Ａ）に相当する。この後、支持部材
６２４に熱を加えて、支持部材６２４を第１０の絶縁層６２２及び導電層６２１から剥し
た。
【０３０１】
次に、第１の可撓性基板５６２をダイシングフレームのＵＶシートに貼り付ける（図示
しない。）。ＵＶシートは粘着性を有するため、ＵＶシート上に第１の可撓性基板５６２
が固定される。次に、ＵＶシートに紫外光を照射して、ＵＶシートの粘着性を低減させる
。
【０３０２】
次に、導電層６２１上に接続端子６２５を形成する。接続端子６２５を形成することで
、後にアンテナとの位置合わせ及び接着を容易に行うことが可能である。ここでは、スク
リーン印刷法により銀ペーストを導電層６２１上に印刷した後、１２０℃で２０分加熱し
て接続端子６２５を形成した。
【０３０３】
次に、接続端子６２５にレーザビームを照射して、接続端子６２５、導電層６２１、及び
導電層５４２の間の密着性を高め、電気抵抗を低減させる。
【０３０４】
ここまでの工程を経た半導体装置の断面図が図２８（Ｂ）に相当する。
【０３０５】
次に、接続端子及び第１０の絶縁層６２２上に異方性導電接着剤を印刷したのち、焼成す
る。ここでは、１２０℃で５分焼成した。
【０３０６】
次に、素子層６２０を分断する。ここでは、素子層６２０及び第１の可撓性基板５６２に
レーザビームを照射して、素子層６２０を複数に分断する。なお、ここでは、レーザカッ
ト法を用いて素子層の一部を複数に分断したが、この方法の代わりにダイシング法、スク
ライビング法等を適宜用いることができる。この結果、分断された素子層を薄膜集積回路
６３０と示す。
【０３０７】
次に、ＵＶシートから薄膜集積回路６３０を剥がす。
【０３０８】
次に、アンテナ６３２を有する第２の可撓性基板６３１と、薄膜集積回路６３０とを異
方性導電接着剤６３３を用いて貼りあわせる。
【０３０９】
ここでは、アンテナ６３２と薄膜集積回路６３０とが、異方性導電接着剤６３３中の導
電性粒子６３４によって接続される。
【０３１０】
以上の工程により、図２９に示すように、非接触でデータの伝送が可能な半導体装置を
作製することができる。
【０３１１】
ここでは、一枚の基板上に複数個の半導体装置が配置されている。基板一枚あたりの剥
離成功率について、表３に示す。
【０３１２】
【表３】
【０３１３】
記憶素子の第２の電極層が微量のスズを含まず銀単体（試料１１）の場合、正常に剥離す
ることが困難であった。また、記憶素子の第２の電極層がスズ単体、または２１ａｔｏｍ
ｓ％以上の場合（試料１２、及び試料１４）、正常に剥離することが困難であった。しか
しながら、微量のスズを含み膜厚分布の均一性の高いスズ及び銀の合金、ここでは４．３
ａｔｏｍｓ％のスズを含むスズ及び銀の合金で記憶素子の第２の電極層を形成することで
、正常に剥離された。記憶素子の第２の電極層として、微量のスズ、代表的には１０ａｔ
ｏｍｓ％以下、さらには６．１ａｔｏｍｓ％以下（但し０ａｔｏｍｓ％を除く）のスズを
含むスズ及び銀の合金で記憶素子の第２の電極層を形成することで、高い割合で正常に剥
離が行われたことがわかる。
【実施例５】
【０３１４】
本発明の非接触でデータの送受信が可能な半導体装置は、例えば、紙幣、硬貨、有価証
券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、
食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することが
できる。これらの例に関して図１６及び図１７を用いて説明する。
【０３１５】
図１６（Ａ）は、本発明に係る半導体装置９０１０を内蔵したラベルの完成品の状態の
一例である。ラベル台紙（セパレート紙）９１１８上に、半導体装置９０１０を内蔵した
ラベル９０２０が形成されている。ラベル９０２０は、ボックス９１１９内に収納されて
いる。また、ラベル上には、その商品や役務に関する情報（商品名、ブランド、商標、商
標権者、販売者、製造者等）が記されており、一方、半導体装置９０１０には、その商品
（または商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の
知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装
置９０１０内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産
地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産
時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくこと
ができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることが
できる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側
からは書換え、消去等ができない仕組みになっている。
【０３１６】
図１６（Ｂ）は、半導体装置を内蔵したタグ９１２０を示している。半導体装置を内蔵
したタグを商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難さ
れた場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。
このように、半導体装置を内蔵したタグを備えることにより、所謂トレーサビリティ（ｔ
ｒａｃｅａｂｌｉｔｙ；複雑化した製造、流通の各段階で問題が生じた場合に、経路を遡
ることによって、その原因を迅速に把握できる態勢を整えること。）に優れた商品を流通
させることができる。
【０３１７】
図１６（Ｃ）は、本発明に係る半導体装置を内蔵したＩＤカード９１４１の完成品の状
態の一例である。上記ＩＤカードとしては、キャッシュカード、クレジットカード、プリ
ペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカ
ード類が含まれる。
【０３１８】
図１６（Ｄ）は、本発明に係る半導体装置９０１０を内蔵した無記名債券９１２２の完
成品の状態の一例である。上記無記名債券類には、切手、切符、チケット、入場券、商品
券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれる
が、勿論これらに限定されるものではない。また、無記名債権に限らず小切手、証券、約
束手形等の有価証券類、運転免許証、住民票等の証書類等に設けることもできる。
【０３１９】
図１６（Ｅ）は、半導体装置９１１０を内蔵した商品を包装するための包装用フィルム
類９１２７を示している。包装用フィルム類９１２７は、例えば、下層フィルム上に、半
導体装置９０１０を任意にばらまき、上層フィルムで覆うことによって作製することがで
きる。包装用フィルム類９１２７は、ボックス９１２９に収納されており、所望の量だけ
カッター９１２８で切り離して利用することができる。なお、包装用フィルム類９１２７
としての素材は特に制限されない。例えば、薄膜樹脂、アルミ箔、紙等を用いることがで
きる。
【０３２０】
図１７（Ａ）、（Ｂ）は、本発明に係る半導体装置９０１０を内蔵したラベル９０２０
を貼付した書籍９１２３、ペットボトル９１２４を示している。なお、もちろんこれらに
限定されず、お弁当等の包装紙等の包装用容器類、ＤＶＤソフト、ビデオテープ等の記録
媒体、自転車等の車両、船舶等の乗物類、鞄、眼鏡等の身の回り品、食料品、飲料等の食
品類、衣服、履物等の衣類、医療器具、健康器具等の保健用品類、家具、照明器具等の生
活用品類、医薬品、農薬等の薬品類、液晶表示装置、ＥＬ表示装置、テレビジョン装置（
テレビ受像機、薄型テレビ受像機）、携帯電話等の電子機器等様々な物品に設けることが
できる。本発明に用いられる半導体装置は非常に薄いため、上記書籍等の物品にラベルを
搭載しても、機能、デザイン性を損ねることがない。更に、本発明の半導体装置の場合、
アンテナ及びチップを一体形成でき、曲面を有する商品に直接半導体装置を転写すること
が容易になる。
【０３２１】
図１７（Ｃ）は、果物類９１３１の生鮮食品に、直接ラベル９０２０を貼り付けた状態
を示している。また、なお、ラベルを商品に貼り付けた場合、剥がされる可能性があるが
、包装用フィルム類によって商品をくるむと、包装用フィルム類を剥がすのは困難である
ため、防犯対策上多少のメリットがある。
【０３２２】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に本発明の半導体装置を設けること
により、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の
回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることによ
り、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保
健用品類、薬品類等に本発明の半導体装置を設けることにより、偽造や盗難の防止、薬品
類ならば、薬の服用の間違いを防止することができる。
【０３２３】
以上のように、本発明の半導体装置は物品あればどのようなものにでも設けて使用する
ことができる。本発明の半導体装置は、より薄く湾曲しやすいため、物品に貼り付けた際
に違和感なく用いることができる。なお、本実施の形態は、他の実施の形態、実施例と自
由に組み合わせて行うことができる。
【技術分野】
【０００１】
本発明は、有機化合物を含む層を有する素子を備えた可撓性を有する記憶装置及び半導
体装置並びにその作製方法に関する。
【背景技術】
【０００２】
半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等
に有機化合物を含む層を用いたトランジスタ、記憶素子、太陽電池等の素子の開発が盛ん
に行われている（例えば特許文献１）。
【０００３】
このような有機化合物を含む層を用いたトランジスタ、記憶素子、太陽電池等の素子を
有する半導体装置を利用したアプリケーションは様々なものが期待されており、小型、軽
量化を追及し、非可撓性な基板、代表的にはガラス基板やシリコンウエハーの代わりにフ
レキシブルなプラスチックフィルムを用いることが試みられている。
【０００４】
プラスチックフィルムの耐熱性は低いため、プロセスの最高温度を低くせざるを得ない
。このため、プラスチックフィルムに半導体素子を形成して半導体装置を作製する方法と
して、メタルマスクを用いた蒸着法やスパッタリング法が用いられている。
【０００５】
また、プラスチックフィルムは耐熱性が低いため、結果的にガラス基板上に形成する時
ほど良好な電気特性のトランジスタを形成できないのが現状である。
【０００６】
そこで、ガラス基板上にフォトリソグラフィー工程を用いて形成した微細な素子を基板
から剥離し、他の基材、例えばプラスチックフィルムなどに貼り付ける技術が提案されて
いる（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１４８０８０号公報
【特許文献２】特開２００３−１７４１５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、メタルマスクを用いた蒸着法やスパッタリング法を用いて記憶装置また
は半導体装置を作製する場合、メタルマスクのアライメントの位置合わせ工程が必要であ
る。このため、アライメントの位置あわせの不具合から製品の歩留まりが低下するという
問題がある。
【０００９】
また、メタルマスクを用いた蒸着法やスパッタリング法を用いて記憶装置または半導体
装置を作製する場合、アライメントのずれを考慮して素子設計を行う。このため、微細な
構造のトランジスタ、記憶素子、太陽電池等を作製することが困難であり、記憶装置また
は半導体装置の小型化、軽量化、高性能化が困難である。
【００１０】
さらに、特許文献２に示されるような剥離工程を用いて、有機化合物を含む層を有する
素子を剥離する場合、具体的には図１８に示すように基板１１０１上に剥離層１１０２を
形成し、剥離層１１０２上に下地膜として機能する絶縁層１１０３を形成し、下地膜とし
て機能する絶縁層１１０３上に第１の電極層１１０４を形成し、第１の電極層１１０４上
に有機化合物を含む層１１０５を形成し、有機化合物を含む層１１０５上に第２の電極層
１１０６を形成して、有機化合物を含む層１１０５を有する素子１１５１、及び素子１１
５１を有する層１１５７を剥離する場合、有機化合物を含む層１１０５と第２の電極層１
１０６の間で剥れるという問題がある。
【００１１】
この結果、プラスチックフィルム上に有機化合物を含む層を有する素子が設けられた記
憶装置及び半導体装置を歩留まり高く作製することが困難である。
【００１２】
また、有機化合物を含む層を有する記憶素子を有する記憶装置及び半導体装置は、使用
される環境により記憶素子にダメージを受けやすくなり、その結果、半導体装置の記憶機
能、具体的には書込み特性、読み出し特性、記憶保持特性等の信頼性の低下を招く恐れが
ある。
【００１３】
上記問題を鑑み、本発明は、有機化合物を含む層を有する素子が設けられたフレキシブ
ルな記憶装置及び半導体装置を歩留まり高く作製することを課題とする。また、記憶装置
及び半導体装置において、フレキシブルであり、且つ記憶機能の信頼性の高い記憶装置及
び半導体装置及びその作製方法を提供する。
【課題を解決するための手段】
【００１４】
本発明の一は、剥離層を有する基板上に素子層及び素子層を封止する絶縁層を有する積
層体を形成し、剥離層から積層体を剥離してフレキシブルな記憶装置及び半導体装置を作
製する方法であって、素子層において第１の電極層及び第２の電極層からなる一対の電極
間に有機化合物を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む
合金層で形成することを特徴とする。
【００１５】
なお、剥離層から積層体を剥離した後、可撓性基板に貼り付けてフレキシブルな記憶装置
及び半導体装置を作製してもよい。
【００１６】
また、本発明の一は、第１の電極層及び第２の電極層からなる一対の電極間に有機化合
物を含む層を有する記憶素子を含み、少なくとも一方の電極層はスズを含む合金層で形成
されるフレキシブルな記憶装置及び半導体装置であることを特徴とする。
【００１７】
なお、可撓性基板上に上記記憶素子を含む素子層が設けられていてもよい。
【００１８】
また、第１の電極層または第２の電極層は、スズを含む合金層で形成されることが好ま
しい。また、第１の電極層または第２の電極層は、１ａｔｏｍｓ％以上のスズを含む合金
であることが好ましい。さらには、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下、更には１
ａｔｏｍｓ％以上７ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上６ａｔｏｍｓ％以下、
更には１ａｔｏｍｓ％以上５ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上４ａｔｏｍｓ
％以下のスズを含む合金層であることが好ましい。
【００１９】
本発明において、スズを含む合金層の代表例は、スズの結晶転移を防止する金属元素を
含む合金である。代表的には、スズ及び銀の合金、スズ及びビスマスの合金、スズ及びア
ンチモンの合金、スズ及び銅の合金、スズ及び金の合金、スズ及び亜鉛の合金、スズ及び
インジウムの合金等がある。
【００２０】
また、素子層には、ＭＯＳトランジスタ、薄膜トランジスタ、有機半導体トランジスタ
等のトランジスタ、容量素子、抵抗素子、アンテナのいずれか一つ以上を含んでいてもよ
い。
【００２１】
また、本発明の記憶装置及び半導体装置は情報を記憶する機能を有する。また、本発明
の記憶装置及び半導体装置は、無線信号により命令やデータの送受信を行うと共に、当該
無線信号の送受信による情報や命令による処理結果を記憶する機能を有する。
【発明の効果】
【００２２】
本発明において、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を
含む層を有する記憶素子を有する記憶装置及び半導体装置において、少なくとも一方の電
極層はスズを含む合金層で形成される。スズは凝集エネルギーが比較的小さいため、スズ
を含む電極は有機化合物を含む層から剥れにくい。また、スズを含む合金層で少なくとも
一方の電極層を形成することにより、スズ結晶の結晶構造の変態による縮み、粗化を低減
することが可能である。また、スズを含む合金で少なくとも一方の電極層を形成すること
により、スズの結晶成長を阻害することができるため、膜厚分布変化を抑制することがで
きる。このため、記憶素子の記憶保持特性の経年変化を抑制することが可能であり、記憶
機能の信頼性の高い記憶装置及び半導体装置を歩留まり高く作製することができる。また
、極めて薄く、フレキシブルで、且つ記憶能力の信頼性の高い記憶装置及び半導体装置を
歩留まり高く作製することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の記憶装置の作製工程を示した断面図である。
【図２】本発明の記憶装置の作製工程を示した断面図である。
【図３】本発明に適用可能な記憶素子の構造を示した断面図である。
【図４】本発明の記憶装置の構成を示した図である。
【図５】本発明の記憶装置の構成を示した断面図である。
【図６】本発明の記憶装置の構成を示した図である。
【図７】本発明の半導体装置の構成を示した断面図である。
【図８】本発明の半導体装置の構成を示した図である。
【図９】本発明の半導体装置の作製工程を示した断面図である。
【図１０】本発明の半導体装置の作製工程を示した断面図である。
【図１１】本発明の半導体装置の作製工程を示した断面図である。
【図１２】本発明の半導体装置の作製工程を示した断面図である。
【図１３】本発明の半導体装置の作製工程を示した断面図である。
【図１４】本発明の半導体装置の作製工程を示した斜視図及び断面図である。
【図１５】本発明の半導体装置の作製工程を示した斜視図及び断面図である。
【図１６】本発明の半導体装置の応用例を示した図である。
【図１７】本発明の半導体装置の応用例を示した図である。
【図１８】従来の半導体装置を示した断面図である。
【図１９】本発明の半導体装置の測定結果を示した図である。
【図２０】本発明の半導体装置の測定結果を示した図である。
【図２１】本発明の半導体装置の測定結果及び試料の断面を示した図である。
【図２２】本発明の半導体装置の測定結果を示した図である。
【図２３】本発明の半導体装置の測定結果を示した図である。
【図２４】本発明の半導体装置の測定結果を示した図である。
【図２５】本発明の記憶素子の断面を観察した観察像である。
【図２６】本発明の半導体装置の作製工程を示した断面図である。
【図２７】本発明の半導体装置の作製工程を示した断面図である。
【図２８】本発明の半導体装置の作製工程を示した断面図である。
【図２９】本発明の半導体装置の作製工程を示した断面図である。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について図面を参照して説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成に
おいて、同じものを指す符号は異なる図面間で共通して用いる。
【００２５】
（実施の形態１）
本実施の形態では、本発明の記憶装置の主要な構成及びその作製方法について示す。代
表的には、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を
有する記憶素子が設けられたメモリセルがマトリクス状に配列されたメモリセルアレイを
有する記憶装置の作製方法について、図１、２、及び４を用いて説明する。また、記憶素
子の構造について、図３を用いて説明する。
【００２６】
図４（Ａ）に示すように、記憶装置１２７はメモリセルアレイ１３２及びメモリセルア
レイを駆動する駆動回路を有する。メモリセルアレイ１３２には、メモリセル２１がマト
リクス状に設けられている。メモリセル２１は、記憶素子１０７を有する（図１（Ａ）参
照。）。記憶素子１０７は、基板１００上に、第１の方向に延びた第１の電極層１０３と
、第１の電極層１０３上に形成された有機化合物を含む層１０５と、第１の方向と交差す
る第２の方向に延びた第２の電極層１０６とを有する。また、第２の電極層１０６を覆う
ように、保護膜として機能する絶縁層を設けてもよい。
【００２７】
以下に、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を
有する記憶素子、及び当該記憶素子を有する素子層を、歩留まり高く剥離する方法を示す
。
【００２８】
図１（Ａ）に示すように、基板１００上に剥離層１０１を形成し、剥離層１０１上に下
地膜として機能する絶縁層１０２を形成する。次に、絶縁層１０２上に第１の電極層１０
３を形成し、第１の電極層１０３及び下地膜として機能する絶縁層１０２上に、絶縁層（
または隔壁）１０４を形成する。なお、絶縁層（または隔壁）１０４は第１の電極層１０
３を露出するように開口部が形成される。絶縁層（または隔壁）１０４及び第１の電極層
上に有機化合物を含む層１０５を形成する。次に、有機化合物を含む層１０５、絶縁層（
または隔壁）１０４、及び下地膜として機能する絶縁層１０２上に第２の電極層１０６を
形成する。
【００２９】
第１の電極層１０３、有機化合物を含む層１０５、及び第２の電極層１０６により、記
憶素子１０７を構成する。また、ここでは、下地膜として機能する絶縁層１０２から第２
の電極層１０６までの積層物を素子層１１０という。
【００３０】
基板１００としては、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶
縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用
いる。上記に挙げた基板１００には、大きさや形状に制約がないため、例えば、基板１０
０として、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向
上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大
きな優位点である。
【００３１】
剥離層１０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タ
ングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（
Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、
ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イ
リジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元素、又は元素を主成分とする
合金、又は元素を主成分とする化合物からなる層を、単層又は複数の層を積層させて形成
する。珪素を剥離層として用いる場合には、珪素を含む層の結晶構造は、非晶質、微結晶
、多結晶のいずれの場合でもよい。ここでは、なお、塗布法は、溶液を被処理物上に吐出
させて成膜する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液
滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを
形成する方法である。
【００３２】
剥離層１０１が単層構造の場合、好ましくは、タングステン、モリブデン、又はタング
ステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは
酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステ
ンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タング
ステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する
。
【００３３】
剥離層１０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目と
して金属酸化物層、又は窒化酸化物層を形成する。代表的には、１層目として金属層タン
グステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層
目として、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物
、又はタングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化酸化物
を含む層を形成する。
【００３４】
剥離層１０１として、１層目として金属層、２層目として金属酸化物層の積層構造を形
成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成され
る絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層と
してタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属
層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等
を行って金属酸化物層を形成してもよい。
【００３５】
さらには、剥離層１０１として、１層目として金属層、２層目として金属窒化物層、又は
金属酸化窒化物層を形成してもよい。代表的には、１層目としてタングステン、モリブデ
ン、又はタングステンとモリブデンの混合物を含む層を形成した後、２層目としてとして
、タングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タング
ステン、モリブデン、又はタングステンとモリブデンの混合物の酸化窒化物を含む層を形
成すればよい。
【００３６】
タングステンの酸化物は、ＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが
２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１
）、ｘが３の場合（ＷＯ３）などがある。
【００３７】
また、上記の工程によると、基板１００に接するように剥離層１０１を形成しているが
、本発明はこの工程に制約されない。基板１００に接するように下地となる絶縁層を形成
し、その絶縁層に接するように剥離層１０１を設けてもよい。
【００３８】
下地膜として機能する絶縁層１０２は、スパッタリング法やプラズマＣＶＤ法、塗布法
、印刷法等により、無機化合物を用いて単層又は多層で形成する。無機化合物の代表例と
しては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等がある。なお、下地膜とし
て機能する絶縁層１０２に、窒化珪素、窒化酸化珪素、酸化窒化珪素等を用いることによ
り、外部から後に形成される素子層へ水分や、酸素等の気体が侵入することを防止するこ
とができる。
【００３９】
さらには、下地膜として機能する絶縁層１０２を積層構造としても良い。例えば、無機
化合物を用いて積層してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪
素を積層して形成しても良い。
【００４０】
第１の電極層１０３は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法、電解
メッキ法、無電解メッキ法、蒸着法等を用い、導電性の高い金属、合金、化合物等からな
る単層または多層構造を用いて形成することができる。
【００４１】
第１の電極層１０３としては、インジウム錫酸化物（以下、ＩＴＯと示す）、または珪
素を含有したインジウム錫酸化物、２〜２０ａｔｏｍｉｃ％の酸化亜鉛を含む酸化インジ
ウム等が挙げられる。また、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎ
ｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化
チタン、窒化タングステン、窒化モリブデン）等を用いることも可能である。
【００４２】
また、第１の電極層１０３としては、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカ
リ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等
のアルカリ土類金属、アルミニウム（Ａｌ）およびこれらのいずれかを含む合金（マグネ
シウム−銀合金、アルミニウム−リチウム合金）、ユーロピウム（Ｅｕ）、イッテルビウ
ム（Ｙｂ）等の希土類金属およびこれらいずれかを含む合金等が挙げられる。
【００４３】
また、第１の電極層１０３として、スズ合金で形成することができる。スズ合金の代表
例としては、スズ及び銀の合金、スズ及びビスマスの合金、スズ及びアンチモンの合金、
スズ及び銅の合金、スズ及び金の合金、スズ及び亜鉛の合金、スズ及びインジウムの合金
等がある。さらには、銀、ビスマス、アンチモン、銅、金、亜鉛、及びインジウムから選
ばれる１種類以上の元素及びスズとの合金を用いて第１の電極層１０３を形成してもよい
。なお、第１の電極層１０３は、１ａｔｏｍｓ％以上のスズを含む合金であることが好ま
しい。さらには、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上
７ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上６ａｔｏｍｓ％以下、更には１ａｔｏｍ
ｓ％以上５ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上４ａｔｏｍｓ％以下のスズを含
む合金層であることが好ましい。
【００４４】
有機化合物を含む層１０５は、蒸着法、電子ビーム蒸着法、塗布法等を用いて形成する
ことができる。
【００４５】
ここでは、５０〜２００ｎｍのチタン層をスパッタリング法により成膜した後、フォト
リソグラフィー法により所望の形状にエッチングして第１の電極層１０３を形成する。次
に、蒸着法によりＮＰＢで形成される有機化合物を含む層を形成する。
【００４６】
第２の電極層１０６は、蒸着法、スパッタリング法、ＣＶＤ法、印刷法、塗布法等を用い
て形成することができる。第２の電極層１０６は、スズ合金で形成することができる。ス
ズ合金の代表例としては、スズ及び銀の合金、スズ及びビスマスの合金、スズ及びアンチ
モンの合金、スズ及び銅の合金、スズ及び金の合金、スズ及び亜鉛の合金、スズ及びイン
ジウムの合金等がある。さらには、銀、ビスマス、アンチモン、銅、金、亜鉛、及びイン
ジウムから選ばれる１種類以上の元素及びスズとの合金を用いて第２の電極層１０６を形
成してもよい。なお、第２の電極層は、１ａｔｏｍｓ％以上のスズを含む合金であること
が好ましい。さらには、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下、更には１ａｔｏｍｓ
％以上７ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上６ａｔｏｍｓ％以下、更には１ａ
ｔｏｍｓ％以上５ａｔｏｍｓ％以下、更には１ａｔｏｍｓ％以上４ａｔｏｍｓ％以下のス
ズを含む合金層であることが好ましい。
【００４７】
また、第２の電極層１０６を積層構造とすることもできる。代表的には、第１の層とし
てスズ合金層を形成した後、第２の層としてチタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）
、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（
Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、
マグネシウム（Ｍｇ）、または金属材料の窒化物（例えば、窒化チタン、窒化タングステ
ン、窒化モリブデン）等の金属層を形成してもよい。第２の層を形成することで、記憶素
子にデータを書き込むときに高電流の通電が生じた場合、第１の層であるスズ合金層が剥
れることを防止することができる。
【００４８】
第１の電極層１０３または第２の電極層１０６としてスズを含む合金層で形成すること
により、スズ結晶の結晶構造の変態による縮み、粗化を低減することが可能である。また
、スズ単体で蒸着するとスズの結晶成長により、第１の電極層１０３または第２の電極層
において局所的に膜厚分布に変化が生じ、第１の電極層及び第２の電極層の間隔が離れる
領域が生じる。しかしながら、スズを含む合金層で第１の電極層１０３または第２の電極
層１０６を形成することで、第１の電極層１０３または第２の電極層１０６における局所
的な膜厚分布のムラの発生を抑制することができる。また、蒸着法によりスズ単体で形成
した第１の電極層１０３または第２の電極層１０６は膜質が悪くなってしまう。しかしな
がら、蒸着法によりスズを含む合金層で第１の電極層１０３または第２の電極層１０６を
形成することで、平坦な膜が得られる。このため、データ変動を回避することが可能であ
り、記憶機能の信頼性を高めることができる。
【００４９】
ここでは、蒸着法によりスズ及び銀を同時に蒸着して、スズ及び銀合金で第２の電極層
１０６を形成する。
【００５０】
ここで、記憶素子１０７のより具体的な構造について図３を用いて以下に示す。
【００５１】
図３（Ａ）に示すように、第１の電極層１０３及び第２の電極層１０６に印加された電圧
により、結晶状態や導電性、形状が変化するような有機化合物を含む層１０５を形成する
ことで、記憶素子１０７が形成される。第１の電極層１０３及び第２の電極層１０６に印
加された電圧により、有機化合物を含む層１０５の結晶状態や導電性、形状が変化するこ
とで、記憶素子の電気抵抗が変化する。当該変化を用いて、０または１のデータを記録す
ることができる。
【００５２】
ここでは、有機化合物を含む層１０５は有機化合物層３００で形成される。なお、有機
化合物層３００は、単層の有機化合物層または複数の有機化合物層で形成することができ
る。
【００５３】
有機化合物を含む層１０５の厚さは、第１の電極層１０３及び第２の電極層１０６への
電圧印加により記憶素子の電気抵抗が変化する厚さが好ましい。有機化合物を含む層１０
５の代表的な膜厚は、１ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍ、更に好
ましくは５〜３０ｎｍである。
【００５４】
有機化合物層３００は、正孔輸送性を有する有機化合物又は電子輸送性を有する有機化合
物を用いて形成することができる。
【００５５】
正孔輸送性の有機化合物としては、例えば、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタ
ロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）の他、４，
４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡ
ＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ
］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−
トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’
−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：Ｔ
ＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略
称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フ
ェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’−ビス［Ｎ−（４−ビフェニ
リル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＢＰＢ）、４，４’，４’’−トリ
（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これ
らに限定されることはない。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔
移動度を有する物質である。
【００５６】
電子輸送性を有する有機化合物としては、トリス（８−キノリノラト）アルミニウム（
略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌ
ｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：Ｂｅ
Ｂｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニ
ウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等か
らなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル
）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシ
フェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、
チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯
体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，
３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチ
ルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７
）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）
−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）
−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール
（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロ
イン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ
２／Ｖｓ以上の電子移動度を有する物質である。
【００５７】
なお、上記範囲外の移動度を有する物質であっても良く、例えば２，３−ビス（４−ジフ
ェニルアミノフェニル）キノキサリン（略称：ＴＰＡＱｎ）、９−［４−（Ｎ−カルバゾ
リル）］フェニル−１０−フェニルアントラセン（以下、ＣｚＰＡと記す。）等を用いて
形成してもよい。
【００５８】
また、有機化合物層３００は上記に示す有機化合物を複数混合して形成してもよい。ま
た、上記に示す有機化合物を積層して形成してもよい。
【００５９】
また、有機化合物層３００は、正孔輸送性もしくは電子輸送性を有する有機化合物に絶
縁物が混合されていても良い。なお、絶縁物は、均一に分散されている必要はない。絶縁
物を混合することにより、有機化合物層３００のモルフォロジーを向上することができる
。よって、部分的な膜の結晶化等を抑制することができるため、さらに記憶素子毎の挙動
のばらつきを抑制することができる。
【００６０】
また、図３（Ｂ）に示すように、有機化合物を含む層１０５として、有機化合物層３０
０及びバッファ層３０１で形成してもよい。バッファ層３０１は、熱的及び化学的に安定
な無機化合物または有機化合物で形成する。代表的には、無機絶縁物、無機半導体、また
は有機絶縁物で形成する。
【００６１】
バッファ層３０１が無機絶縁物または有機絶縁物の場合は、トンネル効果により第１の
電極層または第２の電極層から有機化合物層へ、正孔又は電子の電荷を注入する層である
。バッファ層３０１は、所定の電圧において、トンネル効果により有機化合物層３００へ
電荷を注入することが可能な厚さで形成する。バッファ層３０１の代表的な厚さは、０．
１ｎｍ以上４ｎｍ以下、好ましくは０．１ｎｍ以上２ｎｍ以下の絶縁層である。バッファ
層３０１の膜厚は、０．１ｎｍ以上４ｎｍ以下と極めて薄いため、バッファ層３０１にお
いてトンネル効果が生じ、有機化合物層３００への電荷注入性が高まる。このため、バッ
ファ層３０１は、厚さが４ｎｍより厚くなると、バッファ層３０１におけるトンネル効果
が生じにくくなるので、有機化合物層３００への電荷注入が困難となり、記憶素子の書き
込み時の印加電圧が上昇する。
【００６２】
バッファ層３０１を形成する無機絶縁物の代表例としては、酸化リチウム、酸化ナトリウ
ム、酸化カリウム、酸化ルビジウム、酸化ベリリウム、酸化マグネシウム、酸化カルシウ
ム、酸化ストロンチウム、酸化バリウム、酸化セシウム、酸化ジルコニウム、酸化ハフニ
ウム、酸化フランシウム、酸化タンタル、酸化テクネチウム、酸化マンガン、酸化鉄、酸
化コバルト、酸化パラジウム、酸化銀、アルミナ、酸化ガリウム、酸化ビスマス等に代表
される絶縁性を有する酸化物が挙げられる。
【００６３】
また、バッファ層３０１を形成する無機絶縁物の代表例としては、フッ化リチウム、フッ
化ナトリウム、フッ化カリウム、フッ化セシウム、フッ化ベリリウム、フッ化マグネシウ
ム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウム、フッ化アルミニウム、
フッ化銀、フッ化マンガン等に代表される絶縁性を有するフッ化物、塩化リチウム、塩化
ナトリウム、塩化カリウム、塩化セシウム、塩化ベリリウム、塩化カルシウム、塩化バリ
ウム、塩化アルミニウム、塩化スズ、塩化銀、塩化亜鉛、塩化チタン、塩化ストロンチウ
ム、塩化鉄、塩化パラジウム、塩化アンチモン、塩化ストロンチウム、塩化タリウム、塩
化銅、塩化マンガン、塩化ルテニウム等に代表される絶縁性を有する塩化物、臭化カルシ
ウム、臭化セシウム、臭化銀、臭化バリウム、臭化リチウム等に代表される絶縁性を有す
る臭化物、ヨウ化ナトリウム、ヨウ化カリウム、ヨウ化バリウム、ヨウ化タリウム、ヨウ
化銀、ヨウ化チタン、ヨウ化カルシウム、ヨウ化珪素、ヨウ化セシウム等に代表される絶
縁性を有するヨウ化物が挙げられる。
【００６４】
また、バッファ層３０１を形成する無機絶縁物の代表例としては、炭酸リチウム、炭酸カ
ルシウム、炭酸ナトリウム、炭酸マンガン、炭酸ストロンチウム、炭酸バリウム、炭酸鉄
、炭酸コバルト、炭酸ニッケル、炭酸銅、炭酸銀、炭酸亜鉛等に代表される絶縁性を有す
る炭酸塩、硫化リチウム、硫化カルシウム、硫化ナトリウム、硫化マグネシウム、硫化ス
トロンチウム、硫化バリウム、硫化チタン、硫化ジルコニウム、硫化マンガン、硫化鉄、
硫化コバルト、硫化ニッケル、硫化銅、硫化銀、硫化亜鉛、硫化アルミニウム、硫化イン
ジウム、硫化スズ、硫化アンチモン、硫化ビスマス等に代表される絶縁性を有する硫酸塩
、硝酸リチウム、硝酸カリウム、硝酸ナトリウム、硝酸マグネシウム、硝酸カルシウム、
硝酸ストロンチウム、硝酸バリウム、硝酸チタン、硝酸ジルコニウム、硝酸マンガン、硝
酸鉄、硝酸コバルト、硝酸ニッケル、硝酸銅、硝酸銀、硝酸亜鉛、硝酸アルミニウム、硝
酸インジウム、硝酸スズ等に代表される絶縁性を有する硝酸塩、窒化アルミニウム、窒化
珪素等に代表される絶縁性を有する窒化物が挙げられる。
【００６５】
なお、バッファ層３０１を無機絶縁物で形成する場合、バッファ層３０１の膜厚は、０．
１ｎｍ以上４ｎｍ以下が好ましい。絶縁層の膜厚が４ｎｍ以上になると、書き込み時の印
加電圧が上昇する。
【００６６】
バッファ層３０１を形成する有機絶縁物の代表例としては、ポリイミド、アクリル樹脂、
ポリアミド、ベンゾシクロブテン樹脂、ポリエステル、ノボラック樹脂、メラミン樹脂、
フェノール樹脂、エポキシ樹脂、シリコーン樹脂、フラン樹脂、ジアリルフタレート樹脂
等に代表される有機樹脂が挙げられる。
【００６７】
また、バッファ層３０１は無機絶縁物、有機絶縁物、半導体で形成された層を単層で設け
てもよいし、異なる無機絶縁物、有機絶縁物、半導体で形成された層を積層させて複数層
としても良い。例えば、無機絶縁物層及び半導体層の積層、無機絶縁物層及び有機絶縁物
層の積層、有機絶縁物層及び半導体層の積層等を適宜用いることができる。
【００６８】
バッファ層３０１を形成する無機半導体の代表例としては、シリコン、ゲルマニウム、
酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化チタン、酸化鉄、酸化
クロム、酸化銅、酸化マンガンシリコン、酸化ニッケル、酸化亜鉛、シリコンゲルマニウ
ム、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム
、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムなどの半導体を用いる
ことができる。なお、バッファ層３０１は必ずしも一種の半導体から構成される必要はな
く、複数の半導体材料が混合されていても良い。
【００６９】
なお、バッファ層３０１を無機半導体で形成する場合、バッファ層３０１の膜厚は、０
．１ｎｍ以上であれば特に限定されず、例えば１０ｎｍ以下の薄い膜厚でも良いし、それ
以上であっても良い。
【００７０】
バッファ層３０１の形成方法としては、蒸着法、電子ビーム蒸着法、スパッタリング法、
ＣＶＤ法等を用いることができる。また、スピンコート法、ゾル−ゲル法、印刷法または
液滴吐出法等を用いることができる。
【００７１】
また、図３（Ｃ）に示すように、有機化合物を含む層１０５として、有機化合物層３０
０及び凹凸を有する連続的なバッファ層３０２を用いて形成してもよい。但し、バッファ
層の凸部における厚さは０．１ｎｍ以上１０ｎｍ以下、好ましくは２ｎｍ以上８ｎｍ以下
、凹部における厚さは、０．１ｎｍ以上４ｎｍ未満、好ましくは１ｎｍ以上２ｎｍ未満で
あることが好ましい。
【００７２】
また、図３（Ｄ）に示すように、有機化合物を含む層１０５として、有機化合物層３０
０及び分散された非連続な絶縁層３０３を用いて形成してもよい。非連続な絶縁層３０３
は、島状、縞状、網目状等の形状を有してもよい。
【００７３】
更には、バッファ層３０１〜３０３の代わりに、絶縁性粒子を設けてもよい。このとき
の絶縁性粒子は、粒径は０．１ｎｍ以上４ｎｍ以下、さらには１ｎｍ以上４ｎｍ以下であ
ることが好ましい。
【００７４】
なお、図３（Ｂ）〜（Ｄ）では、第１の電極層１０３及び有機化合物層３００の間にバッ
ファ層３０１〜３０３を設けたが、第２の電極層１０６及び有機化合物層３００の間にバ
ッファ層３０１〜３０３を設けてもよい。
【００７５】
さらには、図３（Ｅ）に示すように、第１の電極層１０３及び有機化合物層３００の間
と、有機化合物層３００及び第２の電極層１０６の間に、上記バッファ層３０１〜３０３
または絶縁性粒子を設けてもよい。
【００７６】
第１の電極層１０３及び有機化合物層３００の間、または有機化合物層３００及び第２
の電極層１０６の間に、厚さが４ｎｍ以下、好ましくは２ｎｍ以下の無機絶縁物または有
機絶縁物で形成されるバッファ層を設けることにより、当該絶縁層にトンネル電流が流れ
るため、記憶素子の書き込み時の印加電圧及び電流値のばらつきを低減することが可能で
ある。また、第１の電極層１０３及び有機化合物層３００の間、または有機化合物層３０
０及び第２の電極層１０６の間に、厚さが４ｎｍ以下、好ましくは２ｎｍ以下の無機絶縁
物または有機絶縁物で形成されるバッファ層を設けることにより、トンネル効果による電
荷注入性が上昇し、有機化合物層３００の膜厚を厚くすることが可能であり、初期状態で
のショートを防止することが可能である。この結果、記憶装置及び半導体装置の信頼性を
向上させることが可能である。
【００７７】
また、上記構成とは異なる構成として、第１の電極層１０３及び有機化合物を含む層１０
５の間、もしくは第２の電極層１０６と有機化合物を含む層１０５の間に、整流作用を有
する素子を設けてもよい（図３（Ｆ））。整流作用を有する素子とは、代表的には、ショ
ットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、あ
るいはゲート電極とドレイン電極を接続したトランジスタ等がある。もちろん、他の構成
のダイオードでも構わない。ここでは、第１の電極層１０３と有機化合物を含む層１０５
の間に、半導体層３０４、３０５を含むＰＮ接合ダイオード３０６を設けた場合を示す。
半導体層３０４、３０５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。こ
のように整流作用を有する素子を設けることにより、メモリセルの選択性を向上し、読み
出しや書き込みを向上させることができる。
【００７８】
次に、図１（Ｂ）に示すように、第２の電極層１０６上に封止層１１１を形成する。次
に、封止層１１１表面に粘着部材１１２を貼りあわせる。
【００７９】
封止層１１１は、塗布法を用いて組成物を塗布し、乾燥加熱して形成することが好まし
い。このような封止層１１１としては、後の剥離工程での保護層として設けるため、表面
の凹凸の少ない絶縁層であることが好ましい。このような絶縁層は、塗布法により形成す
ることができる。また、ＣＶＤ法やスパッタリング法等により薄膜を形成した後、ＣＭＰ
法により表面を研磨して封止層１１１を形成してもよい。また、ＣＶＤ法やスパッタリン
グ法等により薄膜を形成した後レジスト層を形成し、レジスト層及び薄膜をエッチングし
て封止層１１１を形成してもよい。
【００８０】
塗布法を用いて形成された封止層１１１は、アクリル樹脂、ポリイミド樹脂、メラミン樹
脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリア
セタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリ
ルフタレート樹脂等の有機化合物、シリカガラスに代表されるシロキサンポリマー系材料
を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合
を含む無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキ
オキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキ
サンポリマーに代表される珪素に結合される水素がメチルやフェニルのような有機基によ
って置換された有機シロキサンポリマーで形成される。また、上記のＣＶＤ法やスパッタ
リング法等により形成される薄膜としては、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒
化珪素等がある。
【００８１】
ここでは、封止層１１１は、塗布法により組成物を塗布し、焼成してエポキシ樹脂を形
成する。
【００８２】
粘着部材１１２としては、光可塑型粘着フィルム、熱可塑型粘着フィルム等を用いるこ
とができる。なお、粘着部材１１２として、フィルムの代わりに、粘着性を有するテープ
、シート、基板、ローラ等を適宜用いることができる。また、粘着部材１１２として、光
可塑型粘着フィルム、熱可塑型粘着フィルム等を用いた後、ローラで巻きとることができ
る。さらには、粘着部材１１２の代わりに、静電気力や吸着力により封止層１１１の表面
に付着する部材を着設してもよい。ここでは、粘着部材１１２として、光可塑型粘着フィ
ルムを用いる。
【００８３】
なお、第１の絶縁層１０２、第１の電極層１０３、絶縁層１０４、有機化合物を含む層１
０５、第２の電極層１０６、封止層１１１のいずれかを形成した後、剥離層１０１の金属
酸化物層を脆弱化させるための加熱処理を行ってもよい。または、隔壁として機能する絶
縁層１０４若しくは封止層１１１を形成する際の加熱と共に、剥離層１０１の金属酸化物
層を脆弱化させてもよい。
【００８４】
次に、図１（Ｃ）に示すように、剥離層１０１及び下地膜として機能する絶縁層１０２
の間を剥離する。ここでは、剥離層１０１に形成される金属酸化物層において、剥離層を
有する基板１００及び素子層１１０を物理的手段により剥離する。物理的手段とは、力学
的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を変化
させる手段を指している。物理的手段は、代表的には機械的な力を加えること（例えば人
間の手や把持具による剥離や、ローラを回転させる分離処理）である。
【００８５】
なお、本実施の形態においては、基板と素子層との間に、金属層及び金属酸化物層を有す
る剥離層を形成し、当該金属酸化物層を加熱処理により脆弱化して、当該素子層を物理的
に剥離する方法を用いたがこれに限られない。（１）基板と素子層との間に、剥離層とし
て水素を含む非晶質珪素層を設け、レーザ光の照射により非晶質珪素層に含まれる水素ガ
スを放出させて基板を剥離する方法、（２）基板と素子層との間に金属層及び金属酸化物
層を有する剥離層を形成し、当該金属酸化物層を結晶化により脆弱化し、剥離層を溶液に
よりエッチングで除去する方法、（３）素子層及び封止層１１１が形成された基板１００
のみを機械的に削除する、又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガ
スにより基板１００をエッチングで除去する方法、（４）基板と素子層との間に剥離層と
して金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層
の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチングで
除去した後、脆弱化された金属酸化物層において物理的に剥離する方法等を適宜用いるこ
とが出来る。
【００８６】
ここでは、第２の電極層１０６は、スズを含む合金で形成されており、弾性を有するため
変形しやすい。このため、剥離層１０１及び下地膜として機能する絶縁層１０２の間を剥
離する際に、素子層１１０及び封止層１１１に力が加わり、素子層１１０及び封止層１１
１が曲げられることがあっても、第２の電極層１０６で当該力を吸収するため、有機化合
物を含む層１０５及び第２の電極層１０６で剥れずに、剥離層１０１及び下地膜として機
能する絶縁層１０２の間で剥れる。
【００８７】
次に、図１（Ｄ）に示すように、粘着部材１１２を封止層１１１から剥す。この結果、
薄型で信頼性の高い記憶装置１１３を作製することができる。
【００８８】
また、図１（Ｃ）の後、図２（Ａ）に示すように、下地膜として機能する絶縁層１０２
に可撓性基板１２０を接着材１２２を用いて貼りあわせてもよい。
【００８９】
可撓性基板１２０としては、可撓性を有する基板を用いることが好ましく、薄くて軽い
ものが好ましい。代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエ
チレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピ
レンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイ
ド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等のプラスチック
基板、繊維質な材料からなる紙、セラミックシート等を用いることができる。当該基板を
用いる場合、封止層１１１と可撓性基板１２０との間に接着材１２２を設けて、封止層１
１１及び可撓性基板１２０を貼りあわせる。
【００９０】
また、可撓性基板１２０として、繊維質な材料からなる紙または基材フィルム（ポリエ
ステル、ポリアミド、無機蒸着フィルム等）と接着性有機樹脂フィルム（アクリル系有機
樹脂、エポキシ系有機樹脂等）との積層フィルムなどを用いることもできる。当該基板を
用いる場合、可撓性基板１２０及び絶縁層１０２を熱圧着し、接着性有機樹脂フィルムを
可塑化させた後、硬化させることで、積層フィルムに絶縁層１０２を固着させることがで
きる。この場合は、絶縁層１０２及び可撓性基板１２０の間に接着材１２２を別途設ける
必要は無い。
【００９１】
この後、図２（Ｂ）に示すように、封止層１１１から粘着部材１１２を剥すことにより
、記憶装置１２８を形成することができる。
【００９２】
この後、図２（Ｃ）に示すように、封止層１１１に接着材１２３を用いて可撓性基板１
２５を貼り付けて、記憶装置１２６を形成することができる。
【００９３】
図２（Ｂ）に示す記憶装置１２８のように素子層１１０または封止層１１１の一方の面
に可撓性基板を有することで、記憶装置の機械的強度を高めることが可能である。また、
図２（Ｃ）に示す記憶装置１２６のように素子層１１０及び封止層１１１の周囲を可撓性
基板で封止することにより、機械的強度及び外部環境に対する耐性を高めることが可能で
ある。
【００９４】
以上の工程により、歩留まり高く記憶素子を有するフレキシブルな記憶装置を作製する
ことができる。
【００９５】
次に、上記で示す記憶装置のデータの書き込み動作及び読み出し動作について図４を用
いて示す。
【００９６】
図４（Ａ）に示すように、メモリセル２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続され
る第１の電極層と、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第２の電極層と、有機化合
物を含む層とを有する。有機化合物を含む層は、第１の電極層と第２の電極層の間に設け
られる。
【００９７】
メモリセルにデータの書き込みを行う際の動作について説明する。データの書き込みは、
電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモ
リセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加え
ていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【００９８】
メモリセル２１にデータ「１」を書き込む場合、まず、デコーダ１３３、１３４およびセ
レクタ１３５によってメモリセル２１を選択する。具体的には、デコーダ１３４によって
、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、デコー
ダ１３３とセレクタ１３５によって、メモリセル２１に接続されるビット線Ｂ３を読み出
し／書き込み回路１３６に接続する。そして、読み出し／書き込み回路１３６からビット
線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、当該メモリセル２１を構成する第１の
電極層と第２の電極層の間には電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶ
ことで、当該導電層間に設けられた有機化合物を含む層の特性を物理的もしくは電気的に
変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、デ
ータ「１」の状態の第１の電極層と第２の電極層の間の電気抵抗が、データ「０」の状態
と比して、大幅に小さくなるように変化させるとよく、電圧Ｖｗは５〜１５Ｖ、あるいは
−５〜−１５Ｖとすればよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるい
は（３〜５Ｖ、−１２〜−２Ｖ）などとすることができる。
【００９９】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「
１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線
を浮遊状態とすればよい。メモリセル中のメモリ素子には、ダイオード特性など、選択性
を確保できる特性を有する必要がある。
【０１００】
一方、メモリセル２１にデータ「０」を書き込む場合は、メモリセル２１には電気的作用
を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ
１３３、１３４およびセレクタ１３５によってメモリセル２１を選択するが、読み出し／
書き込み回路１３６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あ
るいは非選択ワード線の電位と同程度とし、メモリセル２１を構成する第１の電極層と第
２の電極層の間に、メモリセル２１の電気特性を変化させない程度の電圧（例えば−５〜
５Ｖ）を印加すればよい。
【０１０１】
次に、メモリセルからデータの読み出しを行う際の動作について説明する（図４（Ｂ）、
（Ｃ）参照）。データの読み出しは、メモリセルの電気特性が、データ「０」を有するメ
モリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、デ
ータ「０」を有するメモリセルを構成する第１の電極層と第２の電極層の間の実効的な電
気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、デー
タ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の
差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み
回路は、読み出し部分の構成として、例えば、図４（Ｂ）に示す抵抗素子１４６と差動増
幅器１４７を用いた回路１３６を考えることができる。抵抗素子１４６は抵抗値Ｒｒを有
し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１４６の代わりにトランジスタ１４８を用
いても良いし、差動増幅器の代わりにクロックドインバータ１４９を用いることも可能で
ある（図４（Ｃ））。クロックドインバータ１４９には、読み出しを行うときにＨｉ、行
わないときにＬｏｗとなる信号又は反転信号が入力される。勿論、回路構成は図４（Ｂ）
及び（Ｃ）に限定されない。
【０１０２】
メモリセル２１からデータの読み出しを行う場合、まず、デコーダ１３３、１３４および
セレクタ１３５によってメモリセル２１を選択する。具体的には、デコーダ１３４によっ
て、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖｙを印加する。また、デコ
ーダ１３３とセレクタ１３５によって、メモリセル２１に接続されるビット線Ｂ３を読み
出し／書き込み回路１３６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素
子１４６（抵抗値Ｒｒ）とメモリセル２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割に
よって決定される値となる。従って、メモリセル２１がデータ「０」を有する場合には、
Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２１が
データ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）
となる。その結果、図４（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択す
ることで、図４（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となる
ように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ
／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１０３】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１
．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０
」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータ
が「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メ
モリセルの読み出しを行うことができる。
【０１０４】
上記の方法によると、有機化合物を含む層１０５の電気抵抗は、抵抗値の相違と抵抗分割
を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない
。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない
。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダ
イオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０１０５】
以上に示すように、本実施の形態により、記憶機能の信頼性の高いフレキシブルな記憶
装置を歩留まり高く作製することができる。
【０１０６】
（実施の形態２）
本実施の形態では、上記実施の形態で示した剥離方法を用いて形成した記憶装置の他の
形態について説明する。代表的には、メモリセルにスイッチング素子及び記憶素子を有す
るメモリセルアレイを有する記憶装置の主要な構成について、図５及び図６を用いて説明
する。図５は本実施の形態の記憶装置の断面図を示し、図６は本実施の形態の記憶装置の
構造を示す。
【０１０７】
図６（Ａ）に示すように、本実施の形態の記憶装置２２１はメモリセルアレイ２２２及
びメモリセルアレイ２２２を駆動する駆動回路を有する。メモリセルアレイ２２２は、複
数のメモリセル２２０がマトリクス状に設けられている。また、図６（Ａ）及び図５に示
すように、記憶装置２２１は、下地膜として機能する絶縁層１５０上に、駆動回路を構成
するトランジスタ、ここではデコーダ２２４を構成するトランジスタ１５２、スイッチン
グ素子として機能するトランジスタ１５１、及び当該トランジスタ１５１に接続された記
憶素子１０７が形成される。記憶素子１０７は、絶縁層２０５上に形成される第１の電極
層１０３、有機化合物を含む層１０５、及び第２の電極層１０６を有する。なお、有機化
合物を含む層１０５は、第１の電極層１０３、及び第１の電極層１０３の一部を覆う隔壁
として機能する絶縁層１０４上に形成される。また、トランジスタ１５１として、薄膜ト
ランジスタを用いている。また、第２の電極層１０６を覆って保護層として機能する絶縁
層を有してもよい。
【０１０８】
また、下地膜として機能する絶縁層１５０から第２の電極層１０６の積層体を覆うよう
に封止層１１１が形成される。ここでは、封止層１１１に覆われる積層体を素子層２０１
と示す。
【０１０９】
また、素子層２０１及び封止層１１１は可撓性基板１２０、１２５で封止されている。
なお、可撓性基板１２０は接着材１２２で封止層１１１に貼り付けられており、可撓性基
板１２５は接着材１２３で封止層１１１に貼り付けられている。
【０１１０】
基板上に形成された素子層２０１の剥離方法、並びに素子層及び封止層１１１への可撓
性基板の貼り付け方法に関しては、上記実施の形態を適宜適用することができる。
【０１１１】
トランジスタ１５１、１５２は、Ｓｉウエハーを用いたＭＯＳトランジスタ、ＳＯＩ基
板を用いたＭＯＳトランジスタ、薄膜トランジスタ、有機半導体トランジスタ等を適宜用
いることができる。ここでは、トランジスタ１５１、１５２として薄膜トランジスタを用
いて示す。なお、ここでは、薄膜トランジスタとしてトップゲート型の薄膜トランジスタ
を示しているがこれに限定される物ではない。ボトムゲート型の薄膜トランジスタを適用
することが可能である。
【０１１２】
記憶素子１０７は、絶縁層２０５上に形成される。このように、絶縁層２０５を設けて記
憶素子１０７を形成することによって第１の電極層１０３を自由にレイアウトすることが
できる。つまり、トランジスタ１５１の上方に記憶素子１０７を形成することが可能とな
る。その結果、記憶装置をより高集積化することが可能となる。
【０１１３】
絶縁層２０５は、上記実施の形態で示した絶縁層１０４と同様の材料および形成方法を
適宜用いて形成することができる。
【０１１４】
素子層２０１及び封止層１１１に貼り付ける可撓性を有する基板としては、実施の形態
１の可撓性基板１２０で示した可撓性基板、熱可塑性樹脂を有するフィルム、繊維質な材
料からなる紙、セラミックシート等を用いることで、記憶装置の小型、薄型、軽量化を図
ることが可能である。
【０１１５】
次に、本実施の形態で示す記憶装置のデータの書き込み動作及び読み出し動作について
図６を用いて示す。
【０１１６】
メモリセル２２０は、ワード線Ｗｙ（１≦ｙ≦ｎ）と、ビット線Ｂｘ（１≦ｘ≦ｍ）と
、トランジスタ１５１と、記憶素子１０７とを有する。記憶素子１０７は、一対の導電層
の間に、有機化合物を含む層が挟まれた構造を有する。トランジスタ１５１のゲート電極
はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接
続され、残る一方は記憶素子が有する第１の電極層と接続される。記憶素子１０７の残る
第２の電極層は接続端子と接続される。また、接続端子は共通電極（電位Ｖｃｏｍ）と接
続される。
【０１１７】
次に、メモリセルアレイ２２２にデータの書き込みを行うときの動作について説明する
。
【０１１８】
ここでは、３行３列目のメモリセル２２０に電気的作用によりデータを書き込む場合につ
いて説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモ
リセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化さ
せた状態を「１」とする。
【０１１９】
メモリセル２２０にデータ「１」を書き込む場合、まず、デコーダ２２３、２２４および
セレクタ２２５によってメモリセル２２０を選択する。具体的には、デコーダ２２４によ
って、メモリセル２２０に接続されるワード線Ｗ３に所定の電圧Ｖ２２を印加する。また
、デコーダ２２３とセレクタ２２５によって、メモリセル２２０に接続されるビット線Ｂ
３を読み出し／書き込み回路２２６に接続する。そして、読み出し／書き込み回路２２６
からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
【０１２０】
こうして、メモリセルを構成するトランジスタ１５１をオン状態とし、記憶素子１０７に
、ビット線を電気的に接続し、おおむねＶｗ＝Ｖｃｏｍ−Ｖ２１の電圧を印加する。なお
、記憶素子１０７の第２の電極層は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗ
を適切に選ぶことで、当該導電層間に設けられた有機化合物を含む層１０５を物理的もし
くは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作時にお
いて、データ「１」の状態の第１の電極層と第２の電極層の間の電気抵抗が、データ「０
」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）さ
せてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ
、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良
い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１２１】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「
１」が書き込まれないよう制御する。具体的には、非選択のワード線に接続されるメモリ
セルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は
浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【０１２２】
一方、メモリセル２２０にデータ「０」を書き込む場合は、メモリセル２２０には電気的
作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコ
ーダ２２３、２２４およびセレクタ２２５によってメモリセル２２０を選択するが、読み
出し／書き込み回路２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、
ビット線Ｂ３を浮遊状態とする。その結果、記憶素子１０７には、小さい電圧（例えば−
５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０
」書き込みが実現される。
【０１２３】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの
読み出しは、記憶素子１０７の電気特性が、データ「０」を有するメモリセルとデータ「
１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有する
メモリセルを構成する記憶素子の電気抵抗が読み出し動作時においてＲ０、データ「１」
を有するメモリセルを構成する記憶素子の電気抵抗が読み出し動作時においてＲ１とし、
電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し
／書き込み回路は、読み出し部分の構成として、例えば、図６（Ｂ）に示す抵抗素子２４
６と差動増幅器２４７を用いた回路２２６を考えることができる。抵抗素子２４６は抵抗
値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジス
タ２５０を用いても良いし、差動増幅器の代わりにクロックドインバータ２５１を用いる
ことも可能である（図６（Ｃ））。勿論、回路構成は図６（Ｂ）及び（Ｃ）に限定されな
い。
【０１２４】
３列３行目メモリセル２２０からデータの読み出しを行う場合、まず、デコーダ２２３、
２２４およびセレクタ２２５によってメモリセル２２０を選択する。具体的には、デコー
ダ２２４によって、メモリセル２２０に接続されるワード線Ｗ３に所定の電圧Ｖ２４を印
加し、トランジスタ１５１をオン状態にする。また、デコーダ２２３とセレクタ２２５に
よって、メモリセル２２０に接続されるビット線Ｂ３を読み出し／書き込み回路２２６の
端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（
抵抗値Ｒｒ）と記憶素子１０７（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定
される値となる。従って、メモリセル２２０がデータ「０」を有する場合には、Ｖｐ０＝
Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２０
がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ
１＋Ｒｒ）となる。その結果、図６（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるよ
うに選択することで、図６（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１
の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて
、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１２５】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ
＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ１５１のオン
抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７Ｖとな
りＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３
ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことが
できる。
【０１２６】
上記の方法によると、記憶素子１０７の抵抗値の相違と抵抗分割を利用して、電圧値で読
み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差
を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電
気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場
合には、しきい値電圧の差を利用して読み出しても構わない。
【０１２７】
以上に示すように、本実施の形態により、記憶機能の信頼性の高いフレキシブルな記憶
装置を歩留まり高く作製することができる。
【０１２８】
（実施の形態３）
本実施の形態では、上記実施の形態で示した剥離方法を用いて形成した半導体装置の一
形態について以下に説明する。代表的には、無線信号により命令やデータの送受信を行う
ことのできる半導体装置の主要な構成について、図７及び図８を用いて説明する。図７は
本実施の形態の半導体装置の断面図を示し、図８は本実施の形態の半導体装置の構造を示
す。
【０１２９】
図８は、無線信号により命令やデータの送受信を行うことのできる半導体装置の一構成
例を示すブロック図である。このような半導体装置は、アンテナ３１２、高周波回路部３
１３、電源回路部３１５、ロジック回路部３１７を要素として含んでいる。アンテナ３１
２は、リーダライタとも呼ばれる通信装置と信号の送受信を行う。信号を送る搬送波の周
波帯は、長波帯の３０〜１３５ｋＨｚ、短波帯の６．７８ＭＨｚ、１３．５６ＭＨｚ、２
７．１２５ＭＨｚ、４０．６８ＭＨｚ、５．０ＭＨｚ、マイクロ波帯の２．４５ＧＨｚ、
５．８ＧＨｚ、２４．１２５ＧＨｚ等が適用される。アンテナ３１２は通信周波数帯に応
じてコイル型やモノポール若しくはダイポール型の形態となる。
【０１３０】
アンテナ３１２が受信した搬送波は、検波容量部３１４を介して電源回路部３１５と、ロ
ジック回路部３１７に分流する。電源回路部３１５では整流回路部３２０によって半波整
流され、それが保持容量部３２２に充電される。定電圧回路部３２４は受信した搬送波の
電力に対してある一定以上の電力が供給されても、一定電圧を出力してこの半導体装置に
あるロジック回路部３１７等の動作に必要な電力を供給する。
【０１３１】
高周波回路部３１３における復調回路部３１８は、搬送波を復調してロジック回路部３１
７の動作に必要なクロック信号を生成し、さらにそれを補正する機能を有するＰＬＬ回路
部３２８と、コード認識及び判定回路部３２６に信号を出力する。例えば、復調回路部３
１８は、振幅変調（ＡＳＫ）の受信信号から、振幅の変動を”０”又は”１”の受信デー
タとして検出する。復調回路部３１８は、例えばローパスフィルターを含んで構成されて
いる。また、変調回路部３１６は送信データを振幅変調（ＡＳＫ）の送信信号として送信
する。
【０１３２】
コード認識及び判定回路部３２６は、命令コードを認識し判定する。コード認識及び判定
回路部３２６が認識及び判定する命令コードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏ
ｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラ
グ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａ
ｌｕｅ）等である。また、コード認識及び判定回路部３２６は、送信エラーを識別する巡
回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
コード認識及び判定回路部３２６からの結果は、メモリコントローラ部３３０に出力され
る。メモリコントローラ部３３０は、判定結果に基づいて、メモリ部３３２の読み出しを
制御する。メモリ部３３２から読み出されたデータは、符号化回路部３３４にて符号化さ
れ、変調回路部３１６によって変調を行い、応答信号が生成する。
【０１３３】
メモリ部３３２の構成としては、上記実施の形態１で示すような記憶素子を有するメモリ
セルや、上記実施の形態２で示すようなスイッチング素子に接続される記憶素子を有する
メモリセルを適宜用いることができる。また、上記実施の形態で示すようなメモリセルの
他に固定データのみを記憶するマスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、Ｓ
ＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの任意読み出
し書き込み可能メモリ、電荷蓄積浮遊電極を有する不揮発性メモリなどを適用することが
できる。
【０１３４】
このように、図８で示す半導体装置は、リーダライタとも呼ばれる通信装置からの命令を
受信して、メモリ部３３２にデータを書き込み、若しくはメモリ部３３２からデータを読
み出す機能を有している。
【０１３５】
次に、本実施の形態の半導体装置の断面構造について、図７を用いて説明する。
【０１３６】
ここで、半導体装置の一部として、メモリコントローラ部３３０、メモリ部３３２、ア
ンテナ３１２、及び検波容量部３１４の断面図を示す（図７参照）。代表的には、下地膜
として機能する絶縁層３２１上に、メモリコントローラ部３３０を構成するトランジスタ
１５２、メモリ部３３２を構成するトランジスタ１５１及び当該トランジスタ１５１に接
続された記憶素子１０７、検波容量部３１４の容量素子３３１及びトランジスタ３３３、
アンテナ３１２を示す。なお、ここでは図示しないが、アンテナ３１２及びトランジスタ
３３３は電気的に接続している。
【０１３７】
記憶素子１０７は、絶縁層２０５上に形成される第１の電極層１０３、有機化合物を含
む層１０５、及び第２の電極層１０６を有する。第２の電極層１０６は、上記実施の形態
で示すようにスズ合金層で形成される。なお、有機化合物を含む層１０５は、第１の電極
層１０３、及び第１の電極層１０３の一部を覆う隔壁として機能する絶縁層１０４上に形
成される。また、スイッチング素子として機能するトランジスタ１５１は、薄膜トランジ
スタを用いて形成する。また、第２の電極層１０６を及びアンテナ３１２を覆って保護層
として機能する絶縁層を有してもよい。なお、下地膜として機能する絶縁層１５０からア
ンテナ３１２までの積層体を素子層３４１と示す。
【０１３８】
また、素子層３４１を覆うように封止層１１１が形成される。
【０１３９】
また、素子層３４１及び封止層１１１が可撓性基板１２０、１２５で封止されている。
なお、可撓性基板１２０は接着材１２２で素子層３４１及び封止層１１１に貼り付けられ
ており、可撓性基板１２５は接着材１２３で封止層１１１に貼り付けられている。
【０１４０】
基板上に形成された素子層３４１の剥離方法、及び素子層への可撓性基板の貼り付け方
法に関しては、上記実施の形態を適宜適用することができる。
【０１４１】
以上に示すように、本実施の形態により、記憶機能の信頼性が高く、無線で情報を送受
信することが可能なフレキシブルな半導体装置を歩留まり高く作製することができる。
【実施例１】
【０１４２】
本実施例では、無線信号により命令やデータの送受信を行うことのできる半導体装置にお
いて、スイッチング素子に接続される記憶素子がマトリクス状に配置されたメモリセルア
レイを有する半導体装置の作製方法について、図９〜図１５を用いて以下に説明する。
【０１４３】
基板５０１上に剥離層５０２を形成する。基板５０１としてはガラス基板を用いる。ま
た、剥離層５０２としては、金属層及び金属酸化物層の積層構造とする。金属層としては
、スパッタリング法により得られる３０ｎｍ〜２００ｎｍのタングステン層、窒化タング
ステン層、またはモリブデン層を用いる。
【０１４４】
次に、金属酸化物層としては、金属層の表面を酸化させて金属酸化物層を形成する。金属
酸化物層の形成方法は、純水やオゾン水を用いて表面を酸化して形成してもよいし、酸素
プラズマで酸化して形成してもよい。また、酸素を含む雰囲気で加熱を行って金属酸化物
層を形成してもよい。また、後の絶縁層の形成工程で形成してもよい。この場合、絶縁層
として酸化珪素層や酸化窒化珪素層をプラズマＣＶＤ法で形成する際に、剥離層５０２表
面が酸化されて金属酸化物層が形成される。
【０１４５】
次に、金属酸化物層上に第１の絶縁層５０３を形成する。第１の絶縁層５０３としては、
酸化珪素層、窒化珪素層または酸化窒化珪素層等の絶縁層を用いる。代表的な一例は第１
の絶縁層５０３として２層構造から成り、ＰＣＶＤ法によりＳｉＨ４、ＮＨ３、及びＮ２
Ｏを反応ガスとして成膜される窒化酸化珪素層を５０〜１００ｎｍ、ＳｉＨ４、及びＮ２
Ｏを反応ガスとして成膜される酸化窒化珪素層を１００〜１５０ｎｍの厚さに積層形成す
る構造が採用される。また、第１の絶縁層５０３の一層として膜厚１０ｎｍ以下の窒化珪
素層、或いは酸化窒化珪素層を用いることが好ましい。また、窒化酸化珪素層と、酸化窒
化珪素層と、窒化珪素層とを順次積層した３層構造を用いてもよい。ここでは下地絶縁膜
として第１の絶縁層５０３を形成した例を示したが、特に必要でなければ設ける必要はな
い。
【０１４６】
次に、第１の絶縁層５０３上に半導体層を形成する。半導体層は、非晶質構造を有する半
導体層を公知の手段（スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）に
より成膜する。次に、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケル
などの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体層上に第１のフォトマ
スクを用いてレジストマスクを形成した後、所望の形状にエッチングして、半導体層を形
成する。なお、プラズマＣＶＤ法を用いれば、第１の絶縁層と、非晶質構造を有する半導
体層とを大気に触れることなく連続的に積層することができる。この半導体層の厚さは２
５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体層の材料に
限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで
形成すると良い。
【０１４７】
また、非晶質構造を有する半導体層の結晶化処理として連続発振のレーザを用いてもよく
、非晶質半導体層の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体
レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、
Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調
波（３５５ｎｍ）を適用すればよい。連続発振のレーザを用いる場合には、出力１０Ｗの
連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換
する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方
法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光
に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／
ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０
００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体層を移動させて照射すればよ
い。
【０１４８】
また、非晶質構造を有する半導体層の結晶化処理としてＳＬＳ方式（Ｓｅｑｕｅｎｔｉａ
ｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ ｍｅｔｈｏｄ）を用いてもよい。
ＳＬＳ法は、パルス発振のエキシマレーザー光を、スリット状のマスクを介して、試料に
照射するものである。１ショット毎に、試料とレーザ光の相対位置をスーパーラテラル成
長による結晶長さ程度ずらして結晶化を行うことで、人工的に制御したスーパーラテラル
成長による結晶を連続的に形成させる方法である。
次に、必要があれば薄膜トランジスタのしきい値を制御するために、微量な不純物元素
（ボロンまたはリン）のドーピングを半導体層に対して行う。ここでは、ジボラン（Ｂ２
Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【０１４９】
次に、後に容量素子の容量電極となる半導体層に第２フォトマスクを用いてレジストマ
スクを形成し、不純物元素を導入することにより低濃度不純物領域を形成する。不純物元
素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることがで
きる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができ
る。ここでは、半導体層にリン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含
まれるように導入することによりｎ型を示す不純物領域を形成する。
【０１５０】
次に、フッ酸を含むエッチャントで半導体層表面の酸化層を除去すると同時に半導体層
の表面を洗浄する。
【０１５１】
次に、半導体層を覆う第２の絶縁層を形成する。第２の絶縁層はプラズマＣＶＤ法また
はスパッタリング法を用い、厚さを１〜２００ｎｍとする。好ましくは１０ｎｍ〜５０ｎ
ｍと薄くしてシリコンを含む絶縁層の単層または積層構造で形成した後にマイクロ波によ
るプラズマを用いた表面窒化処理を行う。第２の絶縁層は、後に形成される薄膜トランジ
スタのゲート絶縁層として機能する。
【０１５２】
次に、第２の絶縁層上にゲート電極５０４〜５０７、容量電極５０８を形成する。スパ
ッタリング法を行って得られた膜厚１００ｎｍ〜５００ｎｍの導電層上に第３のフォトマ
スクを用いてレジストマスクを形成した後、所望の形状にエッチングして、ゲート電極５
０４〜５０７、及び容量電極５０８を形成する。
【０１５３】
ゲート電極５０４〜５０７及び容量電極５０８の材料としては、シリコンとシリサイド反
応する材料であればよく、Ｔｉ、Ｗ、Ｎｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｃｏ、Ｚｒ、Ｖ、Ｐｄ、
Ｈｆ、Ｐｔ、Ｆｅから選ばれた元素、または前記元素を主成分とする合金材料若しくは化
合物材料の単層、またはこれらの積層で形成してもよい。ただし、薄膜トランジスタのゲ
ート電極としては高融点金属が好ましく、ＷまたはＭｏを用いる。ゲート電極５０４〜５
０７及び容量電極５０８を積層とする場合には、上層となる材料層が上述した材料であれ
ば、下層となる材料層は、リン等の不純物元素をドーピングした多結晶シリコン層として
もよい。また、上層に上記材料を用い、下層に上記材料の窒化物を用いて形成してもよい
。このとき下層を金属窒化物とすることで、上層の金属が、ゲート絶縁層やその下層の半
導体層に拡散することを防ぐことができる。
【０１５４】
次に、ｐチャネル型薄膜トランジスタとする領域の半導体層を覆うように第４のフォトマ
スクを用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導
体層にゲート電極５０５〜５０７をマスクとして不純物元素を導入することにより低濃度
不純物領域を形成する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体層
にリン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように導入するこ
とによりｎ型を示す不純物領域を形成する。
【０１５５】
次に、レジストマスクを除去して、ｎチャネル型薄膜トランジスタとする半導体層を覆う
ように第５のフォトマスクを用いてレジストマスクを形成し、ｐチャネル型薄膜トランジ
スタとする領域の半導体層にゲート電極５０４をマスクとして不純物元素を導入すること
によりｐ型を示す不純物領域を形成する。ｐ型を示す不純物元素としては、ボロン（Ｂ）
やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｐチャ
ネル型薄膜トランジスタとする領域の半導体層にボロン（Ｂ）を１×１０１９〜１×１０
２０／ｃｍ３の濃度で含まれるように導入することによって、ｐ型を示す不純物領域を形
成することができる。その結果、ｐチャネル型薄膜トランジスタとする領域の半導体層に
、ソース領域又はドレイン領域５１４、５１５、及びチャネル形成領域５１６が形成され
る。
【０１５６】
次に、ゲート電極５０４〜５０７及び容量電極５０８の両側面にサイドウォール５１０を
形成する。サイドウォール５１０の作製方法としては、まず、第２の絶縁層、ゲート電極
５０４〜５０７、及び容量電極５０８を覆うように、プラズマＣＶＤ法やスパッタリング
法等により、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂等の有機材
料を含む層を単層又は積層して第３の絶縁層を形成する。次に、第３の絶縁層を、垂直方
向を主体とした異方性エッチングにより選択的にエッチングすることによって、ゲート電
極５０４〜５０７、容量電極５０８の側面に接する絶縁層（サイドウォール５１０）を形
成する。なお、サイドウォール５１０の形成と同時に、第２の絶縁層の一部をエッチング
して除去する。第２の絶縁層の一部が除去されることによって、残存するゲート絶縁層５
１２は、ゲート電極５０４〜５０７、容量電極５０８、及びサイドウォール５１０の下方
に形成される。
【０１５７】
次に、ｐチャネル型薄膜トランジスタとする半導体層を覆うように第６のフォトマスクを
用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層に
ゲート電極５０５〜５０７、容量電極５０８、及びサイドウォール５１０をマスクとして
不純物元素を導入することにより高濃度不純物領域を形成する。不純物元素の導入後にレ
ジストマスクは除去する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体
層にリン（Ｐ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように導入する
ことによって、ｎ型を示す高濃度不純物領域を形成することができる。その結果、ｎチャ
ネル型薄膜トランジスタとする領域の半導体層に、ソース領域又はドレイン領域５１７、
５１８、ＬＤＤ領域５１９、５２０、チャネル形成領域５２１が形成される。サイドウォ
ール５１０の下方にＬＤＤ領域５１９、５２０が形成される。また、容量素子の容量電極
となる半導体層に低濃度不純物領域５１１及び高濃度不純物領域５１３が形成される。
【０１５８】
ｎチャネル型薄膜トランジスタに含まれる半導体層にＬＤＤ領域を形成し、ｐチャネル型
薄膜トランジスタに含まれる半導体層にＬＤＤ領域を設けない構造を示したが、もちろん
これに限られず、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタの両
方の半導体層にＬＤＤ領域を形成してもよい。
【０１５９】
次に、スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて、水素を含
む第４の絶縁層５２２を成膜した後、半導体層に添加された不純物元素の活性化処理およ
び水素化処理を行う。不純物元素の活性化処理および水素化処理は、炉での熱処理（３０
０〜５５０℃で１〜１２時間の熱処理）または、ランプ光源を用いたラピッドサーマルア
ニール法（ＲＴＡ法）を用いる。水素を含む第４の絶縁層５２２は、ＰＣＶＤ法により得
られる窒化酸化珪素層を用いる。ここでは、水素を含む第４の絶縁層５２２の膜厚は、５
０ｎｍ〜２００ｎｍとする。加えて、結晶化を助長する金属元素、代表的にはニッケルを
用いて半導体層を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッ
ケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む第４の絶縁層５
２２は、層間絶縁層の１層目である。
【０１６０】
次に、スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて層間絶縁層
の２層目となる第５の絶縁層５２３及び３層目となる第６の絶縁層５２４を形成する。第
５の絶縁層５２３及び第６の絶縁層５２４としては、酸化珪素層、窒化珪素層または酸化
窒化珪素層などの絶縁層の単層または積層を用いる。ここでは第５の絶縁層５２３の膜厚
は５０〜２００ｎｍ、第６の絶縁層５２４の膜厚は３００ｎｍ〜８００ｎｍとする。
【０１６１】
ここまでの工程を経た半導体装置の断面図が図９（Ａ）に相当する。
【０１６２】
次に、第９のフォトマスクを用いてレジストマスクを形成し、選択的に第４の絶縁層５２
２、第５の絶縁層５２３、及び第６の絶縁層５２４をエッチングして、半導体層に達する
コンタクトホール、ゲート電極に達するコンタクトホールをそれぞれ形成する。そして、
エッチング後にレジストマスクを除去する。
【０１６３】
次に、フッ酸を含むエッチャントで露呈している半導体層表面の酸化層を除去すると同時
に露呈している半導体層の表面を洗浄する。
【０１６４】
次に、スパッタリング法を用いて導電層を形成する。この導電層は、Ｔｉ、Ｗ、Ｎｉ、Ｃ
ｒ、Ｍｏ、Ｔａ、Ｃｏ、Ｚｒ、Ｖ、Ｐｄ、Ｈｆ、Ｐｔ、Ｆｅ、Ａｌ、Ｃｕから選ばれた元
素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの
積層で形成する。
【０１６５】
次に、第１０のフォトマスクを用いてレジストマスクを形成し、選択的に導電層をエッチ
ングして、ソース電極またはドレイン電極５２５〜５３２、ゲート引出配線５３５〜５３
８、容量素子の容量配線５３３、５３４、５３９、記憶素子の第２の電極層の引出配線５
４１、導電層５４２を形成する。なお、ここでは図示しないが、導電層５４２は、アンテ
ナ及び電源部の薄膜トランジスタと電気的に接続している。導電層のエッチング後にレジ
ストマスクを除去する。
【０１６６】
ここまでの工程を経た半導体装置の断面図が図９（Ｂ）に相当する。本実施例では１０枚
のフォトマスクを用いて、同一基板上にロジック回路部の薄膜トランジスタと、メモリ部
の薄膜トランジスタと、アンテナ及び電源部の薄膜トランジスタ及び容量素子とを形成す
ることができる。
【０１６７】
次に、ロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジスタ
と、電源部６０３の薄膜トランジスタ及び容量素子を覆う第７の絶縁層５４０を形成する
。第７の絶縁層５４０は、酸化珪素を含む絶縁層または有機樹脂層を用いる。無線チップ
の信頼性を向上させる上では酸化珪素を含む絶縁層を用いることが好ましい。また、後に
形成するアンテナをスクリーン印刷法で形成する場合には平坦面を有していることが望ま
しいため、塗布法を用いる有機樹脂層を用いることが好ましい。第７の絶縁層５４０は、
実施者が適宜、選択すればよい。また、本実施例では後に形成するアンテナが駆動回路及
びメモリ部と重なる例を示しているため、第７の絶縁層５４０は、アンテナとの絶縁を図
る層間絶縁層として機能している。輪状（例えば、ループアンテナ）又はらせん状のアン
テナとする場合には、アンテナの両端のうち一方を下層の配線で引き回すため、第７の絶
縁層５４０を設けることが好ましい。ただし、マイクロ波方式を適用し、線状（例えば、
ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等のアンテナとする場合
には、後に形成するアンテナが駆動回路及びメモリ部と重ならないように配置できるため
、第７の絶縁層５４０は特に設けなくともよい。
【０１６８】
次に、第１１のフォトマスクを用いてレジストマスクを形成し、選択的に第７の絶縁層５
４０をエッチングして、引出配線５４１に達する開口と、導電層５４２に達する開口を形
成する。そして、エッチング後にレジストマスクを除去する。
【０１６９】
次に、第７の絶縁層５４０上に金属層を形成する。金属層としては、Ｔｉ、Ｎｉ、Ａｕか
ら選ばれる単層またはそれらの積層を用いる。次に、第１２のフォトマスクを用いてレジ
ストマスクを形成し、選択的に金属層をエッチングして、記憶素子の第１の電極層５４３
、引出配線５４１に接続する導電層５４４、及びアンテナの下地膜５４５を形成する。な
お、ここでの第１の電極層５４３、導電層５４４、及び下地膜５４５は、レジストマスク
を用いることなく、メタルマスクを用いたスパッタリング法で選択的に形成することもで
きる。アンテナの下地膜５４５を設けることで、アンテナとの接触面積を広く確保するこ
とができる。また、回路設計のレイアウトによっては、特に導電層５４４及び引出配線５
４１を形成しなくともよい。
【０１７０】
ここまでの工程を経た半導体装置の断面図が図９（Ｃ）に相当する。
【０１７１】
次に、第１の電極層５４３、導電層５４４、アンテナの下地膜５４５、及び第７の絶縁
層５４０を覆うように、第８の絶縁層５４８を形成する。第８の絶縁層としては、第７の
絶縁層５４０と同様の材料を用いて形成することができる。ここでは、０．８〜１．５μ
ｍの感光性ポリイミドを塗布し第１３のフォトマスクを用いて感光性ポリイミドを露光及
び現像した後、２００〜３５０℃で加熱して、第８の絶縁層５４８を形成する。
【０１７２】
次に、下地膜５４５上にアンテナ５４６を形成する。アンテナ５４６はスパッタリング
法を用いてＡｌまたはＡｇなど金属層を形成した後、フォトマスクを用いてエッチングす
る方法、或いはスクリーン印刷法を用いることができる。フォトマスク数を削減すること
を優先するのであれば、スクリーン印刷法を用いてアンテナを形成すればよい。ここでは
、銀ペーストを用いて印刷したのち、２００〜３５０℃で焼成して、厚さ５〜２０μｍの
アンテナ５４６を形成する。
【０１７３】
次に、第１の電極層５４３及び第８の絶縁層５４８の一部に有機化合物を含む層５４９
を形成する。有機化合物を含む層５４９は、蒸着法、塗布法、液滴吐出法、印刷法等を適
宜用いることができる。ここでは、厚さ１〜４ｎｍのフッ化カルシウム層を蒸着法により
蒸着した後、厚さ５〜２０ｎｍのＣｚＰＡを蒸着して有機化合物を含む層５４９を形成す
る。
【０１７４】
ここまでの工程を経た半導体装置の断面図が図１０（Ａ）に相当する。
【０１７５】
次に、有機化合物を含む層５４９、導電層５４４、及び第８の絶縁層５４８の一部に記
憶素子の第２の電極層５５０を形成する。第２の電極層５５０は導電層５４４にも接続す
る。第２の電極層５５０は、蒸着法、スパッタリング法、塗布法、液滴吐出法、印刷法等
を適宜用いることができる。ここでは、厚さ５０〜２００ｎｍのスズ及び銀の合金層を蒸
着法により蒸着して第２の電極層５５０を形成する。
【０１７６】
ここまでの工程を経た半導体装置の断面図が図１０（Ｂ）に相当する。本実施例では、同
一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジ
スタ及び記憶素子６００と、電源部６０３の薄膜トランジスタ及びアンテナとを形成する
ことができる。
【０１７７】
また、本実施例では、フォトマスクを用いてレジストマスクを形成した例を示したが、特
に当該技術に限定されず、フォトマスクを用いることなくレジスト材料を液滴吐出法で選
択的に形成してレジストマスクを形成してもよい。
【０１７８】
次に、第８の絶縁層５４８、第２の電極層５５０、アンテナ５４６を覆うように第９の
絶縁層５５１を形成する。第９の絶縁層５５１としては、表面の凹凸差を低減することが
好ましいため、有機樹脂を用いて形成することが好ましい。ここでは、エポキシ樹脂を印
刷法により印刷し、１６０度３０分で焼成して厚さ１０〜３０μｍの第９の絶縁層５５１
を形成する。なお、第１の絶縁層から第２の電極層までの積層体を素子層５５４と示す。
また、第９の絶縁層５５１は素子層５５４を封止する封止層として機能する。
【０１７９】
次に、後の剥離工程を容易に行うために、レーザ光を照射して、溝を形成する（図示し
ない。）
【０１８０】
次に、第９の絶縁層５５１上に支持部材５５２を設ける。ここでは、支持部材５５２と
して粘着層５５３を有するフィルムを第９の絶縁層５５１に貼り付ける。
【０１８１】
ここまでの工程を経た半導体装置の断面図が図１１（Ａ）に相当し、半導体装置の斜視
図が図１４（Ａ）に相当する。また、図１４（Ａ）のＡ−Ｂの断面図が図１４（Ｂ）に相
当する。
【０１８２】
次に、基板５０１から素子層及び封止層を剥離する。具体的には、剥離層５０２におい
て、基板５０１と、素子層５５４及び絶縁層５５１を物理的手段により剥離する。物理的
手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネ
ルギー）を変化させる手段を指している。物理的手段は、代表的には機械的な力を加える
こと（例えば人間の手や把持具による剥離や、ローラを回転させる分離処理）である。こ
こでは、粘着性を有するローラ５６１を支持部材５５２表面に貼り付け、ローラ５６１を
回転させることで、基板５０１から、素子層５５４及び絶縁層５５１、具体的には金属酸
化物層内、第１の絶縁層５０３と剥離層５０２の界面、又は剥離層５０２内で剥離が生じ
、比較的小さな力で素子層５５４及び絶縁層５５１を基板５０１から引き剥がすことがで
きる。
【０１８３】
ここまでの工程を経た半導体装置の断面図が図１１（Ｂ）に相当し、半導体装置の斜視図
が図１４（Ｃ）に相当する。また、図１４（Ｃ）のＡ−Ｂの断面図が図１４（Ｄ）に相当
する。
【０１８４】
次に、剥離層からはがれた素子層５５４及び絶縁層５５１に第１の可撓性基板を接着さ
せる。ここでは、接着剤５６３を用いて素子層５５４及び絶縁層５５１表面に第１の可撓
性基板５６２を貼り付ける。
【０１８５】
第１の可撓性基板５６２としては、実施の形態１で示す可撓性基板１２０を適宜用いる
ことができる。また、紙、プリプレグ、セラミックシートなどを用いることができる。接
着剤５６３としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬
化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１８６】
ここまでの工程を経た半導体装置の断面図が図１２（Ａ）に相当し、半導体装置の斜視図
が図１４（Ｅ）に相当する。また、図１４（Ｅ）のＡ−Ｂの断面図が図１４（Ｆ）に相当
する。
【０１８７】
次に、図１４（Ｇ）及び（Ｈ）に示すように、第１の可撓性基板５６２が上側、支持部
材５５２が下側になるようにひっくり返し、第１の可撓性基板５６２、素子層５５４、及
び絶縁層５５１を切断手段５６４により切断し、個々の薄膜集積回路に分断する。切断手
段５６４としては、レーザカット法、ダイシング法、スクライビング法等を適宜用いるこ
とができる。ここでは、支持部材５５２を分断せず、第１の可撓性基板５６２、絶縁層５
５１、及び素子層５５４を分断するようにカッターを用いて切断する。
【０１８８】
この結果、図１５（Ａ）及び（Ｂ）に示すように、素子層及び封止樹脂に溝５７１が形
成される。分断された素子層を薄膜集積回路５７２と示し、分断された封止樹脂を樹脂層
５７５と示し、薄膜集積回路５７２、樹脂層５７５、及び分断された第１の可撓性基板５
７３を積層体５８６と示す。
【０１８９】
ここまでの工程を経た積層体５８６のＡ−Ｂの断面図が図１２（Ｂ）に相当する。
【０１９０】
次に、図１５（Ｃ）に示すように、支持部材５５２上に設けられる積層体５８６をピッ
クアップ装置でピックアップし、第２の可撓性基板５８３上に貼り付ける。なお、第２の
可撓性基板５８３は供給ロール５８１から繰り出される。また、積層体５８６が貼り付け
られた第２の可撓性基板５８３は回収ロール５８２に回収される。また、第２の可撓性基
板５８３の表面には接着層５８４があり、当該接着層により第２の可撓性基板５８３に積
層体５８６を貼り付けることができる。
【０１９１】
第２の可撓性基板５８３としては、プラスチック、紙、プリプレグ、セラミックシート
などを用いることができる。接着層としては、反応硬化型接着剤、熱硬化型接着剤、紫外
線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いること
ができる。
【０１９２】
また、紙の形成途中に積層体を配置して、１枚の紙の内部に積層体を設けることもでき
る。また、図１５（Ｃ）のＣ−Ｄの断面図が図１５（Ｄ）に相当する。
【０１９３】
次に、１５（Ｅ）に示すように、第２の可撓性基板５８３で積層体５８６が設けられる
面に接着剤５９４を用いて第３の可撓性基板５９３を貼り付ける。具体的には、積層体５
８６が設けられる第２の可撓性基板５８３が供給用ロール５９１から繰り出される。また
、第３の可撓性基板５９３が供給用ロール５９２から繰り出させる。第２の可撓性基板及
び第３の可撓性基板は一対のローラ５９５、５９６の圧力や回転速度により封止すること
ができる。即ち、第２の可撓性基板５８３及び第３の可撓性基板５９３で積層体５８６を
封止すると共に第２の可撓性基板５８３及び第３の可撓性基板５９３を接着することがで
きる。
【０１９４】
ここまでの工程を経た半導体装置の断面図が図１３に相当し、半導体装置の斜視図が図１
６（Ｅ）に相当する。また、図１５（Ｅ）のＣ−Ｄの断面図を図１５（Ｆ）示す。
【０１９５】
この後、第２の可撓性基板５８３及び第３の可撓性基板５９３が接する領域で切断手段を
用いて切断するとで、フレキシブルな半導体装置を作製することができる。
【実施例２】
【０１９６】
本実施例では、第２の電極層としてスズ及びビスマスの合金層を用いた記憶素子を有す
る半導体装置について、以下に示す。
【０１９７】
本実施例では、基板上に記憶素子を有する半導体装置を作製し、半導体装置に測定装置
を直接接続し、記憶素子に電圧を印加してデータの書き込みを行ったときの、書き込み電
圧に対する書込み率について、図１９を用いて説明する。なお、ここでは、記憶素子に電
圧を印加してショートさせることでデータの書き込みを行った。
【０１９８】
記憶素子は、基板上に、第１の電極層、有機化合物を含む層、第２の電極層の順に積層
した素子であり、基板はガラス基板、第１の電極層は厚さ１００ｎｍのチタン層、有機化
合物を含む層として厚さ１ｎｍの酸化スズ層及び厚さ１０ｎｍのＣｚＰＡ、第２の電極層
は厚さ２００ｎｍのスズ及びビスマスの合金層を用いて形成した。
【０１９９】
なお、第１の導電層をスパッタリング法により形成した後、フォトリソグラフィー工程
により第１の導電層上にレジストマスクを形成し、当該レジストマスクを用いて第１の導
電層を選択的にエッチングして第１の電極層を形成した。また、有機化合物を含む層を蒸
着法により形成した。また、第２の電極層は、モル比がスズ：ビスマス＝１：１．１の分
量をタンタルボートに入れ、加熱しスズ及びビスマスが混合した融液を形成した後、当該
融液を蒸着した。記憶素子は、上面形状が正方形であり、且つ一辺の長さが１０μｍの記
憶素子を試料１と示す。また、当該構造を有し、上面形状が正方形であり、且つ一辺の長
さが５μｍの記憶素子を試料２と示す。
【０２００】
試料１の記憶素子に電圧を印加して書き込みを行ったときの書き込み率を図１９（Ａ）に
示し、試料２の記憶素子の書き込み率を図１９（Ｂ）に示す。図１９（Ａ）及び（Ｂ）は
、横軸が電圧値、縦軸が書き込み率である。また、書き込み時間を１０ｍ秒とした。試料
１の記憶素子は９Ｖより高い電圧で書込みが開始され、１１Ｖで書込み成功率が１００％
に達した。また、試料２は８Ｖより高い電圧で書込みが開始され、１１Ｖで書込み成功率
が９５％に達した。
【０２０１】
次に、第２の電極層としてスズ及びビスマスの合金を蒸着して形成した記憶素子の書き
込み率について、図２０を用いて示す。
【０２０２】
図２０における書込み率は、以下の記憶素子を有する半導体装置の書込み電圧に対する
書込み率を示す。記憶素子は、基板上に、第１の電極層、有機化合物を含む層、第２の電
極層の順に積層した素子であり、基板はガラス基板、第１の電極層は厚さ１００ｎｍのチ
タン層、有機化合物を含む層として厚さ２ｎｍのフッ化カルシウム層、厚さ１０ｎｍのＣ
ｚＰＡ、及び厚さ２ｎｍのフッ化カルシウム層、第２の電極層は厚さ３００ｎｍのスズ及
びビスマスの合金層を用いて形成した。
【０２０３】
なお、図２０に示す記憶素子はそれぞれ、第１の導電層をスパッタリング法により形成
した後、フォトリソグラフィー工程により第１の導電層上にレジストマスクを形成し、当
該レジストマスクを用いて第１の導電層を選択的にエッチングして第１の電極層を形成し
た。また、有機化合物を含む層を蒸着法により形成した。また、第２の電極層は、モル比
がスズ：ビスマス＝４３：５７のスズ及びビスマスの合金をタンタルボートに入れ、蒸着
した。上面形状が正方形であり且つ一辺の長さが１０μｍの記憶素子の書込み率を直線で
示し、同形状で一辺の長さが５μｍの記憶素子の書込み率を破線で示す。
【０２０４】
図２０は、横軸が電圧値、縦軸が書き込み率である。また、書き込み時間を１０ｍ秒とし
た。
【０２０５】
また、図２０から、上面形状の一辺の長さが１０μｍ及び５μｍの記憶素子それぞれを有
する半導体装置において、８Ｖより高い電圧で書込みが開始され、１０Ｖで書込み成功率
が１００％に達したことがわかる。
【０２０６】
以上のことから、第２の電極層にスズ及びビスマスの合金を用いることで、高い割合で
書込みを行うことが可能である。また、有機化合物を含む層を、一対のフッ化カルシウム
層で挟まれた有機化合物層で形成することで、書込み電圧のばらつきを低減することがで
きる。
【実施例３】
【０２０７】
本実施例では、第２の電極層としてスズ及び銀の合金層を用いた記憶素子を有する半導
体装置について、以下に示す。
【０２０８】
実施例１と同様に形成した半導体装置（但し、アンテナ５４６は、スパッタリング法に
より厚さ５μｍのアルミニウム層を形成した。）において、記憶素子の構造が異なる試料
を３種類作製した。
【０２０９】
図２１（Ｃ）に示すように、試料３としては、第１の電極層７０１としてスパッタリン
グ法により形成した厚さ１００ｎｍのチタン層、第２の電極層７０２として蒸着法により
形成した厚さ２００ｎｍのスズ及び銀の合金層、有機化合物を含む層として蒸着法により
形成した厚さ１ｎｍのＳｎＯ２層７０３及び蒸着法により形成した厚さ１０ｎｍのＣｚＰ
Ａ層７０４を用いた。
【０２１０】
試料４としては、第１の電極層７０１としてスパッタリング法により形成した厚さ１０
０ｎｍのチタン層、第２の電極層７０２として蒸着法により形成した厚さ２００ｎｍのス
ズ及び銀の合金層、有機化合物を含む層として蒸着法により形成した厚さ１ｎｍのフッ化
カルシウム層７０５及び蒸着法により形成した厚さ１０ｎｍのＣｚＰＡ層７０４を用いた
。
【０２１１】
試料５としては、第１の電極層７０１としてスパッタリング法により形成した厚さ１０
０ｎｍのチタン層、第２の電極層７０２として蒸着法により形成した厚さ２００ｎｍのス
ズ及び銀の合金層、有機化合物を含む層として蒸着法により形成した厚さ１ｎｍのフッ化
カルシウム層７０５、蒸着法により形成した厚さ１０ｎｍのＣｚＰＡ層７０４、及び厚さ
１ｎｍのフッ化カルシウム層７０６を用いた。
【０２１２】
なお、試料３乃至試料５において、第２の電極層７０２は、タンタルボートにモル比が
スズ：銀＝１：０．２７の分量を入れ、加熱しスズ及び銀が混合した融液を形成した後、
当該融液を蒸着した。
【０２１３】
試料３乃至試料５を用いて図１１（Ｂ）に示すような剥離工程を行った。試料３の素子
やその他形成された半導体素子を破壊することなく剥離できた剥離成功率は９２〜１００
％であった。また、試料４の剥離成功率は７６％であった。また、試料５の剥離成功率は
９６％であった。即ち、第２の電極層としてスズ及び銀の合金層を用いることで、歩留ま
り高く剥離を行うことができる。更には、歩留まり高く可撓性を有する半導体装置を作製
することができる。
【０２１４】
次に、実施例１と同様にして形成した図１０（Ｂ）に示す半導体装置（但し、剥離層５
０２及びアンテナ５４６は形成していない。）に直接測定装置を接続して行った書込み率
を、図２１に示す。ここでの半導体装置は、剥離工程を経ずガラス基板上に形成された記
憶素子を有する半導体装置である。
【０２１５】
図２１（Ａ）には、記憶素子の上面形状が正方形であり、且つ一辺の長さが１０μｍの試
料３乃至試料５の書込み率を示し、図２１（Ｂ）には、記憶素子の上面形状が正方形であ
り、且つ一辺の長さが５μｍの試料３乃至試料５の書込み率を示す。
【０２１６】
また、それぞれのグラフにおいて、まる印は試料３、四角印は試料４、三角印は試料５
の書込み率を示す。
【０２１７】
図２１（Ａ）より、それぞれの試料において７Ｖより高い印加電圧で書込みが始まり、
１１Ｖの印加電圧により１００％の書込みが可能であった。また、図２１（Ｂ）より、７
Ｖより高い印加電圧で書込みが始まり、１２Ｖの印加電圧により１００％の書込みが可能
であった。
【０２１８】
次に、実施例１と同様に形成した図１３に示すような半導体装置の記憶素子にリーダラ
イタを用いて無線で書込みを行ったときの書き込み成功率について、図２２に示す。ここ
での半導体装置は、剥離工程を経て可撓性基板に貼り付けられた半導体装置である。また
、半導体装置の動作可能な電圧範囲（１．６〜６．７Ｖ）内で、記憶素子に書き込みを行
った。
【０２１９】
図２２（Ａ）には、図２１（Ｃ）に示す試料４の構造の記憶素子を有する半導体装置の
書込み率を示し、図２２（Ｂ）には、図２１（Ｃ）に示す試料５の構造の記憶素子を有す
る半導体装置の書込み率を示す。
【０２２０】
図２２（Ａ）より、９９．２％の割合で１回のリーダライタからの書込み命令により記憶
素子にデータを書き込むことが可能であることが分かる。また、図２２（Ｂ）より９３．
９％の割合で１回のリーダライタからの書込み命令により記憶素子にデータを書き込むこ
とが可能であることが分かる。即ち、良好な書き込み率を有する半導体装置を作製するこ
とができたことが分かる。
【０２２１】
次に、実施例１と同様に形成した図１３に示すような半導体装置を一定の条件で保存し
た後、記憶素子にリーダライタを用いて無線で書込みを行った時の書込率について、図２
３に示す。ここでの半導体装置は、剥離工程を経て可撓性基板に貼り付けられた半導体装
置である。また、半導体装置の動作可能な電圧範囲（１．６〜６．７Ｖ）内で、記憶素子
に書き込みを行った。
【０２２２】
ここでは、図２１に示す試料３〜試料５それぞれにおいて、高温保存（＋８５℃）、高
温高湿（＋８５℃、湿度８５％）を一定時間行った後、記憶素子にリーダライタを用いて
無線で書込みを行った。また、保存時間はそれぞれ８４時間、２４０時間、５００度時間
とした。
【０２２３】
図２３（Ａ）〜（Ｃ）は高温保存（＋８５℃）した半導体装置の書込み割合を示し、図
２３（Ｄ）〜（Ｆ）は高温高湿（＋８５℃、湿度８５％）した半導体装置の書込み割合を
示す。また、図２３（Ａ）及び（Ｄ）は、図２１（Ｃ）に示す試料３の測定結果を示し、
図２３（Ｂ）及び（Ｅ）は、図２１（Ｃ）に示す試料４の測定結果を示し、図２３（Ｃ）
及び（Ｆ）は、図２１（Ｃ）に示す試料５の測定結果を示す。
【０２２４】
図２３（Ｂ）及び（Ｅ）から、有機化合物を含む層として１ｎｍのフッ化カルシウム層
及び１０ｎｍのＣｚＰＡ層で形成し、第２の電極層を２０ｎｍのスズ及び銀の合金で形成
した記憶素子を有する半導体装置は、高温、高温高湿状態で長時間（それぞれ８４時間、
２４０時間、５００時間）保存した後も、１度の書込み命令で情報を書き込むことができ
る。
【０２２５】
図２３（Ｃ）及び（Ｆ）から、有機化合物を含む層として１ｎｍのフッ化カルシウム層
、１０ｎｍのＣｚＰＡ層、及び１ｎｍのフッ化カルシウム層で形成し、第２の電極層を２
０ｎｍのスズ及び銀の合金で形成した記憶素子を有する半導体装置は、高温、高温高湿状
態で長時間（それぞれ８４時間、２４０時間、５００時間）保存した後も、１度の書込み
命令で情報を書き込むことができる。
【０２２６】
以上のことから、第２の電極層としてスズ及び銀の合金層を用いることで、高温保存、
及び高温高湿保存における半導体装置のデータが変動する割合が低減したことがわかる。
即ち、記憶素子の一方の電極にスズ及び銀の合金層を用いることで、記憶機能の信頼性を
高めることができる。
【０２２７】
次に、第２の電極層としてスズ及び銀合金を蒸着して形成した記憶素子の書き込み率に
ついて、図２４を用いて示す。
【０２２８】
図２４（Ａ）における書込み率は、以下の記憶素子を有する半導体装置の測定結果を示
す。記憶素子は、図２１（Ｃ）の試料４に示す素子であり、基板はガラス基板、第１の電
極層は厚さ１００ｎｍのチタン層、有機化合物を含む層として厚さ２ｎｍのフッ化カルシ
ウム層及び厚さ１０ｎｍのＣｚＰＡ、第２の電極層は厚さ２００ｎｍのスズ及び銀の合金
層を用いて形成した。
【０２２９】
図２４（Ｂ）における書込み率は、以下の記憶素子を有する半導体装置の書込み電圧に
対する書込み率を示す。記憶素子は、図２１（Ｃ）の試料５に示す素子であり、基板はガ
ラス基板、第１の電極層は厚さ１００ｎｍのチタン層、有機化合物を含む層として厚さ２
ｎｍのフッ化カルシウム層、厚さ１０ｎｍのＣｚＰＡ、及び厚さ２ｎｍのフッ化カルシウ
ム層、第２の電極層は厚さ２００ｎｍのスズ及び銀の合金層を用いて形成した。
【０２３０】
なお、図２４（Ａ）及び（Ｂ）に示す記憶素子はそれぞれ、第１の導電層をスパッタリ
ング法により形成した後、フォトリソグラフィー工程により第１の導電層上にレジストマ
スクを形成し、当該レジストマスクを用いて第１の導電層を選択的にエッチングして第１
の電極層を形成した。また、有機化合物を含む層を蒸着法により形成した。また、第２の
電極層は、モル比がスズ：銀＝１：０．０３５のスズ及び銀の合金をタンタルボートに入
れ、蒸着した。上面形状が正方形であり、且つ一辺の長さが１０μｍの記憶素子の書込み
率を直線で示し、同形状で一辺の長さが５μｍの書込み率を破線で示す。
【０２３１】
図２４（Ａ）及び（Ｂ）は、横軸が電圧値、縦軸が書き込み率である。また、書き込み時
間を１０ｍ秒とした。
【０２３２】
図２４（Ａ）から、上面形状の一辺の長さが５μｍ及び１０μｍの記憶素子それぞれを有
する半導体装置において、６Ｖより高い電圧で書込みが開始され、９Ｖで書込み成功率が
１００％に達したことがわかる。
【０２３３】
また、図２４（Ｂ）から、上面形状の一辺の長さが５μｍ及び１０μｍの記憶素子それぞ
れを有する半導体装置において、７Ｖより高い電圧で書込みが開始され、１０Ｖで書込み
成功率が１００％に達したことがわかる。
【実施例４】
【０２３４】
本実施例では、第２の電極層としてスズ及び銀の合金層を用いた記憶素子を有する半導
体装置において、第２の電極層におけるスズの割合と第２の電極層の凹凸、及び剥離成功
率について、以下に示す。
【０２３５】
実施例１と同様に図１０（Ａ）まで形成した半導体装置（但し、アンテナ５４６は形成
しない。）において、記憶素子の第２の電極層の組成の異なる試料を５種類（試料６〜試
料１０）作製した。このときの、第２の電極層に含まれるスズの元素率を表１に示す。な
お、このときのスズの元素率は、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ
Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）及びエネルギー
分散型Ｘ線マイクロ分析（ＥＤＸ：Ｅｌｅｃｔｒｏｎ Ｄｉｓｐｅｒｓｉｏｎ Ｘ ｒａ
ｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の元素分析により測定した。
【０２３６】
【表１】
【０２３７】
試料１０においては、スズの元素率が１００ａｔｏｍｓ％の領域と、３０〜４０ａｔｏｍ
ｓ％のスズを含むスズ及び銀の合金の領域との２種類の領域が形成された。
【０２３８】
なお、本実施例における記憶素子の構造は、第１の電極層として厚さ１００ｎｍのチタン
層を形成し、有機化合物を含む層として厚さ１ｎｍのＣａＦ２層、厚さ１０ｎｍのＣｚＰ
Ａ、及び厚さ１ｎｍのＣａＦ２層、第２の電極層は厚さ２００ｎｍのスズ及び銀の合金層
を用いて形成した。
【０２３９】
なお、第１の導電層をスパッタリング法により形成した後、フォトリソグラフィー工程に
より第１の導電層上にレジストマスクを形成し、当該レジストマスクを用いて第１の導電
層を選択的にエッチングして第１の電極層を形成した。また、有機化合物を含む層を蒸着
法により形成した。また、第２の電極層は、一定の割合のスズ及び銀を溶融した合金を蒸
着法により形成した。各試料における第２の電極層の蒸着源におけるスズ及び銀の合金の
重量濃度率を表２に示す。
【０２４０】
【表２】
【０２４１】
また、試料６乃至試料１０の記憶素子の断面を走査透過型電子顕微鏡で観察した観察像（
Ｚコントラスト像）を図２５に示す。図２５（Ａ）は試料６、図２５（Ｂ）は試料７、図
２５（Ｃ）は試料８、図２５（Ｄ）は試料９、図２５（Ｅ）は試料１０の記憶素子周辺の
断面図である。
【０２４２】
図２５から分かるように、試料６及び試料１０は第２の電極層の凹凸差が大きく、膜厚分
布の均一性が低い。一方、試料７乃至試料９は第２の電極層層の凹凸差が小さく、膜厚分
布の均一性が高い。即ち、スズ及び銀の合金において、スズの濃度を１０ａｔｏｍｓ％以
下、さらには６．１ａｔｏｍｓ％以下（但し、０ａｔｏｍｓ％を除く）とすることで、ス
ズ結晶の結晶構造の変態による第２の電極層の縮み、粗化等を低減することが可能であり
、第１の電極層及び第２の電極層の間隔のばらつきを低減することが可能であり、書込み
ばらつきを低減することができる。
【０２４３】
次に、第２の電極層におけるスズの割合と剥離成功率について、以下に示す。ここでは、
第２の電極層のスズの割合が０ａｔｏｍ％の記憶素子を有する試料を試料１１とし、第２
の電極層のスズの割合が２１．１ａｔｏｍｓ％の記憶素子を有する試料を試料１２とし、
第２の電極層のスズの割合が４．３ａｔｏｍｓ％の記憶素子を有する試料を試料１３とし
、第２の電極層のスズの割合が１００ａｔｏｍｓ％または３０〜４０ａｔｏｍｓ％の記憶
素子を有する試料を試料１４とする。
【０２４４】
はじめに、試料１２及び試料１３における半導体装置の作製工程について、図９〜図１３
を用いて示す。
【０２４５】
基板５０１上に絶縁膜（図示しない。）を形成し、絶縁膜上に剥離層５０２を形成する
。ここでは、基板５０１としては一辺が１２６．６ｍｍの正方形のガラス基板（ＥＡＧＬ
Ｅ−２０００（コーニング社製）を用いた。絶縁膜としては、シランガス、一酸化二窒素
を用いたプラズマＣＶＤ法により、厚さ１００ｎｍの酸化窒化珪素膜を形成した。剥離層
５０２としては、タングステンターゲットをアルゴンガスでスパッタリングして厚さ３０
ｎｍのタングステン層を形成した。
【０２４６】
次に、剥離層上に第１の絶縁層５０３を形成する。第１の絶縁層５０３としては、シリコ
ンターゲットを酸素及びアルゴンでスパッタリングして、厚さ２００ｎｍの酸化珪素層を
形成し、ＳｉＨ４、ＮＨ３、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ５０ｎｍの
窒化酸化珪素層を形成し、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ１
００ｎｍの酸化窒化珪素層を形成した。なお、スパッタリング法で厚さ２００ｎｍの酸化
珪素層を形成する際に、タングステン層表面が酸素プラズマ処理され、タングステン層の
表面に数ｎｍの酸化タングステン層が形成される。
【０２４７】
次に、第１の絶縁層５０３上に半導体層を形成する。ここでは、半導体層として、シラン
ガスを用いたプラズマＣＶＤ法により非晶質珪素層を形成した後、５００℃１時間及び５
５０℃４時間の加熱により非晶質珪素層に含まれる水素を除去した。次に、フッ酸で非晶
質珪素層表面の酸化膜を除去した後、Ｎｄ：ＹＶＯ４レーザの第２高調波（５３２ｎｍ）
の連続発振のレーザビームを非晶質珪素層に照射して結晶性珪素層を形成した。
【０２４８】
次に、薄膜トランジスタのしきい値を制御するために、結晶性珪素層に微量な不純物元
素（ボロンまたはリン）のドーピングを行う。ここでは、２．５％のジボラン（Ｂ２Ｈ６
）を質量分離しないでプラズマ励起したイオンドープ法を用い、１×１０１７／ｃｍ３〜
７×１０１７／ｃｍ３のボロンを結晶性珪素層にドーピングした。
【０２４９】
次に、結晶性珪素層上にレジストを塗布した後、フォトマスクを用いて露光した後現像
を行って、レジストマスクを形成し、結晶性珪素層を選択的にエッチングして、分離され
た結晶性珪素層を形成する。ここでは、結晶性珪素層の表面の酸化膜を除去し、フッ酸及
び過酸化水素の溶液を用いて結晶性珪素層表面に酸化膜を形成した後、レジストを塗布し
、フォトマスクを用いてレジストを露光した後現像して、レジストマスクを形成した。次
に、レジストマスクを用いて結晶性珪素層をＳＦ６及びＯ２を用いてドライエッチングし
て、分離された結晶性珪素層を形成した。この後、レジストマスクを除去した。
【０２５０】
次に、分離された結晶性珪素層上にゲート絶縁膜として機能する第２の絶縁層を形成する
。ここでは、第２の絶縁層として、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法によ
り厚さ２０ｎｍの酸化窒化珪素層を形成した。
【０２５１】
次に、フォトマスクを用いてレジストマスクを形成し、容量素子の容量電極となる結晶性
珪素層に不純物元素（ボロンまたはリン）を導入することにより低濃度不純物領域５１１
を形成する。ここでは、結晶性珪素層にリン（Ｐ）が１×１０１５〜１×１０１９／ｃｍ
３の濃度で含まれるように、５％のフォスフィンをイオンドープすることにより、ｎ型を
示す低濃度不純物領域５１１を形成した。この後、レジストマスクを除去した。
【０２５２】
次に、第２の絶縁層上にゲート電極５０４〜５０７、容量電極５０８を形成する。ここ
では、窒化タンタルをターゲットとしスパッタリングガスにアルゴンを用いてスパッタリ
ングを行い、厚さ３０ｎｍの窒化タンタル層を形成した後、タングステンをターゲットと
しアルゴンを用いてスパッタリングを行い、厚さ３７０ｎｍのタングステン層を形成した
。次に、タングステン層の表面にレジストを塗布したのち、フォトマスクを用いて露光し
た後現像を行って、レジストマスクを形成した。次に、当該レジストマスクを用いてタン
グステン層及び窒化タンタル層を、Ｃｌ２、ＳＦ６、及びＯ２を用いてドライエッチング
してゲート電極５０４〜５０７、容量電極５０８を形成した。この後、レジストマスクを
除去した。
【０２５３】
次に、ｐチャネル型薄膜トランジスタとする領域の半導体層を覆うようにフォトマスクを
用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層に
ゲート電極５０５〜５０７をマスクとして不純物元素を導入することにより低濃度不純物
領域を形成する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体層にリン
（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように５％のフォスフィ
ンをイオンドープすることによりｎ型を示す不純物領域を形成する。この後、レジストマ
スクを除去した。
【０２５４】
次に、ｎチャネル型薄膜トランジスタとする半導体層を覆うようにフォトマスクを用いて
レジストマスクを形成し、ｐチャネル型薄膜トランジスタとする領域の半導体層にゲート
電極５０４をマスクとして不純物元素を導入することによりｐ型を示すソース領域及びド
レイン領域５１４、５１５を形成する。ここでは、ｐチャネル型薄膜トランジスタとする
領域の半導体層にボロン（Ｂ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれる
ように１５％のジボランをイオンドープすることによって、ｐ型を示すソース領域及びド
レイン領域５１４、５１５を形成することができる。また、チャネル形成領域５１６が形
成される。この後、レジストマスクを除去した。
【０２５５】
次に、ゲート電極５０４〜５０７及び容量電極５０８の両側面にサイドウォール５１０を
形成する。ここでは、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ１００
ｎｍの酸化窒化珪素層を形成した後、ＬＰＣＶＤ法により厚さ２００ｎｍの酸化珪素層を
形成した。次に、酸化珪素層上にレジストを塗布した後、基板の裏面に形成された酸化珪
素層をウエットエッチングした。次に、酸化珪素層上のレジストを除去した後、酸化珪素
層及び酸化窒化珪素層をＣＨＦ３及びＯ２を用いてドライエッチングしてサイドウォール
５１０を形成する。なお、サイドウォール５１０の形成と同時に、第２の絶縁層の一部を
エッチングして除去する。第２の絶縁層の一部が除去されることによって、残存するゲー
ト絶縁層５１２は、ゲート電極５０４〜５０７、容量電極５０８、及びサイドウォール５
１０の下方に形成される。
【０２５６】
次に、ｐチャネル型薄膜トランジスタとする半導体層を覆うようにフォトマスクを用いて
レジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層にゲート
電極５０５〜５０７、容量電極５０８、及びサイドウォール５１０をマスクとして不純物
元素を導入することにより高濃度不純物領域を形成する。ここでは、ｎチャネル型薄膜ト
ランジスタとする領域の結晶性珪素層にリンを１×１０１９〜１×１０２０／ｃｍ３の濃
度で含まれるように５％のフォスフィンをイオンドープすることによって、ｎ型を示す高
濃度不純物領域を形成することができる。具体的には、ｎチャネル型薄膜トランジスタと
する領域の半導体層に、ソース領域又はドレイン領域５１７、５１８、ＬＤＤ領域５１９
、５２０、チャネル形成領域５２１が形成される。サイドウォール５１０の下方にＬＤＤ
領域５１９、５２０が形成される。また、容量素子の容量電極となる半導体層に低濃度不
純物領域５１１及び高濃度不純物領域５１３が形成される。この後、レジストマスクを除
去した。
【０２５７】
次に、水素を含む第４の絶縁層５２２を成膜した後、半導体層に添加された不純物元素の
活性化処理を行う。ここでは、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚
さ５０ｎｍの酸化窒化珪素層を形成した後、窒素雰囲気で５５０℃で４時間加熱して不純
物元素の活性化処理をした。
【０２５８】
次に、層間絶縁層の２層目となる第５の絶縁層５２３及び３層目となる第６の絶縁層５２
４を形成する。ここでは、第５の絶縁層５２３として、ＳｉＨ４、ＮＨ３、及びＮ２Ｏを
用いたプラズマＣＶＤ法により厚さ１００ｎｍの窒化酸化珪素層を形成した後、第６の絶
縁層５２４として、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ６００ｎ
ｍの酸化窒化珪素層を形成した。
【０２５９】
次に、結晶性珪素層の水素化処理を行う。ここでは、窒素雰囲気で４１０℃１時間の加熱
を行った。
【０２６０】
ここまでの工程を経た半導体装置の断面図が図９（Ａ）に相当する。
【０２６１】
次に、第６の絶縁層５２４上にレジストを塗布した後、フォトマスクを用いてレジストを
露光し現像してレジストマスクを形成し、選択的に第４の絶縁層５２２、第５の絶縁層５
２３、及び第６の絶縁層５２４をエッチングして、半導体層に達するコンタクトホール、
ゲート電極に達するコンタクトホールをそれぞれ形成する。ここでは、ＣＨＦ３及びＨ２
を用いたドライエッチングにより第４の絶縁層５２２、第５の絶縁層５２３、及び第６の
絶縁層５２４をエッチングした。次に、エッチング後にレジストマスクを除去した。
【０２６２】
次に、フッ酸を含むエッチャントで露呈している半導体層表面の酸化層を除去すると同時
に露呈している半導体層の表面を洗浄する。
【０２６３】
次に、スパッタリング法を用いて導電層を形成する。ここでは、ターゲットにチタンを用
いたスパッタリング法により厚さ６０ｎｍのチタン層を形成し、ターゲットに窒化チタン
を用いたスパッタリング法により厚さ４０ｎｍの窒化チタン層を形成し、ターゲットにア
ルミニウムを用いたスパッタリング法により厚さ５００ｎｍのアルミニウム層を形成し、
ターゲットにチタンを用いて厚さ１００ｎｍのチタン層を形成した。
【０２６４】
次に、レジストを塗布した後、フォトマスクを用いてレジストを露光した後現像してレジ
ストマスクを形成し、選択的に導電層をエッチングして、ソース電極またはドレイン電極
５２５〜５３２、ゲート引出配線５３５〜５３８、容量素子の容量配線５３３、５３４、
５３９、記憶素子の第２の電極層の引出配線５４１、導電層５４２を形成する。この後に
レジストマスクを除去する。
【０２６５】
ここまでの工程を経た半導体装置の断面図が図９（Ｂ）に相当する。同一基板上にロジッ
ク回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジスタと、電源部６
０３の薄膜トランジスタ及び容量素子とを形成することができる。
【０２６６】
次に、第６の絶縁層５２４、ソース電極またはドレイン電極５２５〜５３２、ゲート引出
配線５３５〜５３８、容量素子の容量配線５３３、５３４、５３９、記憶素子の第２の電
極層の引出配線５４１、及び導電層５４２を覆う第７の絶縁層５４０を形成する。ここで
は、第７の絶縁層５４０として、感光性ポリイミドを塗布した後、フォトマスクを用いて
感光性ポリイミドを露光した後現像し、３００℃で１時間加熱して感光性ポリイミドを焼
成して、引出配線５４１に達する開口と、導電層５４２に達する開口を有する厚さ１５０
０ｎｍの第７の絶縁層５４０を形成した。
【０２６７】
次に、第７の絶縁層５４０上に記憶素子の第１の電極層５４３、引出配線５４１に接続す
る導電層５４４、及びアンテナの下地膜５４５を形成する。ここでは、チタンをターゲッ
トとして厚さ１００ｎｍのチタン層を形成した後、チタン層上にレジストを塗布し、レジ
ストをフォトマスクで露光した後現像してレジストマスクを形成する。次に、レジストマ
スクを用いてチタン層を、ＢＣｌ３及びＣｌ２を用いてドライエッチングして、記憶素子
の第１の電極層５４３、引出配線５４１に接続する導電層５４４、及びアンテナの下地膜
５４５を形成した。この後、レジストマスクを除去した。
【０２６８】
ここまでの工程を経た半導体装置の断面図が図９（Ｃ）に相当する。
【０２６９】
次に、第１の電極層５４３、導電層５４４、アンテナの下地膜５４５、及び第７の絶縁
層５４０を覆うように、第８の絶縁層５４８を形成する。ここでは、第８の絶縁層として
は、感光性ポリイミドを塗布しフォトマスクを用いて感光性ポリイミドを露光及び現像し
た後、２５０℃で１時間加熱して、厚さ８００ｎｍの第８の絶縁層５４８を形成した。
【０２７０】
次に、下地膜５４５上にアンテナ５４６を形成する。ここでは、スクリーン印刷法によ
り銀ペーストを下地膜５４５上に印刷した後、２００℃で３０分加熱してアンテナ５４６
を形成した。
【０２７１】
次に、第１の電極層５４３及び第８の絶縁層５４８の一部に有機化合物を含む層５４９
を形成する。ここでは、厚さ１ｎｍのフッ化カルシウム層を蒸着し、厚さ１０ｎｍのＣｚ
ＰＡを蒸着し、厚さ１ｎｍのフッ化カルシウム層を蒸着して有機化合物を含む層５４９を
形成した。
【０２７２】
ここまでの工程を経た半導体装置の断面図が図１０（Ａ）に相当する。
【０２７３】
次に、有機化合物を含む層５４９、導電層５４４、及び第８の絶縁層５４８の一部に記
憶素子の第２の電極層５５０を蒸着法により形成する。第２の電極層５５０は導電層５４
４にも接続する。ここでは、試料１２としては、２１．１ａｔｏｍｓ％のスズを有するス
ズ及び銀の合金を厚さ２００ｎｍ形成した。また、試料１３としては、割合が４．３ａｔ
ｏｍｓ％のスズを有するスズ及び銀の合金を厚さ２００ｎｍ形成した。
【０２７４】
ここまでの工程を経た半導体装置の断面図が図１０（Ｂ）に相当する。本実施例では、同
一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジ
スタ及び記憶素子６００と、電源部６０３の薄膜トランジスタ及びアンテナとを形成する
ことができる。
【０２７５】
次に、第８の絶縁層５４８、第２の電極層５５０、アンテナ５４６を覆うように第９の
絶縁層５５１を形成する。ここでは、組成物を印刷法により印刷し、１６０℃３０分で焼
成して、第９の絶縁層５５１として厚さ１０〜３０μｍのエポキシ樹脂を形成した。なお
、第１の絶縁層から第２の電極層までの積層体を素子層５５４と示す。また、第９の絶縁
層５５１は素子層５５４を封止する封止層として機能する。
【０２７６】
次に、後の剥離工程を容易に行うために、レーザ光を剥離層に照射して、溝を形成した
。
【０２７７】
次に、第９の絶縁層５５１上に支持部材５５２を設ける。ここでは、支持部材５５２と
して熱剥離性フィルムを第９の絶縁層５５１に貼り付けた。
【０２７８】
ここまでの工程を経た半導体装置の断面図が図１１（Ａ）に相当する。
【０２７９】
次に、基板５０１から素子層５５４及び第９の絶縁層５５１を剥離する。具体的には、
剥離層５０２において、基板５０１と、素子層５５４及び絶縁層５５１を物理的手段によ
り剥離する。ここでは、粘着性を有するローラ５６１を支持部材５５２表面に設け、ロー
ラ５６１を回転させることで、素子層５５４及び絶縁層５５１を基板５０１から引き剥が
すことができた。
【０２８０】
ここまでの工程を経た半導体装置の断面図が図１１（Ｂ）に相当する。
【０２８１】
次に、剥離層から剥れた素子層５５４及び絶縁層５５１に第１の可撓性基板５６２を接
着させる。ここでは、素子層５５４及び絶縁層５５１表面に第１の可撓性基板として熱可
塑性接着層を含むラミネートフィルムを設け、１３５℃に加熱されたローラを押しつけて
、ラミネートフィルムを素子層５５４及び絶縁層５５１の表面に固着した。
【０２８２】
ここまでの工程を経た半導体装置の断面図が図１２（Ａ）に相当する。この後、支持部材
５５２に熱を加えて、支持部材５５２を第９の絶縁層５５１から剥した。
【０２８３】
次に、絶縁層５５１に第２の可撓性基板５８３を接着させる。ここでは、絶縁層５５１
表面に第２の可撓性基板５８３として熱可塑性接着層を含むラミネートフィルムを設け、
１３５℃に加熱されたローラを押しつけて、ラミネートフィルムを絶縁層５５１の表面に
固着した。
【０２８４】
この後、第１の可撓性基板、素子層、及び第２の可撓性基板５８３が重畳する部分に選
択的にＵＶレーザ光を照射して分断することで、半導体装置を作製することができた。
【０２８５】
次に、試料１１及び試料１４の作製工程について、図９、図２６乃至図２９を用いて説明
する。
【０２８６】
試料１２及び試料１３と同様に、図９（Ａ）〜（Ｃ）の工程を経て、第７の絶縁層５４０
上に記憶素子の第１の電極層５４３、引出配線５４１に接続する導電層５４４、及び接続
端子の下地膜５４５を形成する。
【０２８７】
次に、図２６（Ａ）に示すように、第１の電極層５４３、導電層５４４、及び第７の絶
縁層５４０を覆うように、第８の絶縁層５４８を形成する。
【０２８８】
次に、下地膜５４５上に導電層６２１を形成する。ここでは、スクリーン印刷法により
銀ペーストを下地膜５４５上に印刷した後、２００℃で３０分加熱して導電層６２１を形
成した。
【０２８９】
次に、第１の電極層５４３及び第８の絶縁層５４８の一部に有機化合物を含む層５４９
を形成する。ここでは、厚さ１ｎｍのフッ化カルシウム層を蒸着し、厚さ１０ｎｍのＣｚ
ＰＡを蒸着し、厚さ１ｎｍのフッ化カルシウム層を蒸着して有機化合物を含む層５４９を
形成した。
【０２９０】
ここまでの工程を経た半導体装置の断面図が図２６（Ａ）に相当する。
【０２９１】
次に、有機化合物を含む層５４９、導電層５４４、及び第８の絶縁層５４８の一部に記
憶素子の第２の電極層５５０を蒸着法により形成する。第２の電極層５５０は導電層５４
４にも接続する。ここでは、試料１１としては、スズを含まず、銀単体を用いて厚さ２０
０ｎｍ形成した。また、試料１４としては、割合が１００ａｔｏｍｓ％のスズ単体及び３
０〜４０ａｔｏｍｓ％のスズを有するスズ及び銀の合金を有する第２の電極層を厚さ２０
０ｎｍ形成した。
【０２９２】
ここまでの工程を経た半導体装置の断面図が図２６（Ｂ）に相当する。本実施例では、同
一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジ
スタ及び記憶素子６００と、電源部６０３の薄膜トランジスタとを形成することができる
。
【０２９３】
次に、第８の絶縁層５４８及び第２の電極層５５０、並びに導電層６２１の一部を覆う
ように第１０の絶縁層６２２を形成する。ここでは、第１０の絶縁層６２２として、組成
物を印刷法により印刷し、１６０℃３０分で焼成して、厚さ１０〜３０μｍのエポキシ樹
脂を形成した。なお、第１の絶縁層から接続端子までの積層体を素子層６２０と示す。ま
た、第１０の絶縁層６２２は素子層６２０を封止する封止層として機能する。
【０２９４】
次に、後の剥離工程を容易に行うために、レーザ光を剥離層に照射して、溝を形成した
（図示しない。）。
【０２９５】
次に、第１０の絶縁層６２２上に支持部材６２４を設ける。ここでは、支持部材６２４
として熱剥離フィルムを接着剤６２３を用いて第１０の絶縁層６２２に貼り付けた。
【０２９６】
ここまでの工程を経た半導体装置の断面図が図２７（Ａ）に相当する。
【０２９７】
次に、基板５０１から素子層６２０及び第１０の絶縁層６２２を剥離する。具体的には
、剥離層５０２において、基板５０１と、素子層６２０及び第１０の絶縁層６２２を物理
的手段により剥離する。ここでは、粘着性を有するローラを支持部材６２４表面に設け、
ローラを回転させることで、素子層６２０及び第１０の絶縁層６２２を基板５０１から引
き剥がすことができた。
【０２９８】
ここまでの工程を経た半導体装置の断面図が図２７（Ｂ）に相当する。
【０２９９】
次に、剥離層５０２から剥れた素子層６２０及び第１０の絶縁層６２２に第１の可撓性
基板５６２を接着させる。ここでは、素子層６２０表面に第１の可撓性基板５６２として
熱可塑性接着層を含むラミネートフィルムを設け、１３５℃に加熱されたローラを押しつ
けて、ラミネートフィルムを素子層６２０の表面に固着した。
【０３００】
ここまでの工程を経た半導体装置の断面図が図２８（Ａ）に相当する。この後、支持部材
６２４に熱を加えて、支持部材６２４を第１０の絶縁層６２２及び導電層６２１から剥し
た。
【０３０１】
次に、第１の可撓性基板５６２をダイシングフレームのＵＶシートに貼り付ける（図示
しない。）。ＵＶシートは粘着性を有するため、ＵＶシート上に第１の可撓性基板５６２
が固定される。次に、ＵＶシートに紫外光を照射して、ＵＶシートの粘着性を低減させる
。
【０３０２】
次に、導電層６２１上に接続端子６２５を形成する。接続端子６２５を形成することで
、後にアンテナとの位置合わせ及び接着を容易に行うことが可能である。ここでは、スク
リーン印刷法により銀ペーストを導電層６２１上に印刷した後、１２０℃で２０分加熱し
て接続端子６２５を形成した。
【０３０３】
次に、接続端子６２５にレーザビームを照射して、接続端子６２５、導電層６２１、及び
導電層５４２の間の密着性を高め、電気抵抗を低減させる。
【０３０４】
ここまでの工程を経た半導体装置の断面図が図２８（Ｂ）に相当する。
【０３０５】
次に、接続端子及び第１０の絶縁層６２２上に異方性導電接着剤を印刷したのち、焼成す
る。ここでは、１２０℃で５分焼成した。
【０３０６】
次に、素子層６２０を分断する。ここでは、素子層６２０及び第１の可撓性基板５６２に
レーザビームを照射して、素子層６２０を複数に分断する。なお、ここでは、レーザカッ
ト法を用いて素子層の一部を複数に分断したが、この方法の代わりにダイシング法、スク
ライビング法等を適宜用いることができる。この結果、分断された素子層を薄膜集積回路
６３０と示す。
【０３０７】
次に、ＵＶシートから薄膜集積回路６３０を剥がす。
【０３０８】
次に、アンテナ６３２を有する第２の可撓性基板６３１と、薄膜集積回路６３０とを異
方性導電接着剤６３３を用いて貼りあわせる。
【０３０９】
ここでは、アンテナ６３２と薄膜集積回路６３０とが、異方性導電接着剤６３３中の導
電性粒子６３４によって接続される。
【０３１０】
以上の工程により、図２９に示すように、非接触でデータの伝送が可能な半導体装置を
作製することができる。
【０３１１】
ここでは、一枚の基板上に複数個の半導体装置が配置されている。基板一枚あたりの剥
離成功率について、表３に示す。
【０３１２】
【表３】
【０３１３】
記憶素子の第２の電極層が微量のスズを含まず銀単体（試料１１）の場合、正常に剥離す
ることが困難であった。また、記憶素子の第２の電極層がスズ単体、または２１ａｔｏｍ
ｓ％以上の場合（試料１２、及び試料１４）、正常に剥離することが困難であった。しか
しながら、微量のスズを含み膜厚分布の均一性の高いスズ及び銀の合金、ここでは４．３
ａｔｏｍｓ％のスズを含むスズ及び銀の合金で記憶素子の第２の電極層を形成することで
、正常に剥離された。記憶素子の第２の電極層として、微量のスズ、代表的には１０ａｔ
ｏｍｓ％以下、さらには６．１ａｔｏｍｓ％以下（但し０ａｔｏｍｓ％を除く）のスズを
含むスズ及び銀の合金で記憶素子の第２の電極層を形成することで、高い割合で正常に剥
離が行われたことがわかる。
【実施例５】
【０３１４】
本発明の非接触でデータの送受信が可能な半導体装置は、例えば、紙幣、硬貨、有価証
券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、
食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することが
できる。これらの例に関して図１６及び図１７を用いて説明する。
【０３１５】
図１６（Ａ）は、本発明に係る半導体装置９０１０を内蔵したラベルの完成品の状態の
一例である。ラベル台紙（セパレート紙）９１１８上に、半導体装置９０１０を内蔵した
ラベル９０２０が形成されている。ラベル９０２０は、ボックス９１１９内に収納されて
いる。また、ラベル上には、その商品や役務に関する情報（商品名、ブランド、商標、商
標権者、販売者、製造者等）が記されており、一方、半導体装置９０１０には、その商品
（または商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の
知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装
置９０１０内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産
地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産
時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくこと
ができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることが
できる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側
からは書換え、消去等ができない仕組みになっている。
【０３１６】
図１６（Ｂ）は、半導体装置を内蔵したタグ９１２０を示している。半導体装置を内蔵
したタグを商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難さ
れた場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。
このように、半導体装置を内蔵したタグを備えることにより、所謂トレーサビリティ（ｔ
ｒａｃｅａｂｌｉｔｙ；複雑化した製造、流通の各段階で問題が生じた場合に、経路を遡
ることによって、その原因を迅速に把握できる態勢を整えること。）に優れた商品を流通
させることができる。
【０３１７】
図１６（Ｃ）は、本発明に係る半導体装置を内蔵したＩＤカード９１４１の完成品の状
態の一例である。上記ＩＤカードとしては、キャッシュカード、クレジットカード、プリ
ペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカ
ード類が含まれる。
【０３１８】
図１６（Ｄ）は、本発明に係る半導体装置９０１０を内蔵した無記名債券９１２２の完
成品の状態の一例である。上記無記名債券類には、切手、切符、チケット、入場券、商品
券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれる
が、勿論これらに限定されるものではない。また、無記名債権に限らず小切手、証券、約
束手形等の有価証券類、運転免許証、住民票等の証書類等に設けることもできる。
【０３１９】
図１６（Ｅ）は、半導体装置９１１０を内蔵した商品を包装するための包装用フィルム
類９１２７を示している。包装用フィルム類９１２７は、例えば、下層フィルム上に、半
導体装置９０１０を任意にばらまき、上層フィルムで覆うことによって作製することがで
きる。包装用フィルム類９１２７は、ボックス９１２９に収納されており、所望の量だけ
カッター９１２８で切り離して利用することができる。なお、包装用フィルム類９１２７
としての素材は特に制限されない。例えば、薄膜樹脂、アルミ箔、紙等を用いることがで
きる。
【０３２０】
図１７（Ａ）、（Ｂ）は、本発明に係る半導体装置９０１０を内蔵したラベル９０２０
を貼付した書籍９１２３、ペットボトル９１２４を示している。なお、もちろんこれらに
限定されず、お弁当等の包装紙等の包装用容器類、ＤＶＤソフト、ビデオテープ等の記録
媒体、自転車等の車両、船舶等の乗物類、鞄、眼鏡等の身の回り品、食料品、飲料等の食
品類、衣服、履物等の衣類、医療器具、健康器具等の保健用品類、家具、照明器具等の生
活用品類、医薬品、農薬等の薬品類、液晶表示装置、ＥＬ表示装置、テレビジョン装置（
テレビ受像機、薄型テレビ受像機）、携帯電話等の電子機器等様々な物品に設けることが
できる。本発明に用いられる半導体装置は非常に薄いため、上記書籍等の物品にラベルを
搭載しても、機能、デザイン性を損ねることがない。更に、本発明の半導体装置の場合、
アンテナ及びチップを一体形成でき、曲面を有する商品に直接半導体装置を転写すること
が容易になる。
【０３２１】
図１７（Ｃ）は、果物類９１３１の生鮮食品に、直接ラベル９０２０を貼り付けた状態
を示している。また、なお、ラベルを商品に貼り付けた場合、剥がされる可能性があるが
、包装用フィルム類によって商品をくるむと、包装用フィルム類を剥がすのは困難である
ため、防犯対策上多少のメリットがある。
【０３２２】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に本発明の半導体装置を設けること
により、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の
回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることによ
り、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保
健用品類、薬品類等に本発明の半導体装置を設けることにより、偽造や盗難の防止、薬品
類ならば、薬の服用の間違いを防止することができる。
【０３２３】
以上のように、本発明の半導体装置は物品あればどのようなものにでも設けて使用する
ことができる。本発明の半導体装置は、より薄く湾曲しやすいため、物品に貼り付けた際
に違和感なく用いることができる。なお、本実施の形態は、他の実施の形態、実施例と自
由に組み合わせて行うことができる。
【特許請求の範囲】
【請求項１】
第１の電極層と、
前記第１の電極層上の有機化合物を含む層と、
前記有機化合物を含む層上の第２の電極層と、
前記第２の電極層は、銀と、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下のスズを含み、
前記第１の電極層、前記有機化合物を含む層、及び前記第２の電極層は、第１の可撓性基板上に位置することを特徴とする半導体装置。
【請求項２】
第１の電極層と、
前記第１の電極層上の有機化合物を含む層と、
前記有機化合物を含む層上の第２の電極層と、
前記第２の電極層は、銀と、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下のスズを含み、
前記合金層はスズと銀の合金層であり、
前記第１の電極層、前記有機化合物を含む層、及び前記第２の電極層は、第１の可撓性基板と第２の可撓性基板とに挟まれて位置することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１の電極層は、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下のスズを含むことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２の電極層は、銀とスズとの合金層を含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１の電極層はトランジスタと電気的に接続することを特徴とする半導体装置。
【請求項１】
第１の電極層と、
前記第１の電極層上の有機化合物を含む層と、
前記有機化合物を含む層上の第２の電極層と、
前記第２の電極層は、銀と、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下のスズを含み、
前記第１の電極層、前記有機化合物を含む層、及び前記第２の電極層は、第１の可撓性基板上に位置することを特徴とする半導体装置。
【請求項２】
第１の電極層と、
前記第１の電極層上の有機化合物を含む層と、
前記有機化合物を含む層上の第２の電極層と、
前記第２の電極層は、銀と、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下のスズを含み、
前記合金層はスズと銀の合金層であり、
前記第１の電極層、前記有機化合物を含む層、及び前記第２の電極層は、第１の可撓性基板と第２の可撓性基板とに挟まれて位置することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１の電極層は、１ａｔｏｍｓ％以上１０ａｔｏｍｓ％以下のスズを含むことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２の電極層は、銀とスズとの合金層を含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１の電極層はトランジスタと電気的に接続することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２６】
【図２７】
【図２８】
【図２９】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２６】
【図２７】
【図２８】
【図２９】
【図２５】
【公開番号】特開２０１３−１０２２０４（Ｐ２０１３−１０２２０４Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１３−９８５０（Ｐ２０１３−９８５０）
【出願日】平成２５年１月２３日（２０１３．１．２３）
【分割の表示】特願２００７−３０７１７０（Ｐ２００７−３０７１７０）の分割
【原出願日】平成１９年１１月２８日（２００７．１１．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２５年１月２３日（２０１３．１．２３）
【分割の表示】特願２００７−３０７１７０（Ｐ２００７−３０７１７０）の分割
【原出願日】平成１９年１１月２８日（２００７．１１．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]