【目的】 外部からのデータ転送を容易としたデジタル処理装置を実現する。
【構成】 デジタルデータを記憶する一対の記憶回路の記憶開始位置を示す先頭アドレスデータ、デジタルデータを一対の記憶回路に転送する動作回数を示すループデータ、及び、一対の記憶回路のうち記憶動作を行わせる記憶回路を指定する記憶回路指示データから成る複合データを、インターフェイス回路から取り出し、アドレス指定回路とループカウンタと一対の記憶回路の各々の記憶動作を制御する記憶制御レジスタとに複合データの各々をセットし、ループカウンタにセットされた回数だけインターフェイス回路からデジタルデータを順次取り出して一対の記憶回路に転送し、記憶制御レジスタにセットされた指示データに対応する記憶回路にのみ、転送されたデジタルデータを先頭アドレスから順に記憶させる。 （もっと読む）

【目的】 従来における音切れやノイズを低減する。
【構成】 ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部２Ｌ、２Ｒと、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割する周波数帯域分割部６Ｌ、６Ｒと、前記分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成する音声信号合成部１０ｉと、前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定する音像定位位置推定部１１ｉと、前記音声信号合成部並びに音像定位位置推定部からのデータを所定のフォーマットに変換するデータ変換部１２ｉと、該データ変換部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカ５を駆動するスピーカ駆動部４とを有する。 （もっと読む）

【目的】 回路構成を簡素化する。
【構成】 フィルタには入力信号ｘ(t) としてＰＮ（擬似ランダム雑音性）符号が、また受信側参照用ＰＮ符号ａ₁ ，ａ₂ ，……ａ_m が与えられる。シフトレジスタＳＲは１段当たりの遅延時間がＰＮ符号の１ビット幅Ｔに等しいｍ（受信側参照用ＰＮ符号のビット数）段で構成される。その各段の出力側より導出されるタップに乗算器Ｍ₁ 〜Ｍ_m がそれぞれ接続され、それらのタップ出力が参照用ＰＮ符号ａ₁ ，ａ₂ ，……またはａ_m とそれぞれ乗算される。これら乗算器の出力は加算器Ｓ₁ で加算され、その加算出力（図１Ｃ）は遅延回路ＤでＴ／２遅延され加算器Ｓ₂ に入力される（図１Ｄ）。加算器Ｓ₂ では加算器Ｓ₁ の出力と遅延回路Ｄの出力とが加算されて入力ｘ(t) の相関出力ｙ(t) （図１Ｅ）が得られる。 （もっと読む）

【目的】 外来雑音のキャンセル精度を向上させる。
【構成】 受話器（スピーカー）１３の近傍に配される周囲雑音収音用のマイクロホン１４の出力をフィルタ１５（伝達函数Ｔ_f ）を介して加算器１７に印加して受信音声信号Ｒと加算し、その加算出力を受話器１３に供給する。そしてＴ_f＋ｋＴ₁₂≒０（Ｔ₁₂はマイクロホン１４の前面から受話器１３の放音空間９に至る音響の伝達函数、ｋは振幅係数）となるように、フィルタの伝達函数Ｔ_f を設定することによって放音空間における雑音成分をキャンセルする。フィルタとして適応形のものを用い、無通話時にＴ_f を設定し、通話時はその設定値に固定するようにしてもよい。この場合、受話器１３の近傍に第２マイクロホン２１を配して放音空間の音圧Ｐ₂ を検出し、その検出出力Ｖ₂ のマイクロホン１４の出力Ｖ₁ に対する比｜Ｖ₂ ／Ｖ₁ ｜が最小となるようにフィルタ１５が制御回路２２により制御される。 （もっと読む）

【目的】 本発明はデジタルフィルタ回路を構成する各加算器、各乗算器等の動作速度を入力データの入力データ速度と同じにしながら、オーバーサンプリング処理を行なってオーバーサンプリング処理の高速化を達成する。
【構成】 サンプル数変換回路１によって入力データに対するサンプル数変換を行なうとともに、このサンプル数変換処理によって得られた補間点に対し仮の基準値として“０”を与えた後、デジタルフィルタ回路２の偶数側データ処理部６や奇数側データ処理部７によって前記サンプル数変換回路１で得られた各データに基づいて畳み込み演算を行なってこの演算処理によって得られたデータに対し本来の基準値に対応する補正値に基づいた直流補正を行ない、マルチプレクサ回路８によって前記偶数側データ処理部６や奇数側データ処理部７で得られた各データを順次、選択して出力データを生成する。。 （もっと読む）