【課題】多チャンネル化しても形成面積の増大を抑えることができる磁気レベルシフタを提供する。
【解決手段】レベルシフタは、入力信号が印加される磁界発生用配線１１２と、磁界発生用配線１１２が発生した磁界に対応した値をとる検出信号を出力する検出用磁気抵抗効果素子１１と、一定の値をとる参照信号を出力する参照用磁気抵抗効果素子２１，３１を備える。当該レベルシフタは、検出信号と参照電圧の差に基づいて出力信号を生成する。 （もっと読む）

【課題】消費電力を抑制し、占有面積の増大を抑制したスピントランジスタ及び集積回路を提供する。
【解決手段】実施形態のスピントランジスタは、第１の入力端子を有し、第１の入力端子から入力される第１の信号により第１の磁化方向に偏極する第１の磁性体領域と、第２の入力端子を有し、第２の入力端子から入力される第１の信号とは異なる第２の信号により第１の磁化方向とは逆向きの第２の磁化方向に偏極する第２の磁性体領域と、第３の入力端子と、第１の出力端子とを有し、第３の入力端子から入力される第３の信号により第１の磁化方向に偏極して第１の磁性体領域から供給される第１の信号を第１の出力端子から出力し、第３の入力端子から入力される第３の信号とは異なる第４の信号により第２の磁化方向に偏極して第２の磁性体領域から供給される第２の信号を第１の出力端子から出力する第３の磁性体領域と、を備える。 （もっと読む）

スピントルク磁気集積回路及びそのためのデバイスが開示される。スピントルク磁気集積回路は、基板上に配設された第１のフリー強磁性層を含む。非磁性層が第１のフリー強磁性層上に配設される。複数の書込ピラー及び複数の読出ピラーが含められ、各ピラーは、前記非磁性層上に配設され、且つ固定強磁性層を有する。
（もっと読む）

【課題】 電流−スピン流変換効率が高く、高強度のスピン流が得られるスピントロニクス装置を提供する。
【解決手段】 対向する第１端面及び第２端面を有し、正孔と電子とが同程度のキャリア密度と移動度を有し、ホール係数がゼロである非磁性の両極性伝導金属からなるスピン流生成領域３０と、第１端面に設けられ、スピン偏極された正孔をスピン流生成領域３０に注入する強磁性体からなる第１主電極２０と、第２端面に設けられ、電子をスピン流生成領域３０に注入する第２主電極４０とを備える。ローレンツ力により、正孔と電子とを同一方向に輸送されるようにして、正孔と電子の電荷を互いに相殺してスピン流を得る。 （もっと読む）

【課題】メモリ機能を有する電子回路またはメモリ素子と集積化可能な電子回路を提供すること。
【解決手段】本発明は、半導体からなるチャネルと、前記チャネルにスピン偏極した電子を注入し強磁性体を含むソース２０ａ、２０ｂと、前記チャネルから前記スピン偏極した電子を受け強磁性体を含むドレイン２２ａ、２２ｂと、前記チャネルの電界を共通に変化させるゲート２４ａ、２４ｂと、を各々備える複数のトランジスタ３０ａ、３０ｂを具備し、前記複数のトランジスタの各々チャネルにおける電子の走行方向は、スピン軌道相互作用に起因する有効磁場に交差する方向であり、かつ前記ゲートに共通に印加されるゲート電圧により前記複数のトランジスタの各チャネルにおける電子に加わる有効磁場の大きさが相対的に変化する方向である電子回路である。 （もっと読む）

【課題】 回路面積をさらに小型化しつつ、付加機能として動的再構成性を持たせることができる再構成可能な論理回路を提供する。
【解決手段】 本発明の論理回路は、配線選択部１、配線選択部１にて選択された配線が接続された入力ノード７１、７２のうちの１つの入力ノードに入力された信号、及びその他の入力ノードに入力された信号を論理演算する論理演算部２、及び論理演算部２に接続され、ＯＲ、ＡＮＤとＮＯＲ、ＮＡＮＤ、ＮＯＴとを切り替える切替部３を有する。 （もっと読む）

【課題】記憶素子を微細化しても書き込みおよび保持特性に与える影響を可及的に抑制し、かつソフトエラーが生じるのを抑制することを可能にする。
【解決手段】複数の入力信号を受ける入力部１００と、第１のトランジスタを含む抵抗変化型のプログラム可能な第１の記憶回路と、第２のトランジスタを含む抵抗変化型のプログラム可能な第２の記憶回路とが並列に接続された単位プログラマブルセルが複数個、マトリクス状に配置されたプログラマブルセルアレイであって、同一行にある単位プログラマブルセルの第１のトランジスタのそれぞれのゲートが複数の入力信号から一つの選択された入力信号を受けるとともに前記第２のトランジスタのそれぞれのゲートが選択された入力信号の反転信号を受け、同一列の単位プログラマブルセルのそれぞれの第１および第２の記憶回路の出力端子が共通の出力線に接続されているプログラマブルセルアレイ２００と、を備えている。 （もっと読む）

【課題】非常に低い確率で起こる“書けない不良”の不良ビットを、可及的に短い試験時間内で検出することを可能にする。
【解決手段】電流を流して抵抗を変化させることにより書き込みが可能な磁気抵抗素子を有するメモリセルがマトリクス状に配列されたメモリセルアレイを備えた磁気メモリにおいて、使用時の書き込みパルスの高さ以下の高さを有しかつ当該の書き込みパルスの幅よりも狭い幅を有する書き込みパルスを用いて前記メモリセルに試験データの書き込みを行う書き込みステップを備えている。 （もっと読む）

【課題】ピントルク磁化反転過程によるメモリセルへの書き込み、読み出し動作と同様にして、論理素子の演算を行い、メモリ、論理素子いずれの動作速度もほぼ等しい装置を提供する。
【解決手段】第１磁化固定層、第１絶縁層、磁化自由層、第２絶縁層、及び第２磁化固定層を積層してなる二重トンネル障壁素子を複数組み合わせて構成されたインバータ素子、ＮＡＮＤ素子及びＮＯＲ素子によって構成した論理回路１１と、磁化固定層と絶縁層と磁化自由層を積層し電流誘起磁化反転機構により動作する磁気メモリ素子を複数有するメモリ１７とを同一基板上に混載し、同一の制御回路１２から共通のクロックを取る。 （もっと読む）

本発明は、少なくともそれぞれ２つの磁性層から成る少なくとも２つの磁気抵抗素子と、少なくとも２つの信号端子に対する少なくとも１つの導体とを備えた再構築可能な磁気論理回路配列体に関し、該磁性層はそれぞれ中間層によって相互に分離されており、該磁性層のうち１つは基準層として、外部磁界に影響されても磁化を実質的に変化せず、他方の磁性層は自由層として、外部磁界に影響されると磁化を検出可能に変化し、該導体が通電されている状態では該導体によって、該磁気抵抗素子に作用して該自由層の磁化を切り換える第１の磁界が生成され、当該磁気論理回路配列体はさらに、該磁気抵抗素子に影響する第２の可変の磁界を必要に応じて生成するための第２磁界生成装置も備えている。このような回路配列体では、前記のような２つの磁気抵抗素子が相互に隣接して配置され、前記２つの基準層の磁化は、予め設定された一軸異方性によって相互に逆方向に配向され、前記第１の磁界および前記第２の磁界が前記磁気抵抗素子に作用して前記自由層の磁化の配向が変化し、ひいては該磁気抵抗素子の抵抗が変化することによって論理回路配列体においてすべての基本的な論理関数の切換動作が行われるように該磁気抵抗素子は相互に接続されており、とりわけＡＮＤ関数、ＯＲ関数、ＮＡＮＤ関数、ＮＯＲ関数、ＸＯＲ関数またはＸＮＯＲ関数の切換動作が行われるように該磁気抵抗素子は相互に接続されている構成によって発展される。
（もっと読む）