【課題】相補の信号によりプルアップバッファ回路とプルダウンバッファ回路を制御し、レベルシフタ関連回路をコンパクトに構成する。
【解決手段】半導体装置１０は、プルアップバッファ回路１００とプルダウンバッファ回路２００を排他的にオン・オフ制御することによりデータ端子ＤＱからデータを出力する。シリアライザ３００は、相補な内部データ信号ＤＴ１／ＤＣ１を出力する。レベルシフタ３７０は、内部データ信号ＤＴ１／ＤＣ１の電圧レベルを変換し、相補な内部データ信号ＤＴ２／ＤＣ２を同時生成する。プルアップバッファ回路１００とプルダウンバッファ回路２００は、この変換後の内部データ信号ＤＴ２／ＤＣ２により制御される。 （もっと読む）

【課題】クロック出力回路１にて電流消費を抑えつつ、周波数が安定したクロックを出力する。
【解決手段】 発振回路１０から出力される発振信号を論理否定するＮＯＴゲート２１Ａ、２２Ａと、ＮＯＴゲート２１Ａの出力信号を論理否定するＮＯＴゲート２３と、ＮＯＴゲート２２Ａ、２３の出力信号を入力信号とするＲＳフリップフロップ回路２４とを備え、ＮＯＴゲート２１Ａの第１の閾値Ｔｈ１はＮＯＴゲート２２Ａの第２の閾値Ｔｈ２よりも大きく、発振信号の周波数が高くなるほど第１の閾値Ｔｈ１が大きくなり、発振信号の周波数が高くなるほど第２の閾値Ｔｈ２が小さくなる。発振回路１０の発振子１１の発振が安定化する前では、ＲＳフリップフロップ回路２４が源クロックの出力を待機し、周波数が低くなるとＲＳフリップフロップ回路２４が源クロックを出力する。 （もっと読む）

【課題】出力クロック信号を生成して出力するまでに要する時間を短縮させる。
【解決手段】半導体装置は、第１のクロック信号のライズエッジ及び第２のクロック信号のライズエッジを合成して第１及び第２のクロック信号のライズエッジの間にライズエッジを有する第３のクロック信号を生成する第１の位相合成回路と、第１のクロック信号のフォールエッジ及び第２のクロック信号のフォールエッジを合成して第１及び第２のクロック信号のフォールエッジの間にフォールエッジを有する第４のクロック信号を生成する第２の位相合成回路と、第３のクロック信号のライズエッジを受けてライズ／フォールエッジの内の一方の位相を、第４のクロック信号のフォールエッジを受けてライズ／フォールエッジの内の他方の位相を其々調整した出力クロック信号を出力する第３の位相合成回路と、を備える。 （もっと読む）

【課題】占有面積や定常位相誤差の増大、並びに、クロックが安定するまでに長時間を要することなく、スペクトラム拡散クロックを生成してＥＭＩ対策を図る。
【解決手段】基準信号ＣＫ１を受け取って、立ち上がりエッジの傾き、または、立ち下がりエッジの傾き、または、立ち上がりエッジおよび立ち下がりエッジの傾きを、周期的に変化させた第１信号ＣＫ２を生成する第１回路４と、前記第１信号を受け取って、周期的に周波数が変化するクロックを生成する第２回路５と、を有する。 （もっと読む）

【課題】 誘導性負荷を駆動する出力バッファ回路の電力損失を低減する。
【解決手段】 誘導性負荷２から出力バッファ回路１００に電流が流入している場合、スルーレート制御部１４０は、出力バッファ回路１００の出力信号ＶＯＵＴの立ち上がり過程において低いスルーレートから高いスルーレートへ変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において高いスルーレートから低いスルーレートに変化させる制御を行う。また、出力バッファ回路１００から誘導性負荷２に電流が流出している場合に、スルーレート制御部１４０は、出力信号ＶＯＵＴの立ち上がり過程において高いスルーレートから低いスルーレートに変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において低いスルーレートから高いスルーレートに変化させる制御を行う。 （もっと読む）

【課題】ドライブ能力およびスルーレートを調節可能な出力ドライバを備え、従来よりも微細化することができる半導体装置を提供する。
【解決手段】半導体装置は、コア回路から転送されるデジタルデータを出力するために複数のサブドライバを含む出力ドライバＯＤと、サブドライバを選択するセレクタとを備える。各サブドライバは、デジタルデータに従って出力データを立ち上げまたは立ち下げるために、第１の電源ＰＳ１と出力配線ＷＯＵＴとの間に接続された出力トランジスタＴＰ３０と、出力トランジスタＴＰ３０のゲートと第２の電源ＶＳＳとの間に直列に接続されたスイッチングトランジスタＴＮ３３およびスルーレート調整トランジスタＴＮ３４とを備える。各スルーレート調整トランジスタＴＮ３４は、出力データの立ち上がりまたは立ち下がりのスルーレートを決定するために調整されたゲート電位をセレクタによって選択的に与えられる。 （もっと読む）

【課題】ハイサイドスイッチとして用いられるＮチャネル型のＭＯＳＦＥＴのターンオフ動作に際し、簡単な構成でオフ時間Ｔｏｆｆと立下り時間Ｔｆの最適化が可能な負荷駆動回路を提供する。
【解決手段】電源３と負荷１との間に接続されたハイサイドスイッチとしてパワーＭＯＳＦＥＴ２を用いた負荷駆動回路１０であって、パワーＭＯＳＦＥＴ のゲート電圧Ｖｇと電源３の電源電圧Ｖｐとを比較する比較回路１１と、パワーＭＯＳＦＥＴ２のターンオフ動作においてパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる遮断回路１２とを具備し、遮断回路１２によってパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる放電速度は、ゲート電圧Ｖｇが電源電圧Ｖｐより高い場合の放電速度よりも、ゲート電圧Ｖｇが電源電圧Ｖｐより低い場合の放電速度が遅くなるように設定されている。 （もっと読む）

【課題】スイッチングノイズの少ない電圧出力回路を提供する。
【解決手段】電圧出力回路１０では、出力トランジスタ１１は、入力電圧Ｖｉｎが印加される第１端子１６と負荷ＲＬが接続される第２端子１７の間に接続され、ゲート電極が第１ノードＮ１に接続される。第１プルアップ回路１２は、制御信号ＶｃがＬｏｗのときに、第１ノード電圧Ｖｎ１を引き上げる。プルダウン回路１３は、制御信号ＶｃがＨｉｇｈのときに導通して第１ノード電圧Ｖｎ１を引き下げる。ゲート電圧監視回路１４は、第１端子１６と第１ノードＮ１の間に接続され、差電圧ΔＶ＝Ｖｉｎ−Ｖｎ１が基準電圧Ｖｒｅｆより大きいときに導通して第２ノード電圧Ｖｎ２をＨｉｇｈにする。第２プルアップ回路１５は、第１端子１６と第１ノードＮ１の間に接続され、制御信号ＶｃがＬｏｗで且つ第２ノード電圧Ｖｎ２がＨｉｇｈのときに導通して第１ノード電圧Ｖｎ１を引き上げる。 （もっと読む）

【課題】
ＬＳＩの動作状態などに適合したスキューを複数の信号に与えることができるスキュー調整回路を提供する。
【解決手段】
第１及び第２の信号をそれぞれ伝播する第１及び第２の信号線と，第１及び第２の信号線を伝播する第１及び第２の信号がそれぞれ入力される第１及び第２のバッファ回路とを有する集積回路に設けられるスキュー調整回路であって，第１及び第２のバッファ回路の前段にそれぞれ設けられた第１及び第２の遅延回路と，第１及び第２の信号の間のスキューを測定するスキュー測定回路と，スキュー測定回路が測定した測定スキューに基づいて前記第１，第２の遅延回路の遅延量を決定し，当該決定した遅延量を前記第１，第２の遅延回路に設定する遅延調整回路とを有する。 （もっと読む）

【課題】終端抵抗のオンオフの切り替え時に外部端子にインピーダンスの急激な変化が生じることを低減する。
【解決手段】外部端子（図２のＤＱに相当）と、外部端子に接続され、出力信号を外部端子に出力可能とする出力回路（図２の２１に相当）と、外部端子に終端抵抗をオンオフ可能に接続する終端回路（図２の２２に相当）と、終端抵抗がオフ状態又はオン状態のいずれか一方の状態から他方の状態に変化するまでの時間を、データ出力時に出力信号が一方の論理レベルから他方の論理レベルへ変化するまでの時間以上となるように制御する第１のスルーレート制御回路（図２の２３ａに相当）と、を備える。 （もっと読む）