【課題】ガロア体を用いてパリテイデータを生成する際に、高速にガロア体の積演算を実行する。
【解決手段】ｎ台のデータストレージユニット（１０−１〜１０−１６）の内、 (ｎ−１)／２より大きな最小の整数をｓとして、ｉ＝１〜ｓ＋１番目のデータストレージユニットのデータのガロア体の元として、α＾（ｉ−１）を、ｉ＝ｓ＋２〜ｎ番目のデータストレージユニットのデータのガロア体の元を、α＾（−ｉ＋ｓ＋１）を、重み付けとして、積演算を実行する。 （もっと読む）

【課題】Steaneコードの量子誤り訂正方式において２個以上の物理キュービットにエラーが生じている場合にエラーの推定を行う技術を提供する。
【解決手段】７個の物理キュービットで構成される論理キュービットに対する６種類のユニタリー作用による観測の２種類の観測結果に古典ビット０と１を対応させて得られる６ビットについて、前半３ビットｊと後半３ビットｋがｊ≠ｋであり、且つ、ｊおよびｋが各物理キュービットにエラーが無い場合の観測結果に対応する古典ビットのビット列ではない場合に、各物理キュービットのエラー発生確率をp₁,…,p₇とし、ｊとｋに基づき、エラー発生確率p_j×p_k，p_j×p_j(+)k，p_k×p_j(+)kを計算し、p_j×p_k，p_j×p_j(+)k，p_k×p_j(+)kの大きさを比較し、最大のものを判定する。 （もっと読む）

【課題】簡易な手法にてデータの信頼性を向上させることが可能なパリティ機能付きハードディスク装置を提供する。
【解決手段】コントローラ１１は、データを記録する場合、所定のブロック毎に、データをハードディスク１３に記録し、所定のエラー訂正方式によってブロック内のデータからパリティを計算し、パリティをフラッシュメモリ１４に記録する。また、データを再生する場合、ハードディスク１３からデータを読み出し、所定のブロック内で読み出しエラーを判定すると、フラッシュメモリ１４からそのブロックのパリティを読み出し、所定のエラー訂正方式によってデータエラーを復元する。所定のブロック長のサイズ及び所定のエラー訂正方式は、ハードディスク１３のセクタに対する記録及び再生処理の可否を測定し、そのエラー率及びエラー分布に基づいて、予め設定される。 （もっと読む）

【課題】回路規模および消費電力を低減したＯＦＤＭＡ復調回路の実現。
【解決手段】シンボル方向とサブキャリア方向で定義されるフレーム内に複数のバースト領域が定義される復調回路であって、受信信号を復調した受信データをシンボル単位で記憶するシンボルメモリ31と、シンボルメモリに記憶された受信データをシンボル単位で伝送路推定・補償処理する伝送路推定・補償回路26と、伝送路推定・補償回路の出力を記憶し、誤り訂正処理におけるブロック単位で、出力するバッファ32と、バッファから出力された伝送路推定・補償処理済み受信データに対してブロック単位で誤り訂正処理を行う誤り訂正回路27と、を備える。 （もっと読む）

【課題】符号化・復号回路の動作時のエラー検出を確実に行い、かつ回路規模と動作速度に対するペナルティを軽微なものとする回路構成を提供すること。
【解決手段】あるステージにおいて符号化処理が実行されている時、その１つ前段のステージでは、直前のサイクルにおける符号化処理の検証としての復号処理が並行して実行される。復号されたデータは、直前のサイクルにおいて符号化の対象となったデータと比較されて、一致しているかどうかが調べられる。その次のサイクルでは、当該ステージにおいて先に符号化されたデータが復号され、符号化される前のデータと一致しているかどうかが調べられる。並行して、先に符号化されたデータに対して次段のステージで符号化処理が進められ、前段のステージには新たなデータが入力されて符号化処理が行われる。 （もっと読む）

ガロア域乗算のための方法は第１及び第２の指令の実行を含んでいる。第１の指令は、第１の変数のような第１の入力を受信し、第２の変数のような第２の入力を受信し、第１及び第２の入力を使用してＧＦ（２^ｍ）により多項式乗算を行い、積を生成することを含んでいる。第２の指令は、第１の指令からの積である第３の入力を受信し、積において演算するための予め定められた生成多項式である第４の入力を受信し、積における予め定められた生成多項式の演算を限定するため予め定められた生成多項式の長さである第５の入力を受信し、長さにより限定された予め定められた生成多項式を介して除数に関して積の係数を計算することを含んでいる。ハードワイヤブロックも説明されている。 （もっと読む）

【課題】光通信や電子通信における雑音等に起因するエラーに近似したランダムエラー信号を実現する。
【解決手段】ランダムエラー発生装置に組込まれたＭ系列発生回路を実現するための２元の拡大ガロア体（２^ｍ）における次数ｍ（レジスタ数）を複数の原始多項式ｐ（ｘ）を実現できるように選択し、この複数の原始多項式ｐ（ｘ）のうちの項数が多い原始多項式ｐ（ｘ）を採用する。
さらに、各クロックに同期して、ガロア体乗算するデータを原始元α単体でなく、指定べき乗値（α^k）としている。 （もっと読む）

【課題】受信データのデータ長によらず高速に演算処理ができる演算処理装置を提供。
【解決手段】受信データ長30に基づいてパラレル演算回数およびシリアル演算回数が演算回数生成部32にて生成され、これら演算回数を制御するためにパラレルイネーブル信号20またはシリアルイネーブル信号16が演算イネーブル生成部40から入力制御部14に与えられると、パラレルイネーブル信号20の入力期間に受信データ12がパラレルにて演算処理部24に入力され、シリアルイネーブル信号16の入力期間に受信データ12がシリアルにて演算処理部24に入力され、演算処理部24ではそれぞれ入力データをパラレル演算処理およびシリアル演算処理をしてその処理結果を出力26に出力する。 （もっと読む）

【課題】訂正前データと訂正後データを記憶するメモリの規模を小さくでき、オーバーフローの発生を未然に防止することができるエラー訂正処理装置の制御方法を提供することにある。
【解決手段】訂正処理能力制御回路２５は、負荷検出回路３７と能力制御回路３８を有している。負荷検出回路３７はエラー訂正処理回路部２４にかかる負荷を検出する。能力制御回路３８は、その負荷検出回路３７が検出した負荷が大きい場合に、エラー訂正処理回路部２４の訂正処理速度を速くする。 （もっと読む）

【課題】ＥＣＣ回路を搭載した半導体記憶装置において、ユーザデータの入出力に際し、データの信頼性が高く、従来の装置とも互換性を備えかつユーザデータの記憶容量の高い半導体記憶装置を提供する。
【解決手段】ＥＣＣ回路２０５に入力されるデータのビット数を、書き込みのため外部から入力されるデータのビット数よりも多くすることにより、メモリセルアレイ２０１に書き込まれるユーザデータに対するパリティビットの比率を低減させる。結果、従来装置に比べてメモリセルにおけるパリティビット用の記録領域の占める割合を低下させることで、集積密度が同一のメモリセルアレイにおいて、ユーザが利用可能な記憶容量を高くしている。 （もっと読む）