【課題】課題は、デルタシグマ変調器の低消費電力化および小型化を図ることである。
【解決手段】デルタシグマ変調器（１）は、減算器（１１）と、積分器（１２）と、それぞれが並列接続された複数のＤＡ変換器（１４_１−１４_ｋ）とを備える。減算器は、第１アナログ信号（Ａ）と第２アナログ信号（Ｉ_ＤＡＣ）とを入力し、第１アナログ信号から第２アナログ信号を減算する。積分器は、減算器の減算結果を積分する。複数のＤＡ変換器は、積分器の出力を基に量子化されたデジタル信号をアナログ信号にそれぞれ変換し、それぞれ変換したアナログ信号を第２アナログ信号として、減算器に異なるタイミングで出力する。 （もっと読む）

【課題】所望の周波数用のバンドパスΔΣ変換器を得る。
【解決手段】ローパス型ΔΣ変調器のｚ領域モデルにおけるｚを、以下のｚ’に置き換えることでバンドパス型ΔΣ変調器（θ_０＝±π／２×ｎを除く；ｎは１以上の整数）を得る。
ｚ’＝ｆ_ｃｎｖ（ｚ，θ_０）
ただし、
ｆ_ｃｎｖ（ｚ，θ_０）は、任意のｚ，θ_０について、ｆ_ｃｎｖ（ｚ，θ_０）の絶対値が常に１となる関数
θ_０＝２π×（ｆ_０／ｆｓ）
ｆｓは、サンプリング周波数
ｆ_０は、前記バンドパス型ΔΣ変調器の量子化雑音阻止帯域の中心周波数 （もっと読む）

【課題】高次のデルタシグマ型変調回路において、回路の発振を防ぎつつ特性の向上及びノイズの低減を実現する。
【解決手段】高次のデルタシグマ型変調回路１は、入力信号の振幅を検出する信号振幅検出手段１３と、前記入力信号をフィードバック回路に入力して出力を複数回ループさせた後の出力信号を出力するΔ−Σ変調部１２と、検出した振幅に応じた演算精度制御信号を決定しΔ−Σ変調部１２に入力する演算精度決定手段１４と、を有する。Δ−Σ変調部１２は、前記演算精度制御信号に基づいた負のゲインαを、前記フィードバック回路に再度入力する出力の信号振幅にかける。 （もっと読む）

【課題】サンプリングレートに応じて、デシメーションフィルタのフィルタ特性を可変する。
【解決手段】本半導体装置（１）におけるデシメーションフィルタ（１３）は、所定のサンプリングレート（ｆ_ＯＳ）でサンプリングされた信号を順次入力し、連続して印加されるトリガ信号（ＴＲ）に応じて、所定のフィルタ処理を行うためのフィルタ係数（Ｃｊ）を所定期間（Ｍ＋２Ｎ分の期間）内に入力された入力信号毎に算出するとともに、算出した前記フィルタ係数と前記入力信号とを順次乗算し、前記所定期間内の乗算値を積算して順次出力する。前記所定期間は、前記トリガ信号が印加される時間間隔に応じて可変にされる。 （もっと読む）

【課題】任意のコモンモード電位の差動アナログ信号を入力でき、かつ任意のリファレンス電圧を設定可能なΔΣＡ／Ｄ変換器を提供する。
【解決手段】ΔΣＡ／Ｄ変換器のΔΣ変調器が有する（１ビットＤＡＣ＋加算＋積分）演算回路にて、オペアンプの正側入力ノード及び負側入力ノードに対してそれぞれ２つのリファレンス容量を設け、入力信号に変調器出力に応じた信号を加算又は減算する場合に、リファレンス容量の接続を正側入力ノード及び負側入力ノードにおいて相補的に切り替えることで、リファレンス電圧にかかわらずオペアンプの入力ノードに加算される電荷量を常に同一にして、オペアンプの入力ノードの電位が回路のコモンモード電位に収束するようにし、任意のコモンモード電位の差動アナログ信号を入力可能、かつ任意のリファレンス電圧を設定可能にする。 （もっと読む）

【課題】回路面積が小さなΔΣ変調器を提供する。
【解決手段】このΔΣ変調器は、差動入力信号ＶＩＰ．ＶＩＮの電圧および２段の積分回路ＩＮＴ１，ＩＮＴ２の差動出力信号の電圧にそれぞれ重み付け係数ＷＣ１〜ＷＣ３を乗算して加算し、加算した電圧がしきい値電圧を超えた場合にパルス信号を出力するコンパレータＣＭＰ１を備える。コンパレータＣＭＰ１は、それぞれ重み付け係数ＷＣ１〜ＷＣ３に応じた値の増幅率ｇｍ１〜ｇｍ３を有し、出力ノードＮ１，Ｎ２を共有する３つの差動増幅回路を含む。したがって、重み付け加算を行なうためのスイッチトキャパシタ回路が不要となる。 （もっと読む）

【課題】オーバサンプリングされたアナログ・デジタル変換を使用して、リード・チャネルの中の信号を処理するための方法および装置を提供すること。
【解決手段】アナログ入力信号に対してオーバサンプリングされたアナログ・デジタル変換を実行して、所与のビット間隔についてアナログ入力信号に対応する複数のデジタル・サンプルを生成する。次いで、デジタル・サンプルのうちの１つまたは複数に対してデータ検出アルゴリズムを適用して、検出された出力を取得することができる。オーバサンプリングされたアナログ・デジタル変換は、等化処理および／またはフィルタリング処理の少なくとも一部をデジタル領域に移すことにより、アナログ設計を簡略化する。 （もっと読む）

【課題】フィードバック経路において連続時間ＤＡＣまたは離散時間型ＤＡＣのいずれかを有するように構成可能なシグマデルタＡＤＣを提供する。
【解決手段】アナログ−デジタル変換器（ＡＤＣ）１０は、入力端子と出力端子とを有する連続時間フィルタ１４と、連続時間フィルタ１４の出力端子に結合された入力端子と、複数の出力端子とを有する量子化器１８と、量子化器１８の前記複数の出力端子に結合された複数の入力端子と、出力端子とを有する連続時間デジタル−アナログ変換器（ＤＡＣ）２０と、量子化器の前記複数の出力端子に結合された複数の入力端子と、出力端子とを有する離散時間型ＤＡＣ２４と、連続時間ＤＡＣ２０の出力端子に結合された第１の入力端子と、離散時間型ＤＡＣ２４の出力端子に結合された第２の入力端子と、連続時間フィルタの入力端子に結合された出力端子とを有するスイッチ２６と、を備える。 （もっと読む）

【課題】 回路規模の増加を抑制しつつ、複数ビットの量子化信号を生成する。
【解決手段】 量子化装置は、第１クロックの１周期前の量子化信号に基づく量子化誤差と第１信号とに基づいて、第２信号を生成する信号処理部と、第１クロックより高速の第２クロックに同期して動作し、第２信号を第１クロックの１周期以内に量子化し、量子化信号を生成する量子化部とを有している。 （もっと読む）

【課題】ΔΣ型Ａ／Ｄ変換器の長所を備え、かつシングルチップマイクロコンピュータと簡易なアナログ部品で構成されたＡ／Ｄ変換器を提供する。
【解決手段】差分器１３０が、入力アナログ信号とフィードバック信号との差分信号を生成し、積分器１４０が、差分信号を積分し、アナログ／デジタル変換器１５０が、変換クロックに同期して積分器１４０の出力に応じたデジタル信号を生成する。デジタル／デューティ変換器１６０が、デジタル信号に応じたデューティを有するパルス信号をフィードバック信号として差分器１３０へ出力し、デジタルフィルタ１８０が、デジタル信号に対してデシメーションフィルタリング処理を行う。分周器１２０、アナログ／デジタル変換器１５０、デジタル／デューティ変換器１６０、およびデジタルフィルタ１８０をシングルチップマイクロコンピュータ１９０の周辺機能を用いて実現する。 （もっと読む）