【課題】最適な可変長符号化テーブルの選択に要する演算量を削減する。
【解決手段】画像を小領域毎に可変長符号化する装置は、小領域に含まれる画素における、画素値と予測画素値との間の差分値、を算出する算出部と、前記算出部により算出された差分値の中から、絶対値が所定値となる差分値を所定差分値として取得する取得部と、前記取得部により取得された所定差分値に応じて、複数の可変長符号化テーブルの中から一つの可変長符号化テーブルを選択する選択部と、前記選択部により選択された可変長符号化テーブルを用いて、前記算出部により算出された差分値を可変長符号化する可変長符号化部と、を備える。 （もっと読む）

【課題】小さな脈動振幅を保ちながら時間応答を調整可能にするインターフェイス回路を提供する。
【解決手段】ディジタル信号をアナログ信号に変換するためのインタフェース回路３１０で、時間応答調整回路３１２、変調器３１４、及びフィルタ３１６を含む。時間応答調整回路３１２はディジタル信号を受信し、調整された信号を生成する。変調器３１４は時間応答調整回路３１２に接続され、調整された信号を受信し、変調器信号を生成する。フィルタ３１６は変調器に接続され、変調器信号を受信し、アナログ信号を生成する。 （もっと読む）

【課題】音声信号入力の途中で信号がなくなった場合や、音声信号入力状態と無信号状態とが繰り返された場合でも、雑音を防止してＳ／Ｎ比を上げることができる音声出力装置を提供する。
【解決手段】各乗算器２７、３５、４１、４９、５５は、各遅延器２８、３４、４２、４８、５６の入力側に設けられている。各乗算器２７、３５、４１、４９、５５は、各加算器２６、３３、４０、４７、５４からの各加算出力に、係数カウンタ２２から供給される乗算係数をそれぞれ掛け算する。ΔΣ変調器にデジタル音声信号の入力がない場合に、カウンタ制御回路により、係数カウンタ２２の出力を所定の時間間隔で段階的に０になるようにする。 （もっと読む）

【課題】 簡単な回路構成で、スイッチのオン抵抗値によるアナログ出力信号の歪みやノイズの発生を防止することができるデジタル−アナログ変換器を提供する。
【解決手段】 サンプリング容量素子Ｃｉの一方の端子と対応する入力端子Ｄｉとの接続及び切断並びにサンプリング容量素子Ｃｉの他方の端子と第１基準電圧源Ｂ１との接続及び切断を切り替える第１のスイッチユニットＳＵ１と、第１のスイッチユニットＳＵ１の切り替えにおける切断及び接続に応じて、サンプリング容量素子Ｃｉの他方の端子と演算増幅器２の反転入力端子との接続及び切断、複数のサンプリング容量素子Ｃｉの一方の端子の相互の接続及び切断、並びに一方の端子が相互に接続されたサンプリング容量素子Ｃｉの電圧に応じた電圧を演算増幅器２の出力端子に出力する電気経路の閉成及び開放を切り替える第２のスイッチユニットＳＵ２と、電気経路に設けられた抵抗素子Ｒｓとを備えている。 （もっと読む）

【課題】デジタル信号をアナログ信号に変換するデジタルアナログ変換装置を構成する素子にバラツキがあった場合においても、高い品質のアナログ信号を生成することができ、高分解能を有し、かつ、回路規模の小さいデジタルアナログ変換装置を実現する。
【解決手段】入力信号のビット数を低減する第1のデータ換器と，前記第１の出力信号の
フォーマットを変換する第2のデータ変換器と，前記第2のデータ変換器出力の履歴に応じた符号に変換する第3のデータ変換器を有する，データ変換装置を提供する。 （もっと読む）

【課題】制御及び設計が簡易であり、しかも素子の小型化に有利なＤ／Ａコンバータを提供する。
【解決手段】データインターフェース部４１１で受けたＬ及びＲのデータを含むシリアルデータからなるデジタル入力信号に対し、デジタルフィルタ部４１３でフィルタ係数のたたみ込み演算を施し、更に後段の、サンプルホールド部４１４から次段のΔΣ変調部４１５到る信号処理の流れの中で、制御部であるステレオ／モノラル切換部４１６によってサンプルホールド部のデータレートをΔΣ変調部のデータレートの半分にする。そして、スイッチトキャパシタフィルタ部４２１，４２２からステレオ／モノラル変換された出力信号を得る。 （もっと読む）

【課題】低消費電力で信号の歪みやＳＮＲ劣化が少ないディジタルアナログ変換器を提供する。
【解決手段】シフトレジスタＳＲＥＧ、１ビットディジタルΔΣ信号を入力し、一対の信号を出力するスイッチ回路ＳＷ１〜ＳＷ（Ｎ）、出力された一対の信号を入力して一対の信号として出力するインピーダンス素子ＩＭＰ１〜ＩＭＰ（Ｎ）、出力された一対の信号の一方を入力する反転入力端子ＯＰＡａ、他方を入力する非反転入力端子ＯＰＡｂ、１ビットディジタルΔΣ信号をディジタルアナログ変換した信号を出力する出力端子１０２を備える演算増幅器ＯＰＡ、反転入力端子ＯＰＡａと出力端子１０２とに接続されるインピーダンス素子ＩＭＰ０−Ｎ、非反転入力端子ＯＰＡｂに一端が接続され、他端に基準電圧が与えられるインピーダンス素子ＩＭＰ０−Ｐによりディジタルアナログ変換器を構成する。 （もっと読む）

【課題】高精度かつ簡易に要求出力範囲を充足させる。
【解決手段】デジタル入力信号をパルス信号に変換するΔΣ変調器１２と、デジタル入力信号に対応する入力値と予め設定された閾値とを比較する入力比較器１１と、入力比較器１１による比較結果が、入力値が閾値よりも小さいことを示す場合に、入力値と閾値との差が大きいほど入力値に対する出力値を低下させ、入力値が０であるときには出力値を０とする間引き出力制御部１４と、を備える。 （もっと読む）

特に離散時間量子化信号を連続時間連続可変信号に変換するシステム、装置、方法及び技術が提供される。例示的な変換器は、（１）各々が異なる周波数帯域を処理する並列に動作する複数のオーバサンプリング変換器、（２）マルチレート（すなわち、ポリフェーズ）デルタ−シグマ変調器（好ましくは、２次以上）、（３）マルチビット量子化器、（４）抵抗ラダー型回路網又は電流源回路網等のマルチビット−可変レベル信号変換器、（５）マルチビット−可変レベル信号変換器における不整合を補償する（例えば、そのような不整合を模倣し、結果として得られる雑音が対応するバンドパス（再構成）フィルタにより除去される周波数範囲にその雑音をシフトすることにより、不整合を補償する）ための適応非線形ビットマッピング、（６）マルチバンド（例えば、プログラマブル雑音伝達関数応答）バンドパス・デルタ−シグマ変調器、及び／又は、（７）アナログ信号バンドパス（再構成）フィルタバンクにより発生される雑音及び歪みを解消するためのデジタル・プリディストーション・リニアライザ（ＤＰＬ）を含むのが好ましい。
（もっと読む）

【課題】素子不整合を低減する改良型シグマデルタノイズ整形ＤＡＣを提供する。
【解決手段】符号付きバイナリデータを受け取り、符号付き指標データを供給する指標エンコーダを持ち、符号付き指標データは、正指標データおよび負指標データを含む。正指標データに応答して正入力データを受け取り、負指標データに応答して負入力データを受け取るシャッフラを持ち、デコーダはシャッフラ４０から出力データを受け取り、復号化データをアナログ出力ステージに供給する。 （もっと読む）