アクティブマトリクス型表示素子
【課題】低コストで表示面積の大型化、画素の高密度化を図る
【解決手段】ガラス基板と、ガラス基板に形成されたコントロール回路部と表示回路部が一体に形成されている表示パネル部と、コントロール回路部に設けられたデータ入力端子、クロック端子、データラッチ端子と、を備え、コントロール回路部には、テスト信号が入力されるテスト端子と、該テスト信号が入力されると表示回路部に書き込まれたデータを呼び出し、該データを出力するデータ出力端子とを更に備える。
【解決手段】ガラス基板と、ガラス基板に形成されたコントロール回路部と表示回路部が一体に形成されている表示パネル部と、コントロール回路部に設けられたデータ入力端子、クロック端子、データラッチ端子と、を備え、コントロール回路部には、テスト信号が入力されるテスト端子と、該テスト信号が入力されると表示回路部に書き込まれたデータを呼び出し、該データを出力するデータ出力端子とを更に備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示素子に関する。
【背景技術】
【０００２】
現在、フラットパネルディスプレイとしては、液晶ディスプレイ、プラズマディスプレイ、ＥＬＤ、ＬＥＤ、蛍光表示管、ＦＥＤ等が実用化されている。この中で、蛍光表示管、ＥＬＤ、ＬＥＤ及びＦＥＤは自発光型のディスプレイであり、しかも高精細化が可能なものである。
【０００３】
蛍光表示管（Ｖａｃｕｕｍ Ｆｌｕｏｒｅｓｃｅｎｔ Ｄｉｓｐｌａｙ、以下、「ＶＦＤ」と略称する場合がある。）は、少なくとも一方が透明な真空容器（外囲器）のに、フィラメントと呼ばれる直熱型カソード電極を有し、前記直熱型カソード電極から放出される熱電子を表示パターンの形状にアノード電極上に塗布された蛍光体に衝突させてこの蛍光体を発光させ、所望のパターンを表示する電子管である。
このような蛍光表示管の１つに、蛍光体を塗布した複数のアノードをマトリクス状に配列した発光表示部と、発光表示部の発光を制御する駆動回路とが一体に形成された半導体チップを絶縁基板上に配列して得られる発光表示面を備えたアクティブマトリクス型蛍光表示管がある。特許文献１に記載のアクティブマトリクス型蛍光表示管は、シリコン単結晶基板にＭＯＳスイッチングアレイを集積し、これに蛍光体を塗布してアノード基板としたものである。
アクティブマトリクス型蛍光表示管は、自発光型の素子であるため、鮮明で見やすく、高輝度が得られること、信頼性に優れていること等から、車両内の運転手等に情報表示する表示手段として、ヘッドアップディスプレイ用表示装置として使用される用途が急増している。そのため、アクティブマトリクス型蛍光表示管は、より低コストで、表示面積の大型化、画素の高密度化を図るような研究開発が行なわれている。
【０００４】
特許文献２は、蛍光体を塗布した複数のアノード電極をマトリクス状に配列した発光表示部と発光制御駆動回路とが一体に形成されたアノード基板と、アノード基板の発光表示部搭載面に対向配置したカソードと、アノード基板とカソードとを内蔵する一面が透光性を有する真空外囲器とを備え、アノード基板がガラス基板とガラス基板上に形成されたシリコン膜とシリコン膜上に形成された絶縁膜とから構成され、発光表示部が絶縁膜上に形成され、駆動回路がシリコン膜に形成され、かつ絶縁膜に形成されたスルーホールを通してアノード電極と接続されるように構成し、低コストで表示面積の大型化、画素の高密度化を図ることを目的とした蛍光表示装置が記載されている。
【０００５】
本出願人は、低コストでもって、表示面積の大型化、画素の高密度化を図るに、特許文献３に開示されているような、アクティブマトリクス駆動表示素子を開発した。
【０００６】
【特許文献１】特公昭５６−２４９９３号公報
【特許文献２】特開２００２−８５７１号公報
【特許文献３】特開２００６−１０６２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献３記載のアクティブマトリクス型ＶＦＤは、図２（ｂ）、図３、図４に記載のように、表示部パネルのＩＣ１３０と別個にコントローラＩＣ１３１を基板１１０上に搭載し、コントローラＩＣ１３１のコントロール信号は、アルミ配線１３６、ワイヤーボンディング用細線１３５によって、表示部パネルのＩＣ１３０の行・列信号ラインに接続して、表示部パネルの表示部１３２を表示させていた。
ＣＰＵ１４０からコントロール部１３１へ出力されるデータ信号は、シリアル出力され、コントロール部１３１から表示パネル部のＩＣ１３０へのデータ信号の出力はパラレル出力されている。そのため、コントロールＩＣ１３１と表示部パネルのＩＣとのワイヤボンディング用細線１３５による接続は、列配線と行配線数分の工程を必要とするため、低コストで表示面積の大型化、画素の高密度化の大きな妨げになっていた。
【０００８】
また、表示パネルの検査は、アクティブマトリクス型ＶＦＤ完成後に表示状態を目視等による検査しかできなかった。
つまり、表示パネル部への入力信号は、コントロール部からの信号をパラレルに入力する形式であるため、コントロール部の出力は、表示パネル部にパラレルに接続される方式である。コントロール部からの行信号出力及び列信号出力を、表示パネル部の行配線及び列配線にワイヤーボンディングによって接続しているため、コントロール部の出力ラインが、表示部の入力ラインとなっていた。そのため、表示パネル部に書き込まれたラッチデータの出力を、コントロール部が読出すことができないため、表示パネル部に書き込まれたラッチデータの出力を、コントロール部が読出すことによる検査ができなかった。
【課題を解決するための手段】
【０００９】
本発明のアクティブマトリクス型表示素子は、ガラス基板と、前記ガラス基板に形成されたコントロール回路部と表示回路部が一体に形成されている表示パネル部と、前記表示パネル部に設けられたデータ入力端子、クロック端子、データラッチ端子と、を備え、
前記表示パネル部は、テスト信号が入力されるテスト端子と、該テスト信号が入力されると前記表示回路部に書き込まれたデータを出力するデータ出力端子とを更に備えている。
さらに、前記表示パネル部には、書込み制御信号を受ける書き込み端子と、表示部の輝度調整を行なう表示部ブランク端子とを備える。
【００１０】
本発明は、表示回路部のＩＣと別個にＩＣ化されたコントロール回路を同一基板上に搭載し、コントロール回路部のＩＣのコントロール信号を、ワイヤーボンディングによって、表示回路部のＩＣの行・列信号ラインにパラレル接続していたのを、表示回路部とコントロール回路部を一個のＩＣに搭載することでパラレル接続用のワイヤーボンディング用細線の数を節減し、更に、ＩＣ検査を可能とすることにより、トータルの信頼性向上・小面積化・コスト低減を達成した。
【発明の効果】
【００１１】
本発明は、表示回路部とコントロール回路部を一個のＩＣに搭載するようにしたため、ガラス基板面積当たりの表示面積当たりの割合を高め、表示回路部とコントロール回路部を一体化したことによる製品の全数検査を容易にして、一体化により、パラレル接続用のワイヤーボンディング用細線の数を節減し、ＡＭＶＦＤの信頼性向上のためのＩＣ検査を容易に実行でき、システムの構成を簡略化し、トータルの信頼性向上・小面積化・コスト低減を図ることができるものである。
【００１２】
さらに、本発明は、コントロール回路部を表示パネル部にＩＣ化して搭載するため、ワイヤーボンディング用細線の数を減少させることができ、非表示部のデッドスペースを減少させ、コントロール回路部と表示回路部のワイヤーボンディング接続に必要な約３ｍｍほどの幅分ガラス基板を小型化できるとともに、実装時間の短縮を図れ、トータルの信頼性向上・小面積化・コスト低減を図ることができた。
さらに、従来のシリアルインパラレルアウトドライバの機能を表示パネル部のパネルドライバに内蔵させることができるため、コストの減少のみならず、テストが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態である、アクティブマトリクス型蛍光表示管を用いた表示装置（以下、「ＡＭＶＦＤ」という。）を図１〜図３に基づいて、以下に説明する。
ＡＭＶＦＤは、ガラス基板１０を底部とする密閉容器であるガラス容器３９と、ガラス容器３９内のガラス基板１０上に形成されているＩＣチップであるアクティブマトリクスＩＣ３０、フィラメント３８とから構成されている。前記ＡＭＶＦＤは、不図示のリードを介して、ＣＰＵ４０、及び電源Ｖｃｔ、フィラメント電源３５とが接続されている。
アクティブマトリクスＩＣ３０は、表示素子と表示素子を駆動する表示回路が形成されている表示部３２と、非表示部３３とにより構成され、非表示部３３にはコントロール部３１が形成されている。
非表示部３３は、図２（ａ）に示すように、フィラメント３８の接続部近傍であるためフィラメントの温度が低く、表示部としては使えない領域を示し、表示領域としては使えない領域であるため、周辺回路等が搭載され、本実施例では、コントロール部３１がＩＣ化されて搭載されている。
【００１４】
ＣＰＵ４０は、コントロール部３１の入力端子、ＬＡＴ（ラッチ入力端子）、ＣＬＫ（シフトレジスタクロック端子）、ＳＩ（シリアルデータ入力端子）、ＳＯ（シリアル出力端子）、ＴＥＳＴ（テスト端子）、及び、ＷＥ（書込み端子）、表示部の輝度調整を行なうＢＫＤ（ブランク端子）と接続されている。
ＣＰＵ４０から出力されるデータ信号は、ＳＩ端子からコントロール部３１にシリアルに出力され、コントロール部３１は、データ信号をＣＬＫ信号、ＬＡＴ信号により、シリアル／パラレル変換し、ＷＥ信号及びＢＫＤ信号により（ＬＡＴ信号を介してもよい。）表示部３２に出力する。
【００１５】
図３のアクティブマトリクス駆動回路は、表示画素の列選択回路１１及びロジック制御回路１２とから構成されているコントロール部３１と、表示画素ごとに設けられたアノード電極を駆動するための保持部１３及び駆動回路部１８、１９と表示画素部２１のドライバ出力回路２０、アドレス信号線１５、データ信号線１６等からなる表示部３２とが一体で形成されているものである。図３では、１画素の駆動回路のみを示している。
【００１６】
入力信号は、列アドレス選択信号とロジック制御信号と表示データ信号からなる。列アドレス選択信号はデコーダにより１列のアドレス信号線１５のみが選択される。表示データ信号は、行ごとにデータが入力される。
前記の列アドレス選択信号と表示データ信号によりマトリクス状に配置された各画素への表示データが、選択された列の保持部１３に保持される。これが１列分のデータであり、列アドレス信号は順次インクリメントさせ、全列にデータが書き込まれるまで繰り返し行われる。
保持データとブランク信号との積により出力されたデータが駆動回路部１８、１９を経由して表示画素部２１の最終段のドライバ出力回路２０に入力されて、表示データとなる。
【００１７】
駆動回路部１８、１９は、ディプレッション型ＰチャネルＭＯＳトランジスタ１８とエンハンスメント型ＰチャネルＭＯＳトランジスタ１９とからなり、最終段のドライバ回路２０は、ＰチャネルＭＯＳトランジスタ２０で構成されている。なお、ＰチャネルＭＯＳトランジスタ２０は、高耐圧ＰチャネルＭＯＳトランジスタである。なお、ディプレッション型ＰチャネルＭＯＳトランジスタ１８は、エンハンスメント型ＮチャネルＭＯＳトランジスタとしてもよい。
最終段の駆動回路２０がＰチャネルＭＯＳトランジスタで構成し、アノード電極駆動に際して、フィラメントセンタータップ電圧に重畳した信号レベル電圧がアノード電極に印加される構成となり、駆動回路より出力される信号レベルは低電圧でよいことになる。従って、最終段のトランジスタを除けば高耐圧を必要とするトランジスタは不要である。
【００１８】
本構成は全てＰチャネルＭＯＳ構造で成立するため、各表示画素部分に必要な電源は低電圧電源及びＧＮＤのみでよい。
以上の点より、デザインルールの大きい高耐圧トランジスタは各画素に１つ有すればよいため、消費電流は小さく抑えることができる。また、画素サイズも電源ラインが低電圧とＧＮＤの２本のみでよいために小さくすることができ、ドライバ出力部の画素を構成するアノード電極の下に保持回路及び駆動回路、ドライバ回路をレイアウトすることができる。また、画素を狭ピッチ化することができ、高精細な表示を可能にできる。
【００１９】
本発明の蛍光表示管のコントロール部３１は、従来のＣＩＧ用のシリアルドライバの入力方式を承継して、上記したように、シリアル−パラレル変換を行なうシフトレジスタ回路からなる。
ＣＰＵ４０からのＣＬＫ信号に同期してシリアルデータ（ＳＩ）を入力する。ＬＡＴは表示部にデータの引き渡しを行なう信号である。
ＷＥ信号及びＢＫＤ信号は直接表示部３２に入力されている。ＷＥ信号はデータ書込み制御信号であり、ＢＫＤ信号は表示部の輝度調整を行なう信号である。
【００２０】
本実施例のＡＭＶＦＤは、図２（ａ）に断面図として示されているように、ガラス基板１０上にアクティブマトリクスＩＣ３０の表示部３２、非表示部３３に搭載されたコントロール部３１、コントロール部３１と接続されるワイヤボンディング部３７とから構成される。図示されていないが、非表示部３３は、図１，図２において、右側部にも表示に適さない非表示部の領域は存在する。
図２（ｂ）には、図４に示される従来のＡＭＶＦＤの断面図が示されている。ガラス基板１１０上に、表示部１３２、非表示部１３３からなるアクティブマトリクスＩＣ１３０、表示パネル１３０との接続部であるワイヤボンディング用細線１３５，アルミ配線１３６と接続されたコントロール部１３１、図示しないＣＰＵ１４０と接続されるワイヤボンディング用細線１３７とから構成される。
【００２１】
図２（ａ）と図２（ｂ）との幅の差ｄが本発明によって得られるＡＭＶＦＤの小型化される幅を示している。本発明により、ＡＭＶＦＤが差ｄだけ、表示面積を同一とすると、基板の幅を小さくできることから、ＡＭＶＦＤのガラス基板面積当たりの表示部の領域の面積当たりの割合を高めることが可能となる。
【００２２】
さらに、本発明においては、アクティブマトリクスＩＣ３０の入出力端子として、ＴＥＳＴ端子、ＳＯ端子を備え、ＡＭＶＦＤの検査を実行することができる。
ＣＰＵ４０からの信号により、ＴＥＳＴ端子が’Ｈ’となると、テストモードとなり、ＳＩ端子から入力された列アドレス選択信号により、選択された列の表示部に書き込まれたラッチデータがＳＯ端子から出力され、アクティブマトリクスＩＣ３０の検査ができることとなる。
【００２３】
表示部のＩＣと別個にコントローラＩＣを基板上に搭載し、コントローラＩＣのコントロール信号を、パラレルにワイヤーボンディングによって、表示部ＩＣの行・列信号ラインに接続していたのを、表示部とコントローラ部を一個のＩＣに搭載することでＩＣ検査を可能とし、パラレル接続のワイヤーボンディングを省略し、アクティブマトリクスＩＣ３０の表示部３２のＩＣは、製品の歩留まり率が大幅に向上しているため、信頼性が向上していることと相俟って、トータルの信頼性向上・小面積化・コスト低減を達成した。
ＳＯ端子を用いた検査により、アクティブマトリクスＩＣの検査を実行でき、ＡＭＶＦＤの製品検査を容易に実行することができ、精度を向上させることができる。
ＳＯ端子は、通常時、データのカスケード接続を可とし、テスト時は各画素に書き込まれたラッチされたデータの読み出しを可とするもので、通常時は、データカスケード用に使用することができる。
【００２４】
以上のように構成された本発明のＡＭＶＦＤは、表示部３２とコントローラ部３１を一体としたアクティブマトリクス基板として形成される。その際、ＣＰＵ４０からアクティブマトリクスＩＣ３０へ出力されるデータ信号は、ＳＩ端子からシリアルに出力されることとなり、入出力端子の大幅削減が可能となる。
【００２５】
本発明においては、コントロール部３１と表示部３２をアクティブマトリクスＩＣ３０に一体化したことにより、従来例に設けられていたＣＰＵ４０からコントロール部１３１の出力を制御していたＢＫ端子が不要となり、省略することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の蛍光表示管のを示す回路構成図。
【図２】本発明の蛍光表示管と、従来例の表示管の対比を示す断面図、
【図３】本発明のアクティブマトリクス型駆動回路の構成図。
【図４】従来の蛍光表示管を示す回路構成図。
【符号の説明】
【００２７】
ガラス基板 １０、アクティブマトリクスＩＣ ３０、
コントロール部 ３１、表示部 ３２、ＣＰＵ ４０、
シリアル出力端子 ＳＯ、シリアルデータ入力端子 ＳＩ、
ラッチ入力端子 ＬＡＴ、シフトレジスタクロック端子 ＣＬＫ、
テスト端子 ＴＥＳＴ、書込み端子 ＷＥ、ブランク端子 ＢＫＤ
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示素子に関する。
【背景技術】
【０００２】
現在、フラットパネルディスプレイとしては、液晶ディスプレイ、プラズマディスプレイ、ＥＬＤ、ＬＥＤ、蛍光表示管、ＦＥＤ等が実用化されている。この中で、蛍光表示管、ＥＬＤ、ＬＥＤ及びＦＥＤは自発光型のディスプレイであり、しかも高精細化が可能なものである。
【０００３】
蛍光表示管（Ｖａｃｕｕｍ Ｆｌｕｏｒｅｓｃｅｎｔ Ｄｉｓｐｌａｙ、以下、「ＶＦＤ」と略称する場合がある。）は、少なくとも一方が透明な真空容器（外囲器）のに、フィラメントと呼ばれる直熱型カソード電極を有し、前記直熱型カソード電極から放出される熱電子を表示パターンの形状にアノード電極上に塗布された蛍光体に衝突させてこの蛍光体を発光させ、所望のパターンを表示する電子管である。
このような蛍光表示管の１つに、蛍光体を塗布した複数のアノードをマトリクス状に配列した発光表示部と、発光表示部の発光を制御する駆動回路とが一体に形成された半導体チップを絶縁基板上に配列して得られる発光表示面を備えたアクティブマトリクス型蛍光表示管がある。特許文献１に記載のアクティブマトリクス型蛍光表示管は、シリコン単結晶基板にＭＯＳスイッチングアレイを集積し、これに蛍光体を塗布してアノード基板としたものである。
アクティブマトリクス型蛍光表示管は、自発光型の素子であるため、鮮明で見やすく、高輝度が得られること、信頼性に優れていること等から、車両内の運転手等に情報表示する表示手段として、ヘッドアップディスプレイ用表示装置として使用される用途が急増している。そのため、アクティブマトリクス型蛍光表示管は、より低コストで、表示面積の大型化、画素の高密度化を図るような研究開発が行なわれている。
【０００４】
特許文献２は、蛍光体を塗布した複数のアノード電極をマトリクス状に配列した発光表示部と発光制御駆動回路とが一体に形成されたアノード基板と、アノード基板の発光表示部搭載面に対向配置したカソードと、アノード基板とカソードとを内蔵する一面が透光性を有する真空外囲器とを備え、アノード基板がガラス基板とガラス基板上に形成されたシリコン膜とシリコン膜上に形成された絶縁膜とから構成され、発光表示部が絶縁膜上に形成され、駆動回路がシリコン膜に形成され、かつ絶縁膜に形成されたスルーホールを通してアノード電極と接続されるように構成し、低コストで表示面積の大型化、画素の高密度化を図ることを目的とした蛍光表示装置が記載されている。
【０００５】
本出願人は、低コストでもって、表示面積の大型化、画素の高密度化を図るに、特許文献３に開示されているような、アクティブマトリクス駆動表示素子を開発した。
【０００６】
【特許文献１】特公昭５６−２４９９３号公報
【特許文献２】特開２００２−８５７１号公報
【特許文献３】特開２００６−１０６２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献３記載のアクティブマトリクス型ＶＦＤは、図２（ｂ）、図３、図４に記載のように、表示部パネルのＩＣ１３０と別個にコントローラＩＣ１３１を基板１１０上に搭載し、コントローラＩＣ１３１のコントロール信号は、アルミ配線１３６、ワイヤーボンディング用細線１３５によって、表示部パネルのＩＣ１３０の行・列信号ラインに接続して、表示部パネルの表示部１３２を表示させていた。
ＣＰＵ１４０からコントロール部１３１へ出力されるデータ信号は、シリアル出力され、コントロール部１３１から表示パネル部のＩＣ１３０へのデータ信号の出力はパラレル出力されている。そのため、コントロールＩＣ１３１と表示部パネルのＩＣとのワイヤボンディング用細線１３５による接続は、列配線と行配線数分の工程を必要とするため、低コストで表示面積の大型化、画素の高密度化の大きな妨げになっていた。
【０００８】
また、表示パネルの検査は、アクティブマトリクス型ＶＦＤ完成後に表示状態を目視等による検査しかできなかった。
つまり、表示パネル部への入力信号は、コントロール部からの信号をパラレルに入力する形式であるため、コントロール部の出力は、表示パネル部にパラレルに接続される方式である。コントロール部からの行信号出力及び列信号出力を、表示パネル部の行配線及び列配線にワイヤーボンディングによって接続しているため、コントロール部の出力ラインが、表示部の入力ラインとなっていた。そのため、表示パネル部に書き込まれたラッチデータの出力を、コントロール部が読出すことができないため、表示パネル部に書き込まれたラッチデータの出力を、コントロール部が読出すことによる検査ができなかった。
【課題を解決するための手段】
【０００９】
本発明のアクティブマトリクス型表示素子は、ガラス基板と、前記ガラス基板に形成されたコントロール回路部と表示回路部が一体に形成されている表示パネル部と、前記表示パネル部に設けられたデータ入力端子、クロック端子、データラッチ端子と、を備え、
前記表示パネル部は、テスト信号が入力されるテスト端子と、該テスト信号が入力されると前記表示回路部に書き込まれたデータを出力するデータ出力端子とを更に備えている。
さらに、前記表示パネル部には、書込み制御信号を受ける書き込み端子と、表示部の輝度調整を行なう表示部ブランク端子とを備える。
【００１０】
本発明は、表示回路部のＩＣと別個にＩＣ化されたコントロール回路を同一基板上に搭載し、コントロール回路部のＩＣのコントロール信号を、ワイヤーボンディングによって、表示回路部のＩＣの行・列信号ラインにパラレル接続していたのを、表示回路部とコントロール回路部を一個のＩＣに搭載することでパラレル接続用のワイヤーボンディング用細線の数を節減し、更に、ＩＣ検査を可能とすることにより、トータルの信頼性向上・小面積化・コスト低減を達成した。
【発明の効果】
【００１１】
本発明は、表示回路部とコントロール回路部を一個のＩＣに搭載するようにしたため、ガラス基板面積当たりの表示面積当たりの割合を高め、表示回路部とコントロール回路部を一体化したことによる製品の全数検査を容易にして、一体化により、パラレル接続用のワイヤーボンディング用細線の数を節減し、ＡＭＶＦＤの信頼性向上のためのＩＣ検査を容易に実行でき、システムの構成を簡略化し、トータルの信頼性向上・小面積化・コスト低減を図ることができるものである。
【００１２】
さらに、本発明は、コントロール回路部を表示パネル部にＩＣ化して搭載するため、ワイヤーボンディング用細線の数を減少させることができ、非表示部のデッドスペースを減少させ、コントロール回路部と表示回路部のワイヤーボンディング接続に必要な約３ｍｍほどの幅分ガラス基板を小型化できるとともに、実装時間の短縮を図れ、トータルの信頼性向上・小面積化・コスト低減を図ることができた。
さらに、従来のシリアルインパラレルアウトドライバの機能を表示パネル部のパネルドライバに内蔵させることができるため、コストの減少のみならず、テストが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態である、アクティブマトリクス型蛍光表示管を用いた表示装置（以下、「ＡＭＶＦＤ」という。）を図１〜図３に基づいて、以下に説明する。
ＡＭＶＦＤは、ガラス基板１０を底部とする密閉容器であるガラス容器３９と、ガラス容器３９内のガラス基板１０上に形成されているＩＣチップであるアクティブマトリクスＩＣ３０、フィラメント３８とから構成されている。前記ＡＭＶＦＤは、不図示のリードを介して、ＣＰＵ４０、及び電源Ｖｃｔ、フィラメント電源３５とが接続されている。
アクティブマトリクスＩＣ３０は、表示素子と表示素子を駆動する表示回路が形成されている表示部３２と、非表示部３３とにより構成され、非表示部３３にはコントロール部３１が形成されている。
非表示部３３は、図２（ａ）に示すように、フィラメント３８の接続部近傍であるためフィラメントの温度が低く、表示部としては使えない領域を示し、表示領域としては使えない領域であるため、周辺回路等が搭載され、本実施例では、コントロール部３１がＩＣ化されて搭載されている。
【００１４】
ＣＰＵ４０は、コントロール部３１の入力端子、ＬＡＴ（ラッチ入力端子）、ＣＬＫ（シフトレジスタクロック端子）、ＳＩ（シリアルデータ入力端子）、ＳＯ（シリアル出力端子）、ＴＥＳＴ（テスト端子）、及び、ＷＥ（書込み端子）、表示部の輝度調整を行なうＢＫＤ（ブランク端子）と接続されている。
ＣＰＵ４０から出力されるデータ信号は、ＳＩ端子からコントロール部３１にシリアルに出力され、コントロール部３１は、データ信号をＣＬＫ信号、ＬＡＴ信号により、シリアル／パラレル変換し、ＷＥ信号及びＢＫＤ信号により（ＬＡＴ信号を介してもよい。）表示部３２に出力する。
【００１５】
図３のアクティブマトリクス駆動回路は、表示画素の列選択回路１１及びロジック制御回路１２とから構成されているコントロール部３１と、表示画素ごとに設けられたアノード電極を駆動するための保持部１３及び駆動回路部１８、１９と表示画素部２１のドライバ出力回路２０、アドレス信号線１５、データ信号線１６等からなる表示部３２とが一体で形成されているものである。図３では、１画素の駆動回路のみを示している。
【００１６】
入力信号は、列アドレス選択信号とロジック制御信号と表示データ信号からなる。列アドレス選択信号はデコーダにより１列のアドレス信号線１５のみが選択される。表示データ信号は、行ごとにデータが入力される。
前記の列アドレス選択信号と表示データ信号によりマトリクス状に配置された各画素への表示データが、選択された列の保持部１３に保持される。これが１列分のデータであり、列アドレス信号は順次インクリメントさせ、全列にデータが書き込まれるまで繰り返し行われる。
保持データとブランク信号との積により出力されたデータが駆動回路部１８、１９を経由して表示画素部２１の最終段のドライバ出力回路２０に入力されて、表示データとなる。
【００１７】
駆動回路部１８、１９は、ディプレッション型ＰチャネルＭＯＳトランジスタ１８とエンハンスメント型ＰチャネルＭＯＳトランジスタ１９とからなり、最終段のドライバ回路２０は、ＰチャネルＭＯＳトランジスタ２０で構成されている。なお、ＰチャネルＭＯＳトランジスタ２０は、高耐圧ＰチャネルＭＯＳトランジスタである。なお、ディプレッション型ＰチャネルＭＯＳトランジスタ１８は、エンハンスメント型ＮチャネルＭＯＳトランジスタとしてもよい。
最終段の駆動回路２０がＰチャネルＭＯＳトランジスタで構成し、アノード電極駆動に際して、フィラメントセンタータップ電圧に重畳した信号レベル電圧がアノード電極に印加される構成となり、駆動回路より出力される信号レベルは低電圧でよいことになる。従って、最終段のトランジスタを除けば高耐圧を必要とするトランジスタは不要である。
【００１８】
本構成は全てＰチャネルＭＯＳ構造で成立するため、各表示画素部分に必要な電源は低電圧電源及びＧＮＤのみでよい。
以上の点より、デザインルールの大きい高耐圧トランジスタは各画素に１つ有すればよいため、消費電流は小さく抑えることができる。また、画素サイズも電源ラインが低電圧とＧＮＤの２本のみでよいために小さくすることができ、ドライバ出力部の画素を構成するアノード電極の下に保持回路及び駆動回路、ドライバ回路をレイアウトすることができる。また、画素を狭ピッチ化することができ、高精細な表示を可能にできる。
【００１９】
本発明の蛍光表示管のコントロール部３１は、従来のＣＩＧ用のシリアルドライバの入力方式を承継して、上記したように、シリアル−パラレル変換を行なうシフトレジスタ回路からなる。
ＣＰＵ４０からのＣＬＫ信号に同期してシリアルデータ（ＳＩ）を入力する。ＬＡＴは表示部にデータの引き渡しを行なう信号である。
ＷＥ信号及びＢＫＤ信号は直接表示部３２に入力されている。ＷＥ信号はデータ書込み制御信号であり、ＢＫＤ信号は表示部の輝度調整を行なう信号である。
【００２０】
本実施例のＡＭＶＦＤは、図２（ａ）に断面図として示されているように、ガラス基板１０上にアクティブマトリクスＩＣ３０の表示部３２、非表示部３３に搭載されたコントロール部３１、コントロール部３１と接続されるワイヤボンディング部３７とから構成される。図示されていないが、非表示部３３は、図１，図２において、右側部にも表示に適さない非表示部の領域は存在する。
図２（ｂ）には、図４に示される従来のＡＭＶＦＤの断面図が示されている。ガラス基板１１０上に、表示部１３２、非表示部１３３からなるアクティブマトリクスＩＣ１３０、表示パネル１３０との接続部であるワイヤボンディング用細線１３５，アルミ配線１３６と接続されたコントロール部１３１、図示しないＣＰＵ１４０と接続されるワイヤボンディング用細線１３７とから構成される。
【００２１】
図２（ａ）と図２（ｂ）との幅の差ｄが本発明によって得られるＡＭＶＦＤの小型化される幅を示している。本発明により、ＡＭＶＦＤが差ｄだけ、表示面積を同一とすると、基板の幅を小さくできることから、ＡＭＶＦＤのガラス基板面積当たりの表示部の領域の面積当たりの割合を高めることが可能となる。
【００２２】
さらに、本発明においては、アクティブマトリクスＩＣ３０の入出力端子として、ＴＥＳＴ端子、ＳＯ端子を備え、ＡＭＶＦＤの検査を実行することができる。
ＣＰＵ４０からの信号により、ＴＥＳＴ端子が’Ｈ’となると、テストモードとなり、ＳＩ端子から入力された列アドレス選択信号により、選択された列の表示部に書き込まれたラッチデータがＳＯ端子から出力され、アクティブマトリクスＩＣ３０の検査ができることとなる。
【００２３】
表示部のＩＣと別個にコントローラＩＣを基板上に搭載し、コントローラＩＣのコントロール信号を、パラレルにワイヤーボンディングによって、表示部ＩＣの行・列信号ラインに接続していたのを、表示部とコントローラ部を一個のＩＣに搭載することでＩＣ検査を可能とし、パラレル接続のワイヤーボンディングを省略し、アクティブマトリクスＩＣ３０の表示部３２のＩＣは、製品の歩留まり率が大幅に向上しているため、信頼性が向上していることと相俟って、トータルの信頼性向上・小面積化・コスト低減を達成した。
ＳＯ端子を用いた検査により、アクティブマトリクスＩＣの検査を実行でき、ＡＭＶＦＤの製品検査を容易に実行することができ、精度を向上させることができる。
ＳＯ端子は、通常時、データのカスケード接続を可とし、テスト時は各画素に書き込まれたラッチされたデータの読み出しを可とするもので、通常時は、データカスケード用に使用することができる。
【００２４】
以上のように構成された本発明のＡＭＶＦＤは、表示部３２とコントローラ部３１を一体としたアクティブマトリクス基板として形成される。その際、ＣＰＵ４０からアクティブマトリクスＩＣ３０へ出力されるデータ信号は、ＳＩ端子からシリアルに出力されることとなり、入出力端子の大幅削減が可能となる。
【００２５】
本発明においては、コントロール部３１と表示部３２をアクティブマトリクスＩＣ３０に一体化したことにより、従来例に設けられていたＣＰＵ４０からコントロール部１３１の出力を制御していたＢＫ端子が不要となり、省略することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の蛍光表示管のを示す回路構成図。
【図２】本発明の蛍光表示管と、従来例の表示管の対比を示す断面図、
【図３】本発明のアクティブマトリクス型駆動回路の構成図。
【図４】従来の蛍光表示管を示す回路構成図。
【符号の説明】
【００２７】
ガラス基板 １０、アクティブマトリクスＩＣ ３０、
コントロール部 ３１、表示部 ３２、ＣＰＵ ４０、
シリアル出力端子 ＳＯ、シリアルデータ入力端子 ＳＩ、
ラッチ入力端子 ＬＡＴ、シフトレジスタクロック端子 ＣＬＫ、
テスト端子 ＴＥＳＴ、書込み端子 ＷＥ、ブランク端子 ＢＫＤ
【特許請求の範囲】
【請求項１】
ガラス基板と、
前記ガラス基板に形成されたコントロール回路部と表示回路部が一体に形成されている表示パネル部と、
前記表示パネル部に設けられたデータ入力端子、クロック端子、データラッチ端子と、
を備え、
前記表示パネル部は、テスト信号が入力されるテスト端子と、該テスト信号が入力されると前記表示回路部に書き込まれたデータを出力するデータ出力端子とを更に備えていること
を特徴とするアクティブマトリクス型表示素子。
【請求項２】
前記表示パネル部には、さらに、書込み制御信号を受ける書き込み端子と、表示部の輝度調整を行なう表示部ブランク端子とを備えたことを特徴とする請求項１に記載のアクティブマトリクス型表示素子。
【請求項３】
前記表示パネル部はアクティブマトリクス型蛍光表示管であることを特徴とする請求項２に記載のアクティブマトリクス型表示素子。
【請求項４】
ＣＰＵと、
ガラス基板と、
前記ガラス基板に形成されたコントロール回路部と表示回路部が一体に形成されている表示パネル部と、
前記表示パネル部に設けられた、前記ＣＰＵと接続されるデータ入力端子、クロック端子、データラッチ端子と、
を備え、
前記表示パネル部は、前記ＣＰＵからのテスト信号が入力されるテスト端子と、該テスト信号が入力されると前記表示回路部に書き込まれたデータを出力するデータ出力端子とを更に備えていること
を特徴とするアクティブマトリクス型表示装置。
【請求項１】
ガラス基板と、
前記ガラス基板に形成されたコントロール回路部と表示回路部が一体に形成されている表示パネル部と、
前記表示パネル部に設けられたデータ入力端子、クロック端子、データラッチ端子と、
を備え、
前記表示パネル部は、テスト信号が入力されるテスト端子と、該テスト信号が入力されると前記表示回路部に書き込まれたデータを出力するデータ出力端子とを更に備えていること
を特徴とするアクティブマトリクス型表示素子。
【請求項２】
前記表示パネル部には、さらに、書込み制御信号を受ける書き込み端子と、表示部の輝度調整を行なう表示部ブランク端子とを備えたことを特徴とする請求項１に記載のアクティブマトリクス型表示素子。
【請求項３】
前記表示パネル部はアクティブマトリクス型蛍光表示管であることを特徴とする請求項２に記載のアクティブマトリクス型表示素子。
【請求項４】
ＣＰＵと、
ガラス基板と、
前記ガラス基板に形成されたコントロール回路部と表示回路部が一体に形成されている表示パネル部と、
前記表示パネル部に設けられた、前記ＣＰＵと接続されるデータ入力端子、クロック端子、データラッチ端子と、
を備え、
前記表示パネル部は、前記ＣＰＵからのテスト信号が入力されるテスト端子と、該テスト信号が入力されると前記表示回路部に書き込まれたデータを出力するデータ出力端子とを更に備えていること
を特徴とするアクティブマトリクス型表示装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−３２８２５５（Ｐ２００７−３２８２５５Ａ）
【公開日】平成１９年１２月２０日（２００７．１２．２０）
【国際特許分類】
【出願番号】特願２００６−１６０９４３（Ｐ２００６−１６０９４３）
【出願日】平成１８年６月９日（２００６．６．９）
【出願人】（０００２０１８１４）双葉電子工業株式会社 (201)
【Ｆターム（参考）】
【公開日】平成１９年１２月２０日（２００７．１２．２０）
【国際特許分類】
【出願日】平成１８年６月９日（２００６．６．９）
【出願人】（０００２０１８１４）双葉電子工業株式会社 (201)
【Ｆターム（参考）】
[ Back to top ]