オーディオ再生装置及びオーディオ再生方法
【課題】ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切換えを効率良く行う。
【解決手段】プロセッサＡにより電源のオン・オフが制御されるプロセッサＢは、圧縮された音声データをデコードして、デコード後データをメモリ１０２に格納する。ＤＭＡ転送部１１０は、通常再生時においてメモリ１０２に格納されたデコード後データを格納順に転送する。通常再生時のＤＭＡ転送中に、通常再生と異なる特殊再生が要求されたときに、ＤＭＡ転送部１１０は、特殊再生の種類に応じた方向と連続フレーム数とスキップフレーム数で、メモリ１０２に格納されたデコード後データに対して、スキップフレーム数の分のフレームのデコード後データのスキップと、連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行う。
【解決手段】プロセッサＡにより電源のオン・オフが制御されるプロセッサＢは、圧縮された音声データをデコードして、デコード後データをメモリ１０２に格納する。ＤＭＡ転送部１１０は、通常再生時においてメモリ１０２に格納されたデコード後データを格納順に転送する。通常再生時のＤＭＡ転送中に、通常再生と異なる特殊再生が要求されたときに、ＤＭＡ転送部１１０は、特殊再生の種類に応じた方向と連続フレーム数とスキップフレーム数で、メモリ１０２に格納されたデコード後データに対して、スキップフレーム数の分のフレームのデコード後データのスキップと、連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を用いたオーディオ再生技術に関する。
【背景技術】
【０００２】
近年、コンパクトディスク（ＣＤ）やフラッシュメモリ（登録商標）等の記録媒体に格納されたデジタル化したデータを再生するオーディオ再生装置が普及しており、大容量のデジタルデータを高速転送するための方法として、ＤＭＡ転送が知られている。
【０００３】
一方、特にモバイル向けのオーディオ再生装置に対して、ＬＳＩ（集積回路：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）を動作させるための電力を抑え、連続動作時間を長くすることが要求される。ＬＳＩの消費電力を抑制するために、ＬＳＩの電源領域を複数に分け、必要な領域にのみ電力を供給する手法が知られている。例えば、音声データをデコードするプロセッサを用いるオーディオ再生装置において、プロセッサで一度にデコードするデータのサイズを大きくすることで、プロセッサの消費電力を抑えることができる。具体的には、プロセッサはデコードするときにオン状態となり、デコードしたデータをＤＭＡ転送に委ねればオフとなる。ここで、プロセッサで一度にデコードするデータのサイズを大きくすることで、プロセッサの電源のオン・オフ切り換え回数を減らすことができるため、電源切り換え時のプロセッサでのオーバーヘッド処理分の消費電力を低減することができる。
【０００４】
ところで、一度にＤＭＡ転送を行うサイズを大きくすると、ＤＭＡ転送が完了するまでＤＭＡ転送を停止させることが出来ないため、再生中に停止要求に対しての応答性が良くないという問題がある。
【０００５】
特許文献１には、ＤＭＡ転送を用いるオーディオ再生装置に対して、停止要求から停止完了までの応答性を確保できる手法が開示されている。
【０００６】
図１４は、特許文献１に開示されたオーディオ再生装置のシステム構成を示す図である。このオーディオ再生装置は、オーディオ再生装置全体の統括を行うプロセッサ１と、圧縮された音声データをデコード処理するプロセッサ２と、プロセッサ２によりデコード処理されたデコード後データを格納するメモリ３と、メモリ３に格納されたデコード後データを転送するＤＭＡ転送部４を有する。
【０００７】
ＤＭＡ転送部４は、更に転送中のデコード後データのアドレスを格納するＤＭＡ転送中アドレスレジスタ８を有する。また、ＤＭＡ転送部４は、ＤＭＡ転送中に停止要求がされた際に、ＤＭＡ転送中アドレスレジスタ８に格納されたデータアドレスから所定バイト先のデコード後データに対してフェードアウト処理を行い、フェードアウト処理を行ったデコード後データの終端アドレスを格納するＤＭＡ転送停止アドレス設定レジスタ９を有する。
【０００８】
また、このオーディオ再生装置は、メモリ３に格納されているデコード後データがＤＭＡ転送部４により転送されるＰＣＭ５と、ＰＣＭ５からのデコード後データがシリアル転送されると共に、スピーカ等から音を出力させるためにデコード後データをデジタルデータからアナログデータに変換するＤＡコンバータ（ＤＡＣ）６と、を更に有する。
【０００９】
プロセッサ２は、デコード処理を行っていない間、プロセッサ１からの制御により独立して電源を切ることができる。また、ＤＭＡ転送部４は、プロセッサ１およびプロセッサ２へＤＭＡ転送完了割り込み信号１０、１１を出力することができ、割り込み方向切り換えスイッチ７によりプロセッサ１とプロセッサ２のどちらへ割り込み信号を出力するかを指定することができる。割り込み方向切り換えスイッチ７の切り換えは、プロセッサ１から割り込み方向切り換えスイッチ７に対して割り込み信号切り換え制御信号１２を送信することで行うことができる。
【００１０】
このオーディオ再生装置は、下記のように動作する。
まず、プロセッサ１からのデコード要求１３によりプロセッサ２が起動し、デコード処理を行う。プロセッサ２は、デコード処理完了後にプロセッサ１に対してデコード完了通知１４を送信し、デコード処理されたデータをメモリ３に格納する。
【００１１】
ＤＭＡ転送部４は、ＰＣＭ５に対してメモリ３に格納されているデコード処理されたデータを送り、また、ＰＣＭ５からＤＡＣ６にシリアル転送を行う。ＤＡＣ６によりデコード処理されたデータをデジタルデータからアナログデータに変換し、スピーカ等から音が出力される。
【００１２】
図１５は、通常再生時のメモリ３内のデコード処理されたデータ（デコード後データ）の格納状態を示す。メモリ３内には、Ｎバイトのデコード後データ１５と、その次にＤＭＡ転送をする転送予約データ１６とが格納されている。このとき、メモリには２×Ｎバイトのデータが格納されることになる。ＤＭＡ転送部４は、実際にＤＭＡ転送しているアドレスを示すＤＭＡ転送中アドレスレジスタ８を有しており、ＤＭＡ転送単位毎にそのアドレスが更新される。ＤＭＡ転送部４は、メモリ３内に格納されているデコード後データを順次ＰＣＭ５に送る。
【００１３】
図１６に、停止処理時におけるメモリ３内のデコード後データの格納状態を示す。メモリ３には、現在ＤＭＡ転送中のデコード後データ１７、ＤＭＡ転送中アドレスレジスタ８が指しているアドレス（データアドレス）２１から所定バイト（Ｍバイト）後にフェードアウト演算処理を行ったデコード後データ（Ｌバイト）１８が格納されている。ここで、所定のバイト（Ｍバイト）は、ＤＭＡ転送中アドレスレジスタ８が指しているアドレス２１から所定のバイト（Ｍバイト）後にフェードアウト演算処理を行っても十分間に合うサイズである。
【００１４】
また、ＤＭＡ転送停止アドレスレジスタ９には、フェードアウト演算処理後データの終端アドレス２２が格納されている。また、メモリ３には、停止処理がされなかったらＤＭＡ転送部４が転送していたデコード後データ１９、２０が格納されている。
【００１５】
再生の停止指示がされたとき、プロセッサ１は、プロセッサ２の電源をオンにし、プロセッサ２に対して停止要求１３を行う。その後、プロセッサ２からの停止完了通知１４を待って、プロセッサ２の電源をオフにする。
【００１６】
プロセッサ２はプロセッサ１からの停止コマンド１３を受信すると、ＤＭＡ転送部４が有しているＤＭＡ転送中アドレスレジスタ８の値を確認する。Ｓ７２）。次に、ＤＭＡ転送中アドレスレジスタ８が示しているアドレスからＭバイト後ろのデータに対し、フェードアウト演算処理を行い、フェードアウト演算処理後データ（Ｌバイト）を生成する。
【００１７】
その後、プロセッサ２は、ＤＭＡ転送部４のＤＭＡ転送停止アドレスレジスタにフェードアウト演算処理後データの終端アドレス２２、つまり、ＤＭＡ転送アドレスから（Ｍ＋Ｌ）バイト先のアドレスを書き込む。ＤＭＡ転送停止アドレスが書き込まれると、ＤＭＡ転送部４は、フェードアウト演算処理後データの転送が完了するタイミングで、デコード後データの転送を停止する。このとき、図１６に示すデコード後データ１９、２０は転送されない。
【００１８】
ＤＭＡ転送部４は、フェードアウト演算処理後データの転送が完了すると、プロセッサ２にＤＭＡ転送完了割り込み信号１１を出力する。このとき、ＤＭＡ転送完了割り込み信号１１がプロセッサ２に出力されるように、割り込み信号切り換えスイッチ７が切り換わる。
【００１９】
つまり、このオーディオ再生装置では、ＤＭＡ転送停止アドレスレジスタ９を設けることで、任意のアドレスにおいてＤＭＡ転送を途中停止することを可能にした。これにより、１回のＤＭＡ転送サイズを大きくした場合であっても、停止要求から停止完了までの時間を短くすることができ、応答性を確保することができる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０１０−１５２５１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
音声データの再生中に、停止指示以外に、早送りや早戻しなどの通常再生とは異なる再生（以下、特殊再生という）が指示される場合もある。特許文献１に開示されたオーディオ再生装置の場合、通常再生から特殊再生へ切り換えるときに遅延や無音期間が生じる可能性がある。これについて、図１７、図１８、図１９を参照して説明する。
【００２２】
図１７は、音声データの通常再生時に、メモリ３内のデータ（デコード後データ）の格納態様の例を示す。
【００２３】
図１７の例では、現在、メモリ３にフレームＤ１〜フレームＤ８０のデコード後データが格納されている。フレームＤ１〜フレームＤ４０のデコード後データは、ＤＭＡ転送中データ５１であり、これらのデータに対してＰＣＭ５へのＤＭＡ転送が行われている。なお、現在のＤＭＡ転送がフレームＤ３の途中まで行われており、ＤＭＡ転送中アドレスがフレームＤ３の途中位置を指しているとする。
【００２４】
また、フレームＤ４１〜フレームＤ８０のデコード後データは、ＤＭＡ転送予約されているＤＭＡ転送予約データ５２である。ＤＭＡ転送予約とは、ＤＭＡ転送切り換え時の音途切れを防止するために、ＤＭＡ転送完了時に予約されたＤＭＡ転送があれば、プロセッサを動作させずに、ＤＭＡ転送部が自発的に予約されているＤＭＡ転送を開始する機能である。
【００２５】
図１８は、図１７に示す状態のときに、２倍早送り（１フレーム再生、１フレーム破棄）の指示がプロセッサ１からされた場合を説明するための図である。
【００２６】
このとき、ＤＭＡ転送中データ５１のＤＭＡ転送を停止して、ＤＭＡ転送予約データ５２を早送り用のデータ（早送りデータ５３）に置き換えて早送りデータ５３を転送することにより、早送りを実現することができる。具体的には、例えば、ＤＭＡ転送中アドレスから転送中のフレームがフレームＤ３であることを推測すると共に、早送りデータ５３を作成する時間を考慮に入れて、ＤＭＡ転送停止アドレスを例えばフレームＤ８の終端に設定してフレームＤ８の転送完了時にＤＭＡ転送を停止する。そして、フレームＤ８の続きとなる早送りデータ５３（フレームＤ１０、フレームＤ１２、・・・）を生成して、メモリ３に格納していたＤＭＡ転送予約データ５２と置き換える。
【００２７】
図１９は、このようにして早送りを実現する場合において、早送り指示が発生する前後のＤＭＡ転送の内容を示す。図示のように、プロセッサ１から早送り指示を受けたときのＤＭＡ転送中アドレス（フレームＤ３の途中のアドレス）から、ＤＭＡ転送停止アドレス（フレームＤ８の終端）までの通常再生データのＤＭＡ転送が行われる。そして、早送りデータ開始アドレス（フレームＤ１０の先頭）から早送りのためのＤＭＡ転送が開始される。
【００２８】
すなわち、フレームＤ３の転送中に早送り指示が発生すると、既にデコードが完了しているフレームＤ９〜フレームＤ８０のデータ（デコード後データ）を破棄して新たに早送りデータ５３を作成する必要があると共に、早送り指示が発生したときから、フレームＤ８の転送完了までの期間（図中ＤＭＡ停止期間５４）には、通常の再生が継続しており、早送り再生への切換えに時間がかかるという問題があり、切換えの効率が良くない。
【００２９】
本発明は、上記事情に鑑みてなされたものであり、ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切換えを効率良く行う技術を提供する。
【課題を解決するための手段】
【００３０】
本発明の一つの態様は、オーディオ再生方法である。この方法は、第１のプロセッサで電源のオン・オフが制御される第２のプロセッサにより、圧縮された音声データをデコードし、デコードされたデコード後データをメモリに格納する。そして、通常再生時において前記メモリに格納されたデコード後データを格納順にＤＭＡ転送し、通常再生時のＤＭＡ転送中に、通常再生と異なる特殊再生が要求されたときに、前記特殊再生の種類に応じた方向と連続フレーム数とスキップフレーム数で、前記メモリに格納されたデコード後データに対して、前記スキップフレーム数の分のフレームのデコード後データのスキップと、前記連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行う。
【００３１】
なお、上記態様の方法を装置やシステムに置き換えたものなども、本発明の態様としては有効である。
【発明の効果】
【００３２】
本発明にかかる技術によれば、ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切換えを効率良く行うことができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態にかかるオーディオ再生装置を示す図である。
【図２】図１に示すオーディオ再生装置における第１のプロセッサの動作を示すフローチャートである。
【図３】図１に示すオーディオ再生装置における第２のプロセッサの動作を示すフローチャートである。
【図４】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その１）。
【図５】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その２）。
【図６】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その３）。
【図７】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その４）。
【図８】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その５）。
【図９】ＤＭＡ転送完了時におけるメモリ及び各レジスタの内容の例を示す図である。
【図１０】通常再生から早送り再生に切り換わる直前におけるメモリ及び各レジスタの内容の例を示す図である。
【図１１】図１０に示す状態から早送り再生に切り換わるときに第２のプロセッサＢ及びＤＭＡ転送部が行う設定を説明するための図である。
【図１２】ＤＭＡ転送切り換えフレーム番号レジスタに設定されたフレーム番号に対応するフレームのＤＭＡ転送が完了したときに、ＤＭＡ転送部の動作を説明するための図である。
【図１３】早送り再生中におけるＤＭＡ転送部内の各レジスタの状態の例を示す図である。
【図１４】特許文献１に記載されたオーディオ再生装置を示す図である。
【図１５】図１４に示すオーディオ再生装置において、通常再生時のメモリ内のデコード後データの格納状態を示す図である。
【図１６】図１４に示すオーディオ再生装置において、停止処理時におけるメモリ内のデコード後データの格納状態を示す図である。
【図１７】図１４に示すオーディオ再生装置において、通常再生と特殊再生の切り換え時に生じ得る問題点を説明するための図である（その１）。
【図１８】図１４に示すオーディオ再生装置において、通常再生と特殊再生の切り換え時に生じ得る問題点を説明するための図である（その２）。
【図１９】図１４に示すオーディオ再生装置において、通常再生と特殊再生の切り換え時に生じ得る問題点を説明するための図である（その３）。
【発明を実施するための形態】
【００３４】
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００３５】
図１は、本発明の実施の形態にかかるオーディオ再生装置１００を示す。オーディオ再生装置１００は、第１のプロセッサとなるプロセッサＡ、第２のプロセッサとなるプロセッサＢ、メモリ１０２、ＤＭＡ転送部１１０、ＰＣＭ１０４、ＤＡＣ（ＤＡコンバータ）１０６、割込み方向切り換えスイッチ（以下単に「切り換えスイッチ」という）１０８、フレーム情報テーブル１４０を備える。
【００３６】
該オーディオ再生装置１００は、通常再生以外に、早送りや早戻しなどの特殊再生が可能である。
【００３７】
プロセッサＡは、オーディオ再生装置１００全体を統括し、プロセッサＢの電源制御を行う。プロセッサＡは、切り換えスイッチ１０８からのＤＭＡ転送完了割り込み信号ＳＡ、外部からの指示信号ＩＮＳ、プロセッサＢからのレスポンス信号ＲＥＳをそれぞれ入力とし、プロセッサＢに要求指示信号ＲＥＱを、切り換えスイッチ１０８に制御信号ＣＴＲをそれぞれ出力する。
【００３８】
プロセッサＢは、圧縮された音声データをデコードし、ＤＭＡ転送部１１０の制御を行う。プロセッサＢは、プロセッサＡからの要求指示信号ＲＥＱ、切り換えスイッチ１０８からのＤＭＡ転送完了割り込み信号ＳＢをそれぞれ入力とし、プロセッサＡにレスポンス信号ＲＥＳを出力する。また、プロセッサＢは、デコードしたデータ（デコード後データ）をメモリ１０２に格納する。
【００３９】
メモリ１０２は、プロセッサＢからのデコード後データを格納すると共に、格納されたデコード後データをＤＭＡ転送部１１０に出力する。
【００４０】
ＤＭＡ転送部１１０は、ＤＭＡ転送、すなわちプロセッサを介さずにデータの転送を行うものであり、メモリ１０２に格納されたデコード後データを順次ＰＣＭ１０４に転送すると共に、各回のＤＭＡ転送が完了する度に、ＤＭＡ転送完了割り込み信号Ｓを出力する。
【００４１】
なお、本実施の形態において、ＤＭＡ転送部１１０は、１１個のレジスタを有し、これらのレジスタは、ＤＭＡ転送中アドレスレジスタ１１２、ＤＭＡ転送停止アドレスレジスタ１１４、ＤＭＡ転送サイズレジスタ１１６、ＤＭＡ転送中フレーム番号レジスタ１１８、ＤＭＡ転送フレーム情報設定レジスタ１２０、ＤＭＡ転送フレーム情報参照レジスタ１２２、フェード対象設定レジスタ１２４、ＤＭＡ転送切り換えフレーム番号レジスタ１２６、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２である。
【００４２】
ＤＭＡ転送中アドレスレジスタ１１２は、ＤＭＡ転送中のデコード後データのメモリ１０２におけるアドレスを示すものであり、ＤＭＡ転送停止アドレスレジスタ１１４は、ＤＭＡ転送を停止するアドレスを設定するためのものであり、ＤＭＡ転送サイズレジスタ１１６は、ＤＭＡ転送の開始時にプロセッサＢによりＤＭＡ転送のデータサイズを設定するためのものであり、ＤＭＡ転送の開始後は、まだ転送されているデコード後データのサイズ（残量）を示す。
【００４３】
また、ＤＭＡ転送中フレーム番号レジスタ１１８は、ＤＭＡ転送中のデコード後データのフレーム番号を示す。
【００４４】
ＤＭＡ転送フレーム情報設定レジスタ１２０は、ＤＡＭ転送するフレームの情報が格納されたテーブルの先頭アドレスを設定するためのものであり、具体的には、フレーム情報テーブル１４０の先頭アドレスが設定される。
【００４５】
ＤＭＡ転送フレーム情報参照レジスタ１２２は、ＤＭＡ転送中に、フレーム情報テーブル１４０の読出しアドレスを示す。この読出しアドレスが示す位置には、現在転送中のフレームの先頭アドレスが格納されている。
【００４６】
フェード対象設定レジスタ１２４は、ＤＭＡ転送にて、後述するスキップ前後のフレームにフェードをかける対象サイズを設定するためのものである。
【００４７】
ＤＭＡ転送切り換えフレーム番号レジスタ１２６は、通常再生のためのＤＭＡ転送と、特殊再生のためのＤＭＡ転送（「特殊再生転送」という）との切り換えがなされるフレーム番号を設定するためのものである。
【００４８】
ＤＭＡ転送方向レジスタ１２８は、ＤＭＡ転送を行うフレームの転送順の方向を設定する。「順方向」はメモリ１０２における格納順であり、「逆方向」はメモリ１０２における格納順の逆順である。例えば、通常再生と早送り再生の場合は、ＤＭＡ転送方向レジスタ１２８は「順方向」に設定され、戻し再生または早戻し再生の場合は「逆方向」に設定される。
【００４９】
ＤＭＡ連続転送フレーム数レジスタ１３０は、特殊再生転送時における連続フレーム数を設定するためのものであり、ＤＭＡ転送スキップフレーム数レジスタ１３２は、特殊再生転送時におけるスキップフレーム数を設定するためのものである。「連続フレーム数」と「スキップフレーム数」は、特殊再生の種類（早送りか早戻しか、倍率など）に応じて異なる。例えば、２倍早送り再生または２倍早戻し再生のときに、「１フレーム再生、１フレーム破棄」を行う場合は、「連続フレーム数」は「１」となり、「スキップフレーム数」は「１」となる。
【００５０】
ＤＭＡ転送部１１０における上述の各レジスタのうち、ＤＭＡ転送停止アドレスレジスタ１１４、該レジスタに対する設定、設定内容に応じたＤＭＡ転送部１１０の動作などは、例えば図１４に示すオーディオ再生装置におけるＤＭＡ転送停止アドレスレジスタ９と同様であり、本明細書において詳細な説明を省略する。
【００５１】
また、フェード対象設定レジスタ１２４は、後述するスキップ前後においてプロセッサＢによりフェードをかけるデコード後データのサイズを設定するためのものであり、ＤＭＡ転送部１１０は、設定されたサイズ分フェードをかける。分かりやすいように、後にプロセッサＢとＤＭＡ転送部１１０の動作を具体的に説明する際に、フェード対象設定レジスタ１２４に関連する説明を省略する。
【００５２】
他の各レジスタについては、後にさらに詳細に説明する。
【００５３】
ＰＣＭ１０４は、ＤＭＡ転送部１１０から転送されたデコード後データをＤＡＣ１０６に出力する。
ＤＡＣ１０６は、ＰＣＭ１０４から入力されたデコード後データをアナログ信号に変換して外部のスピーカ等に出力する。
【００５４】
切り換えスイッチ１０８は、ＤＭＡ転送部１１０からのＤＭＡ転送完了割り込み信号Ｓの出力先をプロセッサＡとプロセッサＢ間で切り換えるものであり、プロセッサＡからの制御信号ＣＴＲ、ＤＭＡ転送部１１０からのＤＭＡ転送完了割り込み信号Ｓをそれぞれ入力とする。なお、切り換えスイッチ１０８がプロセッサＡとプロセッサＢに出力したＤＭＡ転送完了割り込み信号Ｓを夫々「ＤＭＡ転送完了割り込み信号ＳＡ」と「ＤＭＡ転送完了割り込み信号ＳＢ」という。
【００５５】
フレーム情報テーブル１４０は、ＤＭＡ転送する各フレームの先頭アドレスと、該フレームの番号とを対応付けて記憶するものである。フレーム情報テーブル１４０は、プロセッサＢからＤＭＡ転送する各フレームの先頭アドレスを入力し、ＤＭＡ転送部１１０にＤＭＡ転送する各フレームの先頭アドレスを出力する。また、フレーム情報テーブル１４０は、テーブルの最後（ＥＯＳ）には、「最後のフレームの終端アドレス＋１」を格納する。この「先頭アドレス」、「終端アドレス」とは、メモリ１０２における当該フレームの先頭アドレス、終端アドレスを意味する。
【００５６】
図２は、オーディオ再生装置１００におけるプロセッサＡの動作例を示すフローチャートである。プロセッサＡは、外部からの（例えばユーザにより入力された）指示信号ＩＮＳや、切り換えスイッチ１０８を介したＤＭＡ転送部１１０からのＤＭＡ転送完了割り込み信号ＳＡにより起動され、プロセッサＢの電源をＯＮ状態にする（Ｓ１００）。
【００５７】
その後、プロセッサＡは、起動要因に応じた制御を行う（Ｓ１０１〜）。ここで、例として、プロセッサＡの起動要因がＡ１〜Ａ５のいずれか１つであるとする。「要因Ａ１」は、切り換えスイッチ１０８を介したＤＭＡ転送部１１０からのＤＭＡ転送完了割り込み信号ＳＡの受信である。「要因Ａ２」は、早送りを指示する指示信号ＩＮＳの受信であり、「要因Ａ３」は、早戻しを指示する指示信号ＩＮＳの受信である。また、「要因Ａ４」は、早送りの解除を示す指示信号ＩＮＳの受信であり、「要因Ａ５」は、早戻しの解除を示す指示信号ＩＮＳの受信である。
【００５８】
起動要因がＤＭＡ転送完了割り込み信号ＳＡであれば、プロセッサＡは、ステップＳ１０２に進み、プロセッサＢに対してデコードを要求する要求指示信号ＲＥＱを出力する（Ｓ１０１：要因Ａ１、Ｓ１０２）。
【００５９】
起動要因が早送りを指示する指示信号ＩＮＳであれば、プロセッサＡは、ステップＳ１０３に進み、プロセッサＢに対して早送りを要求する要求指示信号ＲＥＱを出力する（Ｓ１０１：要因Ａ２、Ｓ１０３）。
【００６０】
起動要因が早戻しを指示する指示信号ＩＮＳであれば、プロセッサＡは、ステップＳ１０４に進み、プロセッサＢに対して早戻しを要求する要求指示信号ＲＥＱを出力する（Ｓ１０１：要因Ａ３、Ｓ１０４）。
【００６１】
起動要因が早送りまたは早戻しの解除を示す指示信号ＩＮＳであれば、プロセッサＡは、ステップＳ１０５に進み、プロセッサＢに対して特殊再生の解除を要求する要求指示信号ＲＥＱを出力する（Ｓ１０１：要因Ａ４またはＡ５、Ｓ１０５）。
【００６２】
プロセッサＡから要求指示信号ＲＥＱを受信したプロセッサＢは、要求指示信号ＲＥＱにより指示された処理を完了すると、処理の完了を通知するレスポンス信号ＲＥＳを出力する。プロセッサＡは、要求指示信号ＲＥＱの出力後、プロセッサＢからの処理の完了を通知するレスポンス信号ＲＥＳを待つ（Ｓ１０６：Ｎｏ、Ｓ１０６〜）。当該レスポンス信号ＲＥＳを受信すると、プロセッサＡは、プロセッサＢの電源をＯＦＦ状態にする（Ｓ１０７）。
【００６３】
図３は、オーディオ再生装置１００におけるプロセッサＢがプロセッサＡにより起動されてから電源ＯＦＦされるまでの動作例を示すフローチャートであり、図２に示すプロセッサＡの動作例に対応する。
【００６４】
プロセッサＢは、プロセッサＡからの要求指示信号ＲＥＱにより起動されると、起動要因に応じた動作を行う（Ｓ２００〜）。ここで、プロセッサＢの起動要因が要因Ｂ１〜Ｂ４の４つであるとする。要因Ｂ１は、デコードを要求する要求指示信号ＲＥＱの受信であり、プロセッサＡの要因Ａ１（ＤＭＡ転送完了割り込み信号ＳＡ）に対応する。要因Ｂ２は、早送りを要求する要求指示信号ＲＥＱの受信であり、プロセッサＡの要因Ａ２（早送りを指示する指示信号ＩＮＳ）に対応する。要因Ｂ３は、早戻しを要求する要求指示信号ＲＥＱの受信であり、プロセッサＡの要因Ａ３（早戻しを指示する指示信号ＩＮＳ）に対応する。また、要因Ｂ４は、特殊再生の解除を示す要求指示信号ＲＥＱであり、プロセッサＡの要因Ａ４とＡ５（早送りと早戻しの解除を指示する指示信号ＩＮＳ）に対応する。ここで、要因毎にステップＳ２００以降の処理を説明する。
【００６５】
＜ステップＳ２００：要因Ｂ１＞
この場合、プロセッサＡからの要求指示信号ＲＥＱは、デコードを要求するものである。そのため、プロセッサＢは、ステップＳ２０１に進み、フレームＤｘｘをデコードする（Ｓ２０１）。なお、このフレームＤｘｘは、後述するステップＳ２０５でプロセッサＢが更新したフレーム番号に対応するフレームである。
【００６６】
次に、プロセッサＢは、ステップＳ２０１でフレームＤｘｘをデコードして得たデコード後データをメモリ１０２に格納できるか否かを判断、格納できる場合にはステップＳ２０３に進み（Ｓ２０２：Ｙｅｓ、Ｓ２０３）、格納できない場合にはステップＳ２０６に進む（Ｓ２０２：Ｎｏ、Ｓ２０６）。
【００６７】
ステップＳ２０３において、プロセッサＢは、フレームＤｘｘのデコード後データをメモリ１０２に格納する。そして、ステップＳ２０３でメモリ１０２に格納したフレームＤｘｘのデコード後データの先頭アドレスをフレーム情報テーブル１４０に格納する（Ｓ２０４）。前述した通り、先頭アドレスは、当該フレームのデコード後データの先頭がメモリ１０２におけるアドレスを意味する。
【００６８】
また、プロセッサＢは、フレームＤｘｘのデコード後データをメモリ１０２に格納すると、次にデコードすべきフレームの番号を更新して（Ｓ２０５）、ステップＳ２０１に戻る。前述したように、プロセッサＢは、ステップＳ２０１でこのフレームの番号に対応するフレームすなわちフレームＤｘｘのデコードをする。
【００６９】
ステップＳ２０２において、フレームＤｘｘのデコード後データがメモリ１０２に格納できないと判断した場合に、プロセッサＢは、ＥＯＳ情報をフレーム情報テーブル１４０に格納する（Ｓ２０６）。なお、ＥＯＳ情報は、フレーム情報テーブル１４０の最後を示す情報であり、前述したように、プロセッサＢが最後にメモリ１０２に格納したデコード後データの終端アドレスに「１」を足した値である。
【００７０】
すなわち、プロセッサＢは、デコード後データがメモリ１０２に格納できる限り、フレームを順次デコードしてメモリ１０２に格納すると共に、各フレームのデコード後データの先頭アドレスをフレーム情報テーブル１４０に格納する。そして、デコード後データがメモリ１０２に格納できなくなると、プロセッサＢは、ＥＯＳ情報をフレーム情報テーブル１４０に格納する。
【００７１】
フレーム情報テーブル１４０にＥＯＳ情報を格納すると、プロセッサＢは、ＤＭＡ転送フレーム情報として、フレーム情報テーブル１４０に格納された各先頭アドレスのうちの、最も先頭のフレームの先頭アドレスをＤＭＡ転送フレーム情報設定レジスタ１２０に設定し、ＤＭＡ転送部１１０がＤＭＡ転送中ではなければ、ＤＭＡ転送部１１０にＤＭＡ転送を開始させる（Ｓ２０７）。
【００７２】
そして、プロセッサＢは、デコードに関する処理の完了を通知するレスポンス信号ＲＥＳをプロセッサＡに出力する（Ｓ２０８）。図２のときに説明したように、プロセッサＡは、このレスポンス信号ＲＥＳを受信すると、プロセッサＢの電源をＯＦＦ状態にする（図２におけるＳ１０７）。
【００７３】
＜ステップＳ２００：要因Ｂ２＞
この場合、プロセッサＡからの要求指示信号ＲＥＱは、早送りを要求するものである。そのため、プロセッサＢは、ステップＳ２０９に進み、ＤＭＡ転送中フレーム番号レジスタ１１８の内容を読み出し、現在ＤＭＡ転送中のフレームのフレーム番号を取得する（Ｓ２０９）。
【００７４】
そして、プロセッサＢは、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２を設定する（Ｓ２１０）。具体的には、ＤＭＡ転送方向レジスタ１２８に「順方向」を設定する。また、ＤＭＡ連続転送フレーム数レジスタ１３０に連続転送フレーム数を設定し、ＤＭＡ転送スキップフレーム数レジスタ１３２にスキップフレーム数を設定する。これらのフレーム数は、プロセッサＡが送った早送りを要求する要求指示信号ＲＥＱにより指定されるか、プロセッサＢが要求指示信号ＲＥＱ信号が示す特殊再生の種類に応じて設定される。
【００７５】
次いで、プロセッサＢは、ステップＳ２０９で取得したフレーム番号（現在転送中のフレーム番号）を元に、ＤＭＡ転送切り換えフレーム番号レジスタ１２６を設定する（Ｓ２１１）。
【００７６】
そして、プロセッサＢは、早送りに関する処理の完了を通知するレスポンス信号ＲＥＳをプロセッサＡに出力する（Ｓ２０８）。上述したように、プロセッサＡは、レスポンス信号ＲＥＳを受信すると、プロセッサＢの電源をＯＦＦ状態にする（図２におけるＳ１０７）。
【００７７】
＜ステップＳ２００：要因Ｂ３＞
この場合、プロセッサＡからの要求指示信号ＲＥＱは、早戻しを要求するものである。そのため、プロセッサＢは、ステップＳ２１３に進み、ＤＭＡ転送中フレーム番号レジスタ１１８の内容を読み出し、現在ＤＭＡ転送中のフレームのフレーム番号を取得する（Ｓ２１３）。
【００７８】
そして、プロセッサＢは、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２を設定する（Ｓ２１４）。具体的には、ＤＭＡ転送方向レジスタ１２８に「逆方向」を設定する。また、ＤＭＡ連続転送フレーム数レジスタ１３０に連続転送フレーム数を設定し、ＤＭＡ転送スキップフレーム数レジスタ１３２にスキップフレーム数を設定する。
【００７９】
次いで、プロセッサＢは、ステップＳ２１３で取得したフレーム番号（現在転送中のフレーム番号）を元に、ＤＭＡ転送切り換えフレーム番号レジスタ１２６を設定する（Ｓ２１５）。
【００８０】
そして、プロセッサＢは、早戻しに関する処理の完了を通知するレスポンス信号ＲＥＳをプロセッサＡに出力する（Ｓ２０８）。上述したように、プロセッサＡは、レスポンス信号ＲＥＳを受信すると、プロセッサＢの電源をＯＦＦ状態にする（図２におけるＳ１０７）。
【００８１】
＜ステップＳ２００：要因Ｂ４＞
この場合、プロセッサＡからの要求指示信号ＲＥＱは、特殊再生の解除を要求するものである。そのため、プロセッサＢは、ステップＳ２１７に進み、ＤＭＡ転送中フレーム番号レジスタ１１８の内容を読み出し、現在ＤＭＡ転送中のフレームのフレーム番号を取得する（Ｓ２１７）。
【００８２】
そして、プロセッサＢは、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２を通常再生時の設定に戻す（Ｓ２１８）。具体的には、ＤＭＡ転送方向レジスタ１２８に「順方向」を設定する。また、ＤＭＡ連続転送フレーム数レジスタ１３０とＤＭＡ転送スキップフレーム数レジスタ１３２に「０」を設定する。
【００８３】
次いで、プロセッサＢは、ステップＳ２１７で取得したフレーム番号（現在転送中のフレーム番号）を元に、ＤＭＡ転送切り換えフレーム番号レジスタ１２６を設定する（Ｓ２１９）。
【００８４】
そして、プロセッサＢは、特殊再生の解除に関する処理の完了を通知するレスポンス信号ＲＥＳをプロセッサＡに出力する（Ｓ２０８）。上述したように、プロセッサＡは、レスポンス信号ＲＥＳを受信すると、プロセッサＢの電源をＯＦＦ状態にする（図２におけるＳ１０７）。
【００８５】
ここで、具体例を用いて、通常再生から早送りに切り換える場合について、メモリ１０２、フレーム情報テーブル１４０の内容、ＤＭＡ転送部１１０内のレジスタの内容の遷移を説明する。
【００８６】
＜通常再生時＞
前述したように、この場合、プロセッサＢは、プロセッサＡからの要求指示信号ＲＥＱによりデコードを開始し、図３におけるステップＳ２０１〜Ｓ２０８までの処理をする。図４〜図９は、この場合において、プロセッサＢの処理に伴って、メモリ１０２に格納されたデコード後データ、フレーム情報テーブル１４０、ＤＭＡ転送部１１０内のレジスタの内容の遷移を示す。なお、図４以降の各図面における「０ｘ」は、１６進数であることを示し、ステップ番号は、図３における当該ステップを意味する。
【００８７】
図４に示すように、プロセッサＢは、まず、フレームＤ１をデコードしてそのデコード後データをメモリ１０２の「０ｘ１０００００００」番地に書き込む（Ｓ２０３）と共に、当該番地のアドレス（フレームＤ１の先頭アドレス）「０ｘ１０００００００」をフレーム情報テーブル１４０のＦ１行目に格納する（Ｓ２０４）。このとき、メモリ１０２がまだ空容量があるため、プロセッサＢは、次のフレーム（フレームＤ２）のデコードを行う。
【００８８】
図５は、フレームＤ１の次のフレーム（フレームＤ２）についてプロセッサＢがデコードした後のメモリ１０２とフレーム情報テーブル１４０の内容を示す。プロセッサＢは、フレームＤ２をデコードしてそのデコード後データをメモリ１０２の「０ｘ１０００１０００」番地に書き込む（Ｓ２０３）と共に、当該番地のアドレス「０ｘ１０００１０００」をフレーム情報テーブル１４０のＦ２行目に格納する（Ｓ２０４）。以降、このような処理を繰り返す（Ｓ２０２：Ｙｅｓ、Ｓ２０３〜）。
【００８９】
図６は、プロセッサＢがフレームＤｎをデコードした後のメモリ１０２とフレーム情報テーブル１４０の内容を示す。なお、この例では、フレームＤｎのデコード後データを格納すると、メモリ１０２が一杯になっている。
【００９０】
図示のように、プロセッサＢは、フレームＤｎのデコード後データをメモリ１０２の「０ｘ１０１０００００」番地に書き込む（Ｓ２０３）と共に、当該番地のアドレス「０ｘ１０１０００００」をフレーム情報テーブル１４０のＦｎ行目に格納する（Ｓ２０４）と共に、ＥＯＳ情報として、「フレームＤｎの終端アドレス＋１（０ｘ１０１０１０００）」を、フレーム情報テーブル１４０のＦｎ行目の次の行であるＥＯＳ行目に格納する（Ｓ２０６）。
【００９１】
そして、プロセッサＢは、ＤＭＡ転送部１１０にＤＭＡ転送を開始させるために、ＤＭＡ転送部１１０に対して設定を行う（Ｓ２０７）。具体的には、プロセッサＢは、ＤＭＡ転送フレーム情報設定レジスタ１２０にフレーム情報テーブル１４０の先頭であるＦ１行目を設定し、ＤＭＡ転送中アドレスレジスタ１１２にメモリ１０２の先頭アドレスである「０ｘ１０００００００」番地を設定し、ＤＭＡ転送サイズレジスタ１１６にフレーム情報テーブル１４０のＥＯＳ行目に格納された値とＦ１行目に格納された値の差分を算出してＤＭＡ転送サイズを設定する。これにて、ＤＭＡ転送部１１０によるＤＭＡ転送が開始される。
【００９２】
図７は、ＤＭＡ転送開始直後の メモリ１０２の内容と、ＤＭＡ転送部１１０内の各レジスタの態様を示す。図示のように、このとき、ＤＭＡ転送中アドレスレジスタ１１２はメモリ１０２の先頭であるフレームＤ１のデコード後データの先頭を指しており、ＤＭＡ転送フレーム情報参照レジスタ１２２はフレーム情報テーブル１４０の先頭（Ｆ１行目）を指している。また、ＤＭＡ転送サイズレジスタ１１６にはメモリ１０２に格納したデコード後データの合計サイズ、すなわちフレーム情報テーブル１４０のＥＯＳ行目に格納された値とＦ１行目に格納された値の差分が保持されており、ＤＭＡ転送中フレーム番号レジスタ１１８にはメモリ１０２の１番目に格納されたフレーム（フレームＤ１）のデコード後データを転送中であることを示す１が保持されている。
【００９３】
図８は、（ｎ−１）番目までのフレームのＤＭＡ転送が完了した時（即ちフレームＤｎのＤＭＡ転送が開始する時）のメモリ１０２の内容と、ＤＭＡ転送部１１０内の各レジスタの態様を示す。図示のように、このとき、ＤＭＡ転送中アドレスレジスタ１１２はフレームＤｎのデコード後データの先頭を指しており、ＤＭＡ転送フレーム情報参照レジスタ１２２はフレーム情報テーブル１４０のＦｎ行目を指している。また、ＤＭＡ転送サイズレジスタ１１６にはＤＭＡ転送残量、すなわちフレーム情報テーブル１４０のＥＯＳ行目に格納された値とＦｎ行目に格納された値の差分が保持されており、ＤＭＡ転送中フレーム番号レジスタ１１８にはメモリ１０２のｎ番目に格納されたフレーム（フレームＤｎ）のデコード後データを転送中であることを示すｎが保持されている。
【００９４】
図９は、今回のＤＭＡ転送完了時、すなわちフレームＤｎの転送が完了した時のメモリ１０２の内容と、ＤＭＡ転送部１１０内の各レジスタの態様を示す。図示のように、このとき、ＤＭＡ転送中アドレスレジスタ１１２はメモリ１０２の終端を指しており、ＤＭＡ転送フレーム情報参照レジスタ１２２はフレーム情報テーブル１４０のＥＯＳ行目を指している。また、ＤＭＡ転送が完了したため、ＤＭＡ転送サイズレジスタ１１６とＤＭＡフレーム番号レジスタ１１８は「０」に初期化されている。
【００９５】
通常再生が続く限り、図４〜図９を用いて説明した処理が繰り返される。ここで、通常再生の途中で早送りを要求する要求指示信号ＲＥＱを受信した場合を説明する。例として、早送りの要求指示信号ＲＥＱの受信直前の通常再生中において、メモリ１０２、フレーム情報テーブル１４０、ＤＭＡ転送部１１０内のレジスタの内容は、図１０に示すようになっているとする。
【００９６】
図１０に示す例において、このとき、メモリ１０２において、フレームＤ１〜フレームＤ４０のデコード後データが格納されており、これらのデータのＤＭＡ転送がなされている。
【００９７】
また、ＤＭＡ転送中のデコード後データがメモリ１０２に３番目に格納されたフレームＤ３のデコード後データであるため、ＤＭＡ転送中アドレスレジスタ１１２は、フレームＤ３を指している。そのため、ＤＭＡ転送中フレーム番号レジスタ１１８には、メモリ１０２に格納されている３番目のデコード後データを転送中であることを示す「３」が保持される。同様に、ＤＭＡ転送フレーム情報参照レジスタ１２２は、フレーム情報テーブル１４０のＦ３行目を指している。なお、フレームＤ３について、既に転送された量は、αである。
【００９８】
また、ＤＭＡ転送サイズレジスタ１１６には、ＤＭＡ転送残量が格納されている。図示のように、このときのＤＭＡ転送残量は、フレーム情報テーブル１４０のＥＯＳ行目に格納された値から、フレーム情報テーブル１４０のＦ３行目に格納された値と、フレームＤ３のデコード後データの既にＤＭＡ転送が完了した量αとを減算した値「Δ（ＥＯＳ−Ｆ３）−α」である。
【００９９】
ＤＭＡ転送部１１０における他のレジスタは、通常再生時の設定になっている。図示のように、ＤＭＡ転送切り換えフレーム番号レジスタ１２６は「０」に、ＤＭＡ転送方向レジスタ１２８は「順方向」に、ＤＭＡ連続転送フレーム数レジスタ１３０は「０」に、ＤＭＡ転送スキップフレーム数レジスタ１３２は「０」になっている。
【０１００】
図１１は、図１０に示す状態のときにプロセッサＡがプロセッサＢに早送り再生を要求する（１フレーム再生、１フレーム破棄）要求指示信号ＲＥＱを送信した場合（図２におけるステップＳ１０３、図３におけるステップＳ２００：要因Ｂ２）におけるプロセッサＢ及びＤＭＡ転送部１１０の動作を説明するための図である。
【０１０１】
このとき、まず、プロセッサＢは、ＤＭＡ転送中フレーム番号レジスタ１１８を参照し、メモリ１０２に３番目に格納されているフレームＤ３が転送中であることを認識する（図３におけるステップＳ２０９）。
【０１０２】
そして、プロセッサＢは、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２を設定する（図３におけるステップＳ２１０）。具体的には、図１１に示すように、ＤＭＡ転送方向レジスタ１２８に「順方向」を、ＤＭＡ連続転送フレーム数レジスタ１３０に「１フレーム再生」を示す「１」を、ＤＭＡ転送スキップフレーム数レジスタ１３２に「１フレーム破棄」を示す「１」を設定する。なお、通常再生時においてもＤＭＡ転送方向レジスタ１２８の設定が「順方向」になっているため、プロセッサＢは、ここでは、ＤＭＡ転送方向レジスタ１２８の設定を維持する。
【０１０３】
さらに、プロセッサＢは、図３におけるステップＳ２０９で認識したフレーム番号（３番目）に基づいて、早送り再生に切り換わるフレーム番号である「４」をＤＭＡ転送切り換えフレーム番号レジスタ１２６に設定する（図３におけるステップＳ２１１）。
【０１０４】
ＤＭＡ転送部１１０は、ＤＭＡ転送切り換えフレーム番号レジスタ１２６に設定されたフレーム番号に対応するフレーム（ここではフレームＤ４）のＤＭＡ転送が完了すると、早送りのためのＤＭＡ転送に切り換わる。図１２を参照して説明する。
【０１０５】
フレームＤ４のＤＭＡ転送が完了すると、ＤＭＡ転送中アドレスレジスタ１１２は、フレームＤ４の終端アドレスに到達する。引き続き通常再生の場合、この後、ＤＭＡ転送中フレーム番号レジスタ１１８はフレームＤ５に対応する「５」を指し、ＤＭＡ転送フレーム情報参照レジスタ１２２はフレーム情報テーブル１４０のＦ５行目を指すようになる。
【０１０６】
しかし、ＤＭＡ転送切り換えフレーム番号レジスタ１２６に「４」が格納されており、ＤＭＡ転送方向レジスタ１２８に「順方向」が格納されており、ＤＭＡ転送スキップフレーム数レジスタ１３２には「１」が夫々格納されている。そのため、図１２に示すように、ＤＭＡ転送中アドレスレジスタ１１２、ＤＭＡ転送中フレーム番号レジスタ１１８、ＤＭＡ転送フレーム情報参照レジスタ１２２は、順方向に次の１フレーム（ここではフレームＤ５）の分をスキップして、夫々、フレームＤ６の先頭アドレス、「６」、フレーム情報テーブル１４０のＦ６行目に切り換わる。
【０１０７】
図１３は、早送り再生中におけるＤＭＡ転送部１１０内の各レジスタの状態の例を示す。この例は、図１２の状態から、フレームＤ５をスキップしてフレームＤ６のＤＭＡ転送が行われた後の状態である。ＤＭＡ連続転送フレーム数レジスタ１３０の値が「１」であるため、当該１フレーム（フレームＤ６）のＤＭＡ転送が完了すると、ＤＭＡ転送中アドレスレジスタ１１２は、再びＤＭＡ転送方向レジスタ１２８が示す順方向に、ＤＭＡ転送スキップフレーム数レジスタ１３２に格納された「１」に従って１つのフレーム（フレームＤ７）をスキップして、フレームＤ８の先頭アドレスを指すようになる。同様に、ＤＭＡ転送フレーム情報参照レジスタ１２２も、フレーム情報テーブル１４０のＦ８行目を指し、ＤＭＡ転送中フレーム番号レジスタ１１８は、フレームＤ８の番号を示す「８」の値になる。
【０１０８】
以上、通常再生から早送り再生に切り換わる場合について詳細に説明した。通常再生から早戻し再生に切り換わる場合については、ＤＭＡ転送方向レジスタ１２８の設定が「逆方向」になる点を除き、プロセッサＢ及びＤＭＡ転送部１１０による処理の流れが通常再生から早送り再生に切り換わる場合と同様であるので、ここで詳細な説明を省略する。
【０１０９】
また、特殊再生（早送り再生または早戻し再生）を解除して通常再生に戻る場合には、各レジスタの設定を通常再生時の値に戻すようにすればよい。
【０１１０】
このように、本実施の形態のオーディオ再生装置１００は、通常再生中に特殊再生が指示されたときに、特殊再生の種類（早送り再生か早戻し再生か、倍率など）に応じ方向と連続フレーム数とスキップフレーム数で、メモリ１０２に格納されたデコード後データに対して、スキップフレーム数の分のフレームのデコード後データのスキップと、連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行う。こうすることにより、既にメモリ１０２に格納されている通常再生用のデコード後データを特殊再生に利用することができ、オーディオ再生装置の消費電力を抑制すると共に、通常再生と特殊再生を効率良く切り換えることができる。
【０１１１】
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した実施の形態に対してさまざまな変更、増減を行ってもよい。これらの変更、増減が行われた変形例も本発明の範囲にあることは当業者に理解されるところである。
【０１１２】
例えば、分かりやすいように、本実施の形態のオーディオ再生装置に対して、ＤＭＡ転送予約機能の説明をしていないが、本発明にかかる技術は、ＤＭＡ転送予約を備えたオーディオ再生装置にも適用することができる。この場合、プロセッサＢが、ＤＭＡ転送１回分のデコード後データをメモリ１０２に格納した際に、ＤＭＡ転送部１１０がＤＭＡ転送中であれば、ＤＭＡ転送を予約するようにすればよい。また、ＤＭＡ転送部１１０は、現在のＤＭＡ転送が完了したときに、ＤＭＡ転送が予約されていれば、予約されたＤＭＡ転送をする。
【符号の説明】
【０１１３】
１ プロセッサ
２ プロセッサ
３ メモリ
４ ＤＭＡ転送部
５ ＰＣＭ
６ ＤＡコンバータ（ＤＡＣ）
７ 割り込み方向切り換えスイッチ
８ ＤＭＡ転送中アドレスレジスタ
９ ＤＭＡ転送停止アドレスレジスタ
１０ 割り込み信号
１１ 割り込み信号
１２ 割り込み信号切り換え制御信号
１３ プロセッサ１の要求
１４ プロセッサ２のレスポンス
５１ ＤＭＡ転送中データ
５２ ＤＭＡ転送予約データ
５３ 早送りデータ
５４ ＤＭＡ停止期間
１００ オーディオ再生装置
Ａ プロセッサ
Ｂ プロセッサ
１０２ メモリ
１０４ ＰＣＭ
１０６ ＤＡＣ
１０８ 切り換えスイッチ
１１０ ＤＭＡ転送部
１１２ ＤＭＡ転送中アドレスレジスタ
１１４ ＤＭＡ転送停止アドレスレジスタ
１１６ ＤＭＡ転送サイズレジスタ
１１８ ＤＭＡ転送中フレーム番号レジスタ
１２０ ＤＭＡ転送フレーム情報設定レジスタ
１２２ ＤＭＡ転送フレーム情報参照レジスタ
１２４ フェード対象設定レジスタ
１２６ ＤＭＡ転送切り換えフレーム番号レジスタ
１２８ ＤＭＡ転送方向レジスタ
１３０ ＤＭＡ連続転送フレーム数レジスタ
１３２ ＤＭＡ転送スキップフレーム数レジスタ
１４０ フレーム情報テーブル
ＣＴＲ 制御信号
ＩＮＳ 指示信号
ＲＥＱ 要求指示信号
ＲＥＳ レスポンス信号
Ｓ ＤＭＡ転送完了割り込み信号
ＳＡ ＤＭＡ転送完了割り込み信号
ＳＢ ＤＭＡ転送完了割り込み信号
【技術分野】
【０００１】
本発明は、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を用いたオーディオ再生技術に関する。
【背景技術】
【０００２】
近年、コンパクトディスク（ＣＤ）やフラッシュメモリ（登録商標）等の記録媒体に格納されたデジタル化したデータを再生するオーディオ再生装置が普及しており、大容量のデジタルデータを高速転送するための方法として、ＤＭＡ転送が知られている。
【０００３】
一方、特にモバイル向けのオーディオ再生装置に対して、ＬＳＩ（集積回路：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）を動作させるための電力を抑え、連続動作時間を長くすることが要求される。ＬＳＩの消費電力を抑制するために、ＬＳＩの電源領域を複数に分け、必要な領域にのみ電力を供給する手法が知られている。例えば、音声データをデコードするプロセッサを用いるオーディオ再生装置において、プロセッサで一度にデコードするデータのサイズを大きくすることで、プロセッサの消費電力を抑えることができる。具体的には、プロセッサはデコードするときにオン状態となり、デコードしたデータをＤＭＡ転送に委ねればオフとなる。ここで、プロセッサで一度にデコードするデータのサイズを大きくすることで、プロセッサの電源のオン・オフ切り換え回数を減らすことができるため、電源切り換え時のプロセッサでのオーバーヘッド処理分の消費電力を低減することができる。
【０００４】
ところで、一度にＤＭＡ転送を行うサイズを大きくすると、ＤＭＡ転送が完了するまでＤＭＡ転送を停止させることが出来ないため、再生中に停止要求に対しての応答性が良くないという問題がある。
【０００５】
特許文献１には、ＤＭＡ転送を用いるオーディオ再生装置に対して、停止要求から停止完了までの応答性を確保できる手法が開示されている。
【０００６】
図１４は、特許文献１に開示されたオーディオ再生装置のシステム構成を示す図である。このオーディオ再生装置は、オーディオ再生装置全体の統括を行うプロセッサ１と、圧縮された音声データをデコード処理するプロセッサ２と、プロセッサ２によりデコード処理されたデコード後データを格納するメモリ３と、メモリ３に格納されたデコード後データを転送するＤＭＡ転送部４を有する。
【０００７】
ＤＭＡ転送部４は、更に転送中のデコード後データのアドレスを格納するＤＭＡ転送中アドレスレジスタ８を有する。また、ＤＭＡ転送部４は、ＤＭＡ転送中に停止要求がされた際に、ＤＭＡ転送中アドレスレジスタ８に格納されたデータアドレスから所定バイト先のデコード後データに対してフェードアウト処理を行い、フェードアウト処理を行ったデコード後データの終端アドレスを格納するＤＭＡ転送停止アドレス設定レジスタ９を有する。
【０００８】
また、このオーディオ再生装置は、メモリ３に格納されているデコード後データがＤＭＡ転送部４により転送されるＰＣＭ５と、ＰＣＭ５からのデコード後データがシリアル転送されると共に、スピーカ等から音を出力させるためにデコード後データをデジタルデータからアナログデータに変換するＤＡコンバータ（ＤＡＣ）６と、を更に有する。
【０００９】
プロセッサ２は、デコード処理を行っていない間、プロセッサ１からの制御により独立して電源を切ることができる。また、ＤＭＡ転送部４は、プロセッサ１およびプロセッサ２へＤＭＡ転送完了割り込み信号１０、１１を出力することができ、割り込み方向切り換えスイッチ７によりプロセッサ１とプロセッサ２のどちらへ割り込み信号を出力するかを指定することができる。割り込み方向切り換えスイッチ７の切り換えは、プロセッサ１から割り込み方向切り換えスイッチ７に対して割り込み信号切り換え制御信号１２を送信することで行うことができる。
【００１０】
このオーディオ再生装置は、下記のように動作する。
まず、プロセッサ１からのデコード要求１３によりプロセッサ２が起動し、デコード処理を行う。プロセッサ２は、デコード処理完了後にプロセッサ１に対してデコード完了通知１４を送信し、デコード処理されたデータをメモリ３に格納する。
【００１１】
ＤＭＡ転送部４は、ＰＣＭ５に対してメモリ３に格納されているデコード処理されたデータを送り、また、ＰＣＭ５からＤＡＣ６にシリアル転送を行う。ＤＡＣ６によりデコード処理されたデータをデジタルデータからアナログデータに変換し、スピーカ等から音が出力される。
【００１２】
図１５は、通常再生時のメモリ３内のデコード処理されたデータ（デコード後データ）の格納状態を示す。メモリ３内には、Ｎバイトのデコード後データ１５と、その次にＤＭＡ転送をする転送予約データ１６とが格納されている。このとき、メモリには２×Ｎバイトのデータが格納されることになる。ＤＭＡ転送部４は、実際にＤＭＡ転送しているアドレスを示すＤＭＡ転送中アドレスレジスタ８を有しており、ＤＭＡ転送単位毎にそのアドレスが更新される。ＤＭＡ転送部４は、メモリ３内に格納されているデコード後データを順次ＰＣＭ５に送る。
【００１３】
図１６に、停止処理時におけるメモリ３内のデコード後データの格納状態を示す。メモリ３には、現在ＤＭＡ転送中のデコード後データ１７、ＤＭＡ転送中アドレスレジスタ８が指しているアドレス（データアドレス）２１から所定バイト（Ｍバイト）後にフェードアウト演算処理を行ったデコード後データ（Ｌバイト）１８が格納されている。ここで、所定のバイト（Ｍバイト）は、ＤＭＡ転送中アドレスレジスタ８が指しているアドレス２１から所定のバイト（Ｍバイト）後にフェードアウト演算処理を行っても十分間に合うサイズである。
【００１４】
また、ＤＭＡ転送停止アドレスレジスタ９には、フェードアウト演算処理後データの終端アドレス２２が格納されている。また、メモリ３には、停止処理がされなかったらＤＭＡ転送部４が転送していたデコード後データ１９、２０が格納されている。
【００１５】
再生の停止指示がされたとき、プロセッサ１は、プロセッサ２の電源をオンにし、プロセッサ２に対して停止要求１３を行う。その後、プロセッサ２からの停止完了通知１４を待って、プロセッサ２の電源をオフにする。
【００１６】
プロセッサ２はプロセッサ１からの停止コマンド１３を受信すると、ＤＭＡ転送部４が有しているＤＭＡ転送中アドレスレジスタ８の値を確認する。Ｓ７２）。次に、ＤＭＡ転送中アドレスレジスタ８が示しているアドレスからＭバイト後ろのデータに対し、フェードアウト演算処理を行い、フェードアウト演算処理後データ（Ｌバイト）を生成する。
【００１７】
その後、プロセッサ２は、ＤＭＡ転送部４のＤＭＡ転送停止アドレスレジスタにフェードアウト演算処理後データの終端アドレス２２、つまり、ＤＭＡ転送アドレスから（Ｍ＋Ｌ）バイト先のアドレスを書き込む。ＤＭＡ転送停止アドレスが書き込まれると、ＤＭＡ転送部４は、フェードアウト演算処理後データの転送が完了するタイミングで、デコード後データの転送を停止する。このとき、図１６に示すデコード後データ１９、２０は転送されない。
【００１８】
ＤＭＡ転送部４は、フェードアウト演算処理後データの転送が完了すると、プロセッサ２にＤＭＡ転送完了割り込み信号１１を出力する。このとき、ＤＭＡ転送完了割り込み信号１１がプロセッサ２に出力されるように、割り込み信号切り換えスイッチ７が切り換わる。
【００１９】
つまり、このオーディオ再生装置では、ＤＭＡ転送停止アドレスレジスタ９を設けることで、任意のアドレスにおいてＤＭＡ転送を途中停止することを可能にした。これにより、１回のＤＭＡ転送サイズを大きくした場合であっても、停止要求から停止完了までの時間を短くすることができ、応答性を確保することができる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０１０−１５２５１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
音声データの再生中に、停止指示以外に、早送りや早戻しなどの通常再生とは異なる再生（以下、特殊再生という）が指示される場合もある。特許文献１に開示されたオーディオ再生装置の場合、通常再生から特殊再生へ切り換えるときに遅延や無音期間が生じる可能性がある。これについて、図１７、図１８、図１９を参照して説明する。
【００２２】
図１７は、音声データの通常再生時に、メモリ３内のデータ（デコード後データ）の格納態様の例を示す。
【００２３】
図１７の例では、現在、メモリ３にフレームＤ１〜フレームＤ８０のデコード後データが格納されている。フレームＤ１〜フレームＤ４０のデコード後データは、ＤＭＡ転送中データ５１であり、これらのデータに対してＰＣＭ５へのＤＭＡ転送が行われている。なお、現在のＤＭＡ転送がフレームＤ３の途中まで行われており、ＤＭＡ転送中アドレスがフレームＤ３の途中位置を指しているとする。
【００２４】
また、フレームＤ４１〜フレームＤ８０のデコード後データは、ＤＭＡ転送予約されているＤＭＡ転送予約データ５２である。ＤＭＡ転送予約とは、ＤＭＡ転送切り換え時の音途切れを防止するために、ＤＭＡ転送完了時に予約されたＤＭＡ転送があれば、プロセッサを動作させずに、ＤＭＡ転送部が自発的に予約されているＤＭＡ転送を開始する機能である。
【００２５】
図１８は、図１７に示す状態のときに、２倍早送り（１フレーム再生、１フレーム破棄）の指示がプロセッサ１からされた場合を説明するための図である。
【００２６】
このとき、ＤＭＡ転送中データ５１のＤＭＡ転送を停止して、ＤＭＡ転送予約データ５２を早送り用のデータ（早送りデータ５３）に置き換えて早送りデータ５３を転送することにより、早送りを実現することができる。具体的には、例えば、ＤＭＡ転送中アドレスから転送中のフレームがフレームＤ３であることを推測すると共に、早送りデータ５３を作成する時間を考慮に入れて、ＤＭＡ転送停止アドレスを例えばフレームＤ８の終端に設定してフレームＤ８の転送完了時にＤＭＡ転送を停止する。そして、フレームＤ８の続きとなる早送りデータ５３（フレームＤ１０、フレームＤ１２、・・・）を生成して、メモリ３に格納していたＤＭＡ転送予約データ５２と置き換える。
【００２７】
図１９は、このようにして早送りを実現する場合において、早送り指示が発生する前後のＤＭＡ転送の内容を示す。図示のように、プロセッサ１から早送り指示を受けたときのＤＭＡ転送中アドレス（フレームＤ３の途中のアドレス）から、ＤＭＡ転送停止アドレス（フレームＤ８の終端）までの通常再生データのＤＭＡ転送が行われる。そして、早送りデータ開始アドレス（フレームＤ１０の先頭）から早送りのためのＤＭＡ転送が開始される。
【００２８】
すなわち、フレームＤ３の転送中に早送り指示が発生すると、既にデコードが完了しているフレームＤ９〜フレームＤ８０のデータ（デコード後データ）を破棄して新たに早送りデータ５３を作成する必要があると共に、早送り指示が発生したときから、フレームＤ８の転送完了までの期間（図中ＤＭＡ停止期間５４）には、通常の再生が継続しており、早送り再生への切換えに時間がかかるという問題があり、切換えの効率が良くない。
【００２９】
本発明は、上記事情に鑑みてなされたものであり、ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切換えを効率良く行う技術を提供する。
【課題を解決するための手段】
【００３０】
本発明の一つの態様は、オーディオ再生方法である。この方法は、第１のプロセッサで電源のオン・オフが制御される第２のプロセッサにより、圧縮された音声データをデコードし、デコードされたデコード後データをメモリに格納する。そして、通常再生時において前記メモリに格納されたデコード後データを格納順にＤＭＡ転送し、通常再生時のＤＭＡ転送中に、通常再生と異なる特殊再生が要求されたときに、前記特殊再生の種類に応じた方向と連続フレーム数とスキップフレーム数で、前記メモリに格納されたデコード後データに対して、前記スキップフレーム数の分のフレームのデコード後データのスキップと、前記連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行う。
【００３１】
なお、上記態様の方法を装置やシステムに置き換えたものなども、本発明の態様としては有効である。
【発明の効果】
【００３２】
本発明にかかる技術によれば、ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切換えを効率良く行うことができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態にかかるオーディオ再生装置を示す図である。
【図２】図１に示すオーディオ再生装置における第１のプロセッサの動作を示すフローチャートである。
【図３】図１に示すオーディオ再生装置における第２のプロセッサの動作を示すフローチャートである。
【図４】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その１）。
【図５】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その２）。
【図６】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その３）。
【図７】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その４）。
【図８】通常再生時において、メモリ及び各レジスタの内容の遷移を示す図である（その５）。
【図９】ＤＭＡ転送完了時におけるメモリ及び各レジスタの内容の例を示す図である。
【図１０】通常再生から早送り再生に切り換わる直前におけるメモリ及び各レジスタの内容の例を示す図である。
【図１１】図１０に示す状態から早送り再生に切り換わるときに第２のプロセッサＢ及びＤＭＡ転送部が行う設定を説明するための図である。
【図１２】ＤＭＡ転送切り換えフレーム番号レジスタに設定されたフレーム番号に対応するフレームのＤＭＡ転送が完了したときに、ＤＭＡ転送部の動作を説明するための図である。
【図１３】早送り再生中におけるＤＭＡ転送部内の各レジスタの状態の例を示す図である。
【図１４】特許文献１に記載されたオーディオ再生装置を示す図である。
【図１５】図１４に示すオーディオ再生装置において、通常再生時のメモリ内のデコード後データの格納状態を示す図である。
【図１６】図１４に示すオーディオ再生装置において、停止処理時におけるメモリ内のデコード後データの格納状態を示す図である。
【図１７】図１４に示すオーディオ再生装置において、通常再生と特殊再生の切り換え時に生じ得る問題点を説明するための図である（その１）。
【図１８】図１４に示すオーディオ再生装置において、通常再生と特殊再生の切り換え時に生じ得る問題点を説明するための図である（その２）。
【図１９】図１４に示すオーディオ再生装置において、通常再生と特殊再生の切り換え時に生じ得る問題点を説明するための図である（その３）。
【発明を実施するための形態】
【００３４】
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００３５】
図１は、本発明の実施の形態にかかるオーディオ再生装置１００を示す。オーディオ再生装置１００は、第１のプロセッサとなるプロセッサＡ、第２のプロセッサとなるプロセッサＢ、メモリ１０２、ＤＭＡ転送部１１０、ＰＣＭ１０４、ＤＡＣ（ＤＡコンバータ）１０６、割込み方向切り換えスイッチ（以下単に「切り換えスイッチ」という）１０８、フレーム情報テーブル１４０を備える。
【００３６】
該オーディオ再生装置１００は、通常再生以外に、早送りや早戻しなどの特殊再生が可能である。
【００３７】
プロセッサＡは、オーディオ再生装置１００全体を統括し、プロセッサＢの電源制御を行う。プロセッサＡは、切り換えスイッチ１０８からのＤＭＡ転送完了割り込み信号ＳＡ、外部からの指示信号ＩＮＳ、プロセッサＢからのレスポンス信号ＲＥＳをそれぞれ入力とし、プロセッサＢに要求指示信号ＲＥＱを、切り換えスイッチ１０８に制御信号ＣＴＲをそれぞれ出力する。
【００３８】
プロセッサＢは、圧縮された音声データをデコードし、ＤＭＡ転送部１１０の制御を行う。プロセッサＢは、プロセッサＡからの要求指示信号ＲＥＱ、切り換えスイッチ１０８からのＤＭＡ転送完了割り込み信号ＳＢをそれぞれ入力とし、プロセッサＡにレスポンス信号ＲＥＳを出力する。また、プロセッサＢは、デコードしたデータ（デコード後データ）をメモリ１０２に格納する。
【００３９】
メモリ１０２は、プロセッサＢからのデコード後データを格納すると共に、格納されたデコード後データをＤＭＡ転送部１１０に出力する。
【００４０】
ＤＭＡ転送部１１０は、ＤＭＡ転送、すなわちプロセッサを介さずにデータの転送を行うものであり、メモリ１０２に格納されたデコード後データを順次ＰＣＭ１０４に転送すると共に、各回のＤＭＡ転送が完了する度に、ＤＭＡ転送完了割り込み信号Ｓを出力する。
【００４１】
なお、本実施の形態において、ＤＭＡ転送部１１０は、１１個のレジスタを有し、これらのレジスタは、ＤＭＡ転送中アドレスレジスタ１１２、ＤＭＡ転送停止アドレスレジスタ１１４、ＤＭＡ転送サイズレジスタ１１６、ＤＭＡ転送中フレーム番号レジスタ１１８、ＤＭＡ転送フレーム情報設定レジスタ１２０、ＤＭＡ転送フレーム情報参照レジスタ１２２、フェード対象設定レジスタ１２４、ＤＭＡ転送切り換えフレーム番号レジスタ１２６、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２である。
【００４２】
ＤＭＡ転送中アドレスレジスタ１１２は、ＤＭＡ転送中のデコード後データのメモリ１０２におけるアドレスを示すものであり、ＤＭＡ転送停止アドレスレジスタ１１４は、ＤＭＡ転送を停止するアドレスを設定するためのものであり、ＤＭＡ転送サイズレジスタ１１６は、ＤＭＡ転送の開始時にプロセッサＢによりＤＭＡ転送のデータサイズを設定するためのものであり、ＤＭＡ転送の開始後は、まだ転送されているデコード後データのサイズ（残量）を示す。
【００４３】
また、ＤＭＡ転送中フレーム番号レジスタ１１８は、ＤＭＡ転送中のデコード後データのフレーム番号を示す。
【００４４】
ＤＭＡ転送フレーム情報設定レジスタ１２０は、ＤＡＭ転送するフレームの情報が格納されたテーブルの先頭アドレスを設定するためのものであり、具体的には、フレーム情報テーブル１４０の先頭アドレスが設定される。
【００４５】
ＤＭＡ転送フレーム情報参照レジスタ１２２は、ＤＭＡ転送中に、フレーム情報テーブル１４０の読出しアドレスを示す。この読出しアドレスが示す位置には、現在転送中のフレームの先頭アドレスが格納されている。
【００４６】
フェード対象設定レジスタ１２４は、ＤＭＡ転送にて、後述するスキップ前後のフレームにフェードをかける対象サイズを設定するためのものである。
【００４７】
ＤＭＡ転送切り換えフレーム番号レジスタ１２６は、通常再生のためのＤＭＡ転送と、特殊再生のためのＤＭＡ転送（「特殊再生転送」という）との切り換えがなされるフレーム番号を設定するためのものである。
【００４８】
ＤＭＡ転送方向レジスタ１２８は、ＤＭＡ転送を行うフレームの転送順の方向を設定する。「順方向」はメモリ１０２における格納順であり、「逆方向」はメモリ１０２における格納順の逆順である。例えば、通常再生と早送り再生の場合は、ＤＭＡ転送方向レジスタ１２８は「順方向」に設定され、戻し再生または早戻し再生の場合は「逆方向」に設定される。
【００４９】
ＤＭＡ連続転送フレーム数レジスタ１３０は、特殊再生転送時における連続フレーム数を設定するためのものであり、ＤＭＡ転送スキップフレーム数レジスタ１３２は、特殊再生転送時におけるスキップフレーム数を設定するためのものである。「連続フレーム数」と「スキップフレーム数」は、特殊再生の種類（早送りか早戻しか、倍率など）に応じて異なる。例えば、２倍早送り再生または２倍早戻し再生のときに、「１フレーム再生、１フレーム破棄」を行う場合は、「連続フレーム数」は「１」となり、「スキップフレーム数」は「１」となる。
【００５０】
ＤＭＡ転送部１１０における上述の各レジスタのうち、ＤＭＡ転送停止アドレスレジスタ１１４、該レジスタに対する設定、設定内容に応じたＤＭＡ転送部１１０の動作などは、例えば図１４に示すオーディオ再生装置におけるＤＭＡ転送停止アドレスレジスタ９と同様であり、本明細書において詳細な説明を省略する。
【００５１】
また、フェード対象設定レジスタ１２４は、後述するスキップ前後においてプロセッサＢによりフェードをかけるデコード後データのサイズを設定するためのものであり、ＤＭＡ転送部１１０は、設定されたサイズ分フェードをかける。分かりやすいように、後にプロセッサＢとＤＭＡ転送部１１０の動作を具体的に説明する際に、フェード対象設定レジスタ１２４に関連する説明を省略する。
【００５２】
他の各レジスタについては、後にさらに詳細に説明する。
【００５３】
ＰＣＭ１０４は、ＤＭＡ転送部１１０から転送されたデコード後データをＤＡＣ１０６に出力する。
ＤＡＣ１０６は、ＰＣＭ１０４から入力されたデコード後データをアナログ信号に変換して外部のスピーカ等に出力する。
【００５４】
切り換えスイッチ１０８は、ＤＭＡ転送部１１０からのＤＭＡ転送完了割り込み信号Ｓの出力先をプロセッサＡとプロセッサＢ間で切り換えるものであり、プロセッサＡからの制御信号ＣＴＲ、ＤＭＡ転送部１１０からのＤＭＡ転送完了割り込み信号Ｓをそれぞれ入力とする。なお、切り換えスイッチ１０８がプロセッサＡとプロセッサＢに出力したＤＭＡ転送完了割り込み信号Ｓを夫々「ＤＭＡ転送完了割り込み信号ＳＡ」と「ＤＭＡ転送完了割り込み信号ＳＢ」という。
【００５５】
フレーム情報テーブル１４０は、ＤＭＡ転送する各フレームの先頭アドレスと、該フレームの番号とを対応付けて記憶するものである。フレーム情報テーブル１４０は、プロセッサＢからＤＭＡ転送する各フレームの先頭アドレスを入力し、ＤＭＡ転送部１１０にＤＭＡ転送する各フレームの先頭アドレスを出力する。また、フレーム情報テーブル１４０は、テーブルの最後（ＥＯＳ）には、「最後のフレームの終端アドレス＋１」を格納する。この「先頭アドレス」、「終端アドレス」とは、メモリ１０２における当該フレームの先頭アドレス、終端アドレスを意味する。
【００５６】
図２は、オーディオ再生装置１００におけるプロセッサＡの動作例を示すフローチャートである。プロセッサＡは、外部からの（例えばユーザにより入力された）指示信号ＩＮＳや、切り換えスイッチ１０８を介したＤＭＡ転送部１１０からのＤＭＡ転送完了割り込み信号ＳＡにより起動され、プロセッサＢの電源をＯＮ状態にする（Ｓ１００）。
【００５７】
その後、プロセッサＡは、起動要因に応じた制御を行う（Ｓ１０１〜）。ここで、例として、プロセッサＡの起動要因がＡ１〜Ａ５のいずれか１つであるとする。「要因Ａ１」は、切り換えスイッチ１０８を介したＤＭＡ転送部１１０からのＤＭＡ転送完了割り込み信号ＳＡの受信である。「要因Ａ２」は、早送りを指示する指示信号ＩＮＳの受信であり、「要因Ａ３」は、早戻しを指示する指示信号ＩＮＳの受信である。また、「要因Ａ４」は、早送りの解除を示す指示信号ＩＮＳの受信であり、「要因Ａ５」は、早戻しの解除を示す指示信号ＩＮＳの受信である。
【００５８】
起動要因がＤＭＡ転送完了割り込み信号ＳＡであれば、プロセッサＡは、ステップＳ１０２に進み、プロセッサＢに対してデコードを要求する要求指示信号ＲＥＱを出力する（Ｓ１０１：要因Ａ１、Ｓ１０２）。
【００５９】
起動要因が早送りを指示する指示信号ＩＮＳであれば、プロセッサＡは、ステップＳ１０３に進み、プロセッサＢに対して早送りを要求する要求指示信号ＲＥＱを出力する（Ｓ１０１：要因Ａ２、Ｓ１０３）。
【００６０】
起動要因が早戻しを指示する指示信号ＩＮＳであれば、プロセッサＡは、ステップＳ１０４に進み、プロセッサＢに対して早戻しを要求する要求指示信号ＲＥＱを出力する（Ｓ１０１：要因Ａ３、Ｓ１０４）。
【００６１】
起動要因が早送りまたは早戻しの解除を示す指示信号ＩＮＳであれば、プロセッサＡは、ステップＳ１０５に進み、プロセッサＢに対して特殊再生の解除を要求する要求指示信号ＲＥＱを出力する（Ｓ１０１：要因Ａ４またはＡ５、Ｓ１０５）。
【００６２】
プロセッサＡから要求指示信号ＲＥＱを受信したプロセッサＢは、要求指示信号ＲＥＱにより指示された処理を完了すると、処理の完了を通知するレスポンス信号ＲＥＳを出力する。プロセッサＡは、要求指示信号ＲＥＱの出力後、プロセッサＢからの処理の完了を通知するレスポンス信号ＲＥＳを待つ（Ｓ１０６：Ｎｏ、Ｓ１０６〜）。当該レスポンス信号ＲＥＳを受信すると、プロセッサＡは、プロセッサＢの電源をＯＦＦ状態にする（Ｓ１０７）。
【００６３】
図３は、オーディオ再生装置１００におけるプロセッサＢがプロセッサＡにより起動されてから電源ＯＦＦされるまでの動作例を示すフローチャートであり、図２に示すプロセッサＡの動作例に対応する。
【００６４】
プロセッサＢは、プロセッサＡからの要求指示信号ＲＥＱにより起動されると、起動要因に応じた動作を行う（Ｓ２００〜）。ここで、プロセッサＢの起動要因が要因Ｂ１〜Ｂ４の４つであるとする。要因Ｂ１は、デコードを要求する要求指示信号ＲＥＱの受信であり、プロセッサＡの要因Ａ１（ＤＭＡ転送完了割り込み信号ＳＡ）に対応する。要因Ｂ２は、早送りを要求する要求指示信号ＲＥＱの受信であり、プロセッサＡの要因Ａ２（早送りを指示する指示信号ＩＮＳ）に対応する。要因Ｂ３は、早戻しを要求する要求指示信号ＲＥＱの受信であり、プロセッサＡの要因Ａ３（早戻しを指示する指示信号ＩＮＳ）に対応する。また、要因Ｂ４は、特殊再生の解除を示す要求指示信号ＲＥＱであり、プロセッサＡの要因Ａ４とＡ５（早送りと早戻しの解除を指示する指示信号ＩＮＳ）に対応する。ここで、要因毎にステップＳ２００以降の処理を説明する。
【００６５】
＜ステップＳ２００：要因Ｂ１＞
この場合、プロセッサＡからの要求指示信号ＲＥＱは、デコードを要求するものである。そのため、プロセッサＢは、ステップＳ２０１に進み、フレームＤｘｘをデコードする（Ｓ２０１）。なお、このフレームＤｘｘは、後述するステップＳ２０５でプロセッサＢが更新したフレーム番号に対応するフレームである。
【００６６】
次に、プロセッサＢは、ステップＳ２０１でフレームＤｘｘをデコードして得たデコード後データをメモリ１０２に格納できるか否かを判断、格納できる場合にはステップＳ２０３に進み（Ｓ２０２：Ｙｅｓ、Ｓ２０３）、格納できない場合にはステップＳ２０６に進む（Ｓ２０２：Ｎｏ、Ｓ２０６）。
【００６７】
ステップＳ２０３において、プロセッサＢは、フレームＤｘｘのデコード後データをメモリ１０２に格納する。そして、ステップＳ２０３でメモリ１０２に格納したフレームＤｘｘのデコード後データの先頭アドレスをフレーム情報テーブル１４０に格納する（Ｓ２０４）。前述した通り、先頭アドレスは、当該フレームのデコード後データの先頭がメモリ１０２におけるアドレスを意味する。
【００６８】
また、プロセッサＢは、フレームＤｘｘのデコード後データをメモリ１０２に格納すると、次にデコードすべきフレームの番号を更新して（Ｓ２０５）、ステップＳ２０１に戻る。前述したように、プロセッサＢは、ステップＳ２０１でこのフレームの番号に対応するフレームすなわちフレームＤｘｘのデコードをする。
【００６９】
ステップＳ２０２において、フレームＤｘｘのデコード後データがメモリ１０２に格納できないと判断した場合に、プロセッサＢは、ＥＯＳ情報をフレーム情報テーブル１４０に格納する（Ｓ２０６）。なお、ＥＯＳ情報は、フレーム情報テーブル１４０の最後を示す情報であり、前述したように、プロセッサＢが最後にメモリ１０２に格納したデコード後データの終端アドレスに「１」を足した値である。
【００７０】
すなわち、プロセッサＢは、デコード後データがメモリ１０２に格納できる限り、フレームを順次デコードしてメモリ１０２に格納すると共に、各フレームのデコード後データの先頭アドレスをフレーム情報テーブル１４０に格納する。そして、デコード後データがメモリ１０２に格納できなくなると、プロセッサＢは、ＥＯＳ情報をフレーム情報テーブル１４０に格納する。
【００７１】
フレーム情報テーブル１４０にＥＯＳ情報を格納すると、プロセッサＢは、ＤＭＡ転送フレーム情報として、フレーム情報テーブル１４０に格納された各先頭アドレスのうちの、最も先頭のフレームの先頭アドレスをＤＭＡ転送フレーム情報設定レジスタ１２０に設定し、ＤＭＡ転送部１１０がＤＭＡ転送中ではなければ、ＤＭＡ転送部１１０にＤＭＡ転送を開始させる（Ｓ２０７）。
【００７２】
そして、プロセッサＢは、デコードに関する処理の完了を通知するレスポンス信号ＲＥＳをプロセッサＡに出力する（Ｓ２０８）。図２のときに説明したように、プロセッサＡは、このレスポンス信号ＲＥＳを受信すると、プロセッサＢの電源をＯＦＦ状態にする（図２におけるＳ１０７）。
【００７３】
＜ステップＳ２００：要因Ｂ２＞
この場合、プロセッサＡからの要求指示信号ＲＥＱは、早送りを要求するものである。そのため、プロセッサＢは、ステップＳ２０９に進み、ＤＭＡ転送中フレーム番号レジスタ１１８の内容を読み出し、現在ＤＭＡ転送中のフレームのフレーム番号を取得する（Ｓ２０９）。
【００７４】
そして、プロセッサＢは、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２を設定する（Ｓ２１０）。具体的には、ＤＭＡ転送方向レジスタ１２８に「順方向」を設定する。また、ＤＭＡ連続転送フレーム数レジスタ１３０に連続転送フレーム数を設定し、ＤＭＡ転送スキップフレーム数レジスタ１３２にスキップフレーム数を設定する。これらのフレーム数は、プロセッサＡが送った早送りを要求する要求指示信号ＲＥＱにより指定されるか、プロセッサＢが要求指示信号ＲＥＱ信号が示す特殊再生の種類に応じて設定される。
【００７５】
次いで、プロセッサＢは、ステップＳ２０９で取得したフレーム番号（現在転送中のフレーム番号）を元に、ＤＭＡ転送切り換えフレーム番号レジスタ１２６を設定する（Ｓ２１１）。
【００７６】
そして、プロセッサＢは、早送りに関する処理の完了を通知するレスポンス信号ＲＥＳをプロセッサＡに出力する（Ｓ２０８）。上述したように、プロセッサＡは、レスポンス信号ＲＥＳを受信すると、プロセッサＢの電源をＯＦＦ状態にする（図２におけるＳ１０７）。
【００７７】
＜ステップＳ２００：要因Ｂ３＞
この場合、プロセッサＡからの要求指示信号ＲＥＱは、早戻しを要求するものである。そのため、プロセッサＢは、ステップＳ２１３に進み、ＤＭＡ転送中フレーム番号レジスタ１１８の内容を読み出し、現在ＤＭＡ転送中のフレームのフレーム番号を取得する（Ｓ２１３）。
【００７８】
そして、プロセッサＢは、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２を設定する（Ｓ２１４）。具体的には、ＤＭＡ転送方向レジスタ１２８に「逆方向」を設定する。また、ＤＭＡ連続転送フレーム数レジスタ１３０に連続転送フレーム数を設定し、ＤＭＡ転送スキップフレーム数レジスタ１３２にスキップフレーム数を設定する。
【００７９】
次いで、プロセッサＢは、ステップＳ２１３で取得したフレーム番号（現在転送中のフレーム番号）を元に、ＤＭＡ転送切り換えフレーム番号レジスタ１２６を設定する（Ｓ２１５）。
【００８０】
そして、プロセッサＢは、早戻しに関する処理の完了を通知するレスポンス信号ＲＥＳをプロセッサＡに出力する（Ｓ２０８）。上述したように、プロセッサＡは、レスポンス信号ＲＥＳを受信すると、プロセッサＢの電源をＯＦＦ状態にする（図２におけるＳ１０７）。
【００８１】
＜ステップＳ２００：要因Ｂ４＞
この場合、プロセッサＡからの要求指示信号ＲＥＱは、特殊再生の解除を要求するものである。そのため、プロセッサＢは、ステップＳ２１７に進み、ＤＭＡ転送中フレーム番号レジスタ１１８の内容を読み出し、現在ＤＭＡ転送中のフレームのフレーム番号を取得する（Ｓ２１７）。
【００８２】
そして、プロセッサＢは、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２を通常再生時の設定に戻す（Ｓ２１８）。具体的には、ＤＭＡ転送方向レジスタ１２８に「順方向」を設定する。また、ＤＭＡ連続転送フレーム数レジスタ１３０とＤＭＡ転送スキップフレーム数レジスタ１３２に「０」を設定する。
【００８３】
次いで、プロセッサＢは、ステップＳ２１７で取得したフレーム番号（現在転送中のフレーム番号）を元に、ＤＭＡ転送切り換えフレーム番号レジスタ１２６を設定する（Ｓ２１９）。
【００８４】
そして、プロセッサＢは、特殊再生の解除に関する処理の完了を通知するレスポンス信号ＲＥＳをプロセッサＡに出力する（Ｓ２０８）。上述したように、プロセッサＡは、レスポンス信号ＲＥＳを受信すると、プロセッサＢの電源をＯＦＦ状態にする（図２におけるＳ１０７）。
【００８５】
ここで、具体例を用いて、通常再生から早送りに切り換える場合について、メモリ１０２、フレーム情報テーブル１４０の内容、ＤＭＡ転送部１１０内のレジスタの内容の遷移を説明する。
【００８６】
＜通常再生時＞
前述したように、この場合、プロセッサＢは、プロセッサＡからの要求指示信号ＲＥＱによりデコードを開始し、図３におけるステップＳ２０１〜Ｓ２０８までの処理をする。図４〜図９は、この場合において、プロセッサＢの処理に伴って、メモリ１０２に格納されたデコード後データ、フレーム情報テーブル１４０、ＤＭＡ転送部１１０内のレジスタの内容の遷移を示す。なお、図４以降の各図面における「０ｘ」は、１６進数であることを示し、ステップ番号は、図３における当該ステップを意味する。
【００８７】
図４に示すように、プロセッサＢは、まず、フレームＤ１をデコードしてそのデコード後データをメモリ１０２の「０ｘ１０００００００」番地に書き込む（Ｓ２０３）と共に、当該番地のアドレス（フレームＤ１の先頭アドレス）「０ｘ１０００００００」をフレーム情報テーブル１４０のＦ１行目に格納する（Ｓ２０４）。このとき、メモリ１０２がまだ空容量があるため、プロセッサＢは、次のフレーム（フレームＤ２）のデコードを行う。
【００８８】
図５は、フレームＤ１の次のフレーム（フレームＤ２）についてプロセッサＢがデコードした後のメモリ１０２とフレーム情報テーブル１４０の内容を示す。プロセッサＢは、フレームＤ２をデコードしてそのデコード後データをメモリ１０２の「０ｘ１０００１０００」番地に書き込む（Ｓ２０３）と共に、当該番地のアドレス「０ｘ１０００１０００」をフレーム情報テーブル１４０のＦ２行目に格納する（Ｓ２０４）。以降、このような処理を繰り返す（Ｓ２０２：Ｙｅｓ、Ｓ２０３〜）。
【００８９】
図６は、プロセッサＢがフレームＤｎをデコードした後のメモリ１０２とフレーム情報テーブル１４０の内容を示す。なお、この例では、フレームＤｎのデコード後データを格納すると、メモリ１０２が一杯になっている。
【００９０】
図示のように、プロセッサＢは、フレームＤｎのデコード後データをメモリ１０２の「０ｘ１０１０００００」番地に書き込む（Ｓ２０３）と共に、当該番地のアドレス「０ｘ１０１０００００」をフレーム情報テーブル１４０のＦｎ行目に格納する（Ｓ２０４）と共に、ＥＯＳ情報として、「フレームＤｎの終端アドレス＋１（０ｘ１０１０１０００）」を、フレーム情報テーブル１４０のＦｎ行目の次の行であるＥＯＳ行目に格納する（Ｓ２０６）。
【００９１】
そして、プロセッサＢは、ＤＭＡ転送部１１０にＤＭＡ転送を開始させるために、ＤＭＡ転送部１１０に対して設定を行う（Ｓ２０７）。具体的には、プロセッサＢは、ＤＭＡ転送フレーム情報設定レジスタ１２０にフレーム情報テーブル１４０の先頭であるＦ１行目を設定し、ＤＭＡ転送中アドレスレジスタ１１２にメモリ１０２の先頭アドレスである「０ｘ１０００００００」番地を設定し、ＤＭＡ転送サイズレジスタ１１６にフレーム情報テーブル１４０のＥＯＳ行目に格納された値とＦ１行目に格納された値の差分を算出してＤＭＡ転送サイズを設定する。これにて、ＤＭＡ転送部１１０によるＤＭＡ転送が開始される。
【００９２】
図７は、ＤＭＡ転送開始直後の メモリ１０２の内容と、ＤＭＡ転送部１１０内の各レジスタの態様を示す。図示のように、このとき、ＤＭＡ転送中アドレスレジスタ１１２はメモリ１０２の先頭であるフレームＤ１のデコード後データの先頭を指しており、ＤＭＡ転送フレーム情報参照レジスタ１２２はフレーム情報テーブル１４０の先頭（Ｆ１行目）を指している。また、ＤＭＡ転送サイズレジスタ１１６にはメモリ１０２に格納したデコード後データの合計サイズ、すなわちフレーム情報テーブル１４０のＥＯＳ行目に格納された値とＦ１行目に格納された値の差分が保持されており、ＤＭＡ転送中フレーム番号レジスタ１１８にはメモリ１０２の１番目に格納されたフレーム（フレームＤ１）のデコード後データを転送中であることを示す１が保持されている。
【００９３】
図８は、（ｎ−１）番目までのフレームのＤＭＡ転送が完了した時（即ちフレームＤｎのＤＭＡ転送が開始する時）のメモリ１０２の内容と、ＤＭＡ転送部１１０内の各レジスタの態様を示す。図示のように、このとき、ＤＭＡ転送中アドレスレジスタ１１２はフレームＤｎのデコード後データの先頭を指しており、ＤＭＡ転送フレーム情報参照レジスタ１２２はフレーム情報テーブル１４０のＦｎ行目を指している。また、ＤＭＡ転送サイズレジスタ１１６にはＤＭＡ転送残量、すなわちフレーム情報テーブル１４０のＥＯＳ行目に格納された値とＦｎ行目に格納された値の差分が保持されており、ＤＭＡ転送中フレーム番号レジスタ１１８にはメモリ１０２のｎ番目に格納されたフレーム（フレームＤｎ）のデコード後データを転送中であることを示すｎが保持されている。
【００９４】
図９は、今回のＤＭＡ転送完了時、すなわちフレームＤｎの転送が完了した時のメモリ１０２の内容と、ＤＭＡ転送部１１０内の各レジスタの態様を示す。図示のように、このとき、ＤＭＡ転送中アドレスレジスタ１１２はメモリ１０２の終端を指しており、ＤＭＡ転送フレーム情報参照レジスタ１２２はフレーム情報テーブル１４０のＥＯＳ行目を指している。また、ＤＭＡ転送が完了したため、ＤＭＡ転送サイズレジスタ１１６とＤＭＡフレーム番号レジスタ１１８は「０」に初期化されている。
【００９５】
通常再生が続く限り、図４〜図９を用いて説明した処理が繰り返される。ここで、通常再生の途中で早送りを要求する要求指示信号ＲＥＱを受信した場合を説明する。例として、早送りの要求指示信号ＲＥＱの受信直前の通常再生中において、メモリ１０２、フレーム情報テーブル１４０、ＤＭＡ転送部１１０内のレジスタの内容は、図１０に示すようになっているとする。
【００９６】
図１０に示す例において、このとき、メモリ１０２において、フレームＤ１〜フレームＤ４０のデコード後データが格納されており、これらのデータのＤＭＡ転送がなされている。
【００９７】
また、ＤＭＡ転送中のデコード後データがメモリ１０２に３番目に格納されたフレームＤ３のデコード後データであるため、ＤＭＡ転送中アドレスレジスタ１１２は、フレームＤ３を指している。そのため、ＤＭＡ転送中フレーム番号レジスタ１１８には、メモリ１０２に格納されている３番目のデコード後データを転送中であることを示す「３」が保持される。同様に、ＤＭＡ転送フレーム情報参照レジスタ１２２は、フレーム情報テーブル１４０のＦ３行目を指している。なお、フレームＤ３について、既に転送された量は、αである。
【００９８】
また、ＤＭＡ転送サイズレジスタ１１６には、ＤＭＡ転送残量が格納されている。図示のように、このときのＤＭＡ転送残量は、フレーム情報テーブル１４０のＥＯＳ行目に格納された値から、フレーム情報テーブル１４０のＦ３行目に格納された値と、フレームＤ３のデコード後データの既にＤＭＡ転送が完了した量αとを減算した値「Δ（ＥＯＳ−Ｆ３）−α」である。
【００９９】
ＤＭＡ転送部１１０における他のレジスタは、通常再生時の設定になっている。図示のように、ＤＭＡ転送切り換えフレーム番号レジスタ１２６は「０」に、ＤＭＡ転送方向レジスタ１２８は「順方向」に、ＤＭＡ連続転送フレーム数レジスタ１３０は「０」に、ＤＭＡ転送スキップフレーム数レジスタ１３２は「０」になっている。
【０１００】
図１１は、図１０に示す状態のときにプロセッサＡがプロセッサＢに早送り再生を要求する（１フレーム再生、１フレーム破棄）要求指示信号ＲＥＱを送信した場合（図２におけるステップＳ１０３、図３におけるステップＳ２００：要因Ｂ２）におけるプロセッサＢ及びＤＭＡ転送部１１０の動作を説明するための図である。
【０１０１】
このとき、まず、プロセッサＢは、ＤＭＡ転送中フレーム番号レジスタ１１８を参照し、メモリ１０２に３番目に格納されているフレームＤ３が転送中であることを認識する（図３におけるステップＳ２０９）。
【０１０２】
そして、プロセッサＢは、ＤＭＡ転送方向レジスタ１２８、ＤＭＡ連続転送フレーム数レジスタ１３０、ＤＭＡ転送スキップフレーム数レジスタ１３２を設定する（図３におけるステップＳ２１０）。具体的には、図１１に示すように、ＤＭＡ転送方向レジスタ１２８に「順方向」を、ＤＭＡ連続転送フレーム数レジスタ１３０に「１フレーム再生」を示す「１」を、ＤＭＡ転送スキップフレーム数レジスタ１３２に「１フレーム破棄」を示す「１」を設定する。なお、通常再生時においてもＤＭＡ転送方向レジスタ１２８の設定が「順方向」になっているため、プロセッサＢは、ここでは、ＤＭＡ転送方向レジスタ１２８の設定を維持する。
【０１０３】
さらに、プロセッサＢは、図３におけるステップＳ２０９で認識したフレーム番号（３番目）に基づいて、早送り再生に切り換わるフレーム番号である「４」をＤＭＡ転送切り換えフレーム番号レジスタ１２６に設定する（図３におけるステップＳ２１１）。
【０１０４】
ＤＭＡ転送部１１０は、ＤＭＡ転送切り換えフレーム番号レジスタ１２６に設定されたフレーム番号に対応するフレーム（ここではフレームＤ４）のＤＭＡ転送が完了すると、早送りのためのＤＭＡ転送に切り換わる。図１２を参照して説明する。
【０１０５】
フレームＤ４のＤＭＡ転送が完了すると、ＤＭＡ転送中アドレスレジスタ１１２は、フレームＤ４の終端アドレスに到達する。引き続き通常再生の場合、この後、ＤＭＡ転送中フレーム番号レジスタ１１８はフレームＤ５に対応する「５」を指し、ＤＭＡ転送フレーム情報参照レジスタ１２２はフレーム情報テーブル１４０のＦ５行目を指すようになる。
【０１０６】
しかし、ＤＭＡ転送切り換えフレーム番号レジスタ１２６に「４」が格納されており、ＤＭＡ転送方向レジスタ１２８に「順方向」が格納されており、ＤＭＡ転送スキップフレーム数レジスタ１３２には「１」が夫々格納されている。そのため、図１２に示すように、ＤＭＡ転送中アドレスレジスタ１１２、ＤＭＡ転送中フレーム番号レジスタ１１８、ＤＭＡ転送フレーム情報参照レジスタ１２２は、順方向に次の１フレーム（ここではフレームＤ５）の分をスキップして、夫々、フレームＤ６の先頭アドレス、「６」、フレーム情報テーブル１４０のＦ６行目に切り換わる。
【０１０７】
図１３は、早送り再生中におけるＤＭＡ転送部１１０内の各レジスタの状態の例を示す。この例は、図１２の状態から、フレームＤ５をスキップしてフレームＤ６のＤＭＡ転送が行われた後の状態である。ＤＭＡ連続転送フレーム数レジスタ１３０の値が「１」であるため、当該１フレーム（フレームＤ６）のＤＭＡ転送が完了すると、ＤＭＡ転送中アドレスレジスタ１１２は、再びＤＭＡ転送方向レジスタ１２８が示す順方向に、ＤＭＡ転送スキップフレーム数レジスタ１３２に格納された「１」に従って１つのフレーム（フレームＤ７）をスキップして、フレームＤ８の先頭アドレスを指すようになる。同様に、ＤＭＡ転送フレーム情報参照レジスタ１２２も、フレーム情報テーブル１４０のＦ８行目を指し、ＤＭＡ転送中フレーム番号レジスタ１１８は、フレームＤ８の番号を示す「８」の値になる。
【０１０８】
以上、通常再生から早送り再生に切り換わる場合について詳細に説明した。通常再生から早戻し再生に切り換わる場合については、ＤＭＡ転送方向レジスタ１２８の設定が「逆方向」になる点を除き、プロセッサＢ及びＤＭＡ転送部１１０による処理の流れが通常再生から早送り再生に切り換わる場合と同様であるので、ここで詳細な説明を省略する。
【０１０９】
また、特殊再生（早送り再生または早戻し再生）を解除して通常再生に戻る場合には、各レジスタの設定を通常再生時の値に戻すようにすればよい。
【０１１０】
このように、本実施の形態のオーディオ再生装置１００は、通常再生中に特殊再生が指示されたときに、特殊再生の種類（早送り再生か早戻し再生か、倍率など）に応じ方向と連続フレーム数とスキップフレーム数で、メモリ１０２に格納されたデコード後データに対して、スキップフレーム数の分のフレームのデコード後データのスキップと、連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行う。こうすることにより、既にメモリ１０２に格納されている通常再生用のデコード後データを特殊再生に利用することができ、オーディオ再生装置の消費電力を抑制すると共に、通常再生と特殊再生を効率良く切り換えることができる。
【０１１１】
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した実施の形態に対してさまざまな変更、増減を行ってもよい。これらの変更、増減が行われた変形例も本発明の範囲にあることは当業者に理解されるところである。
【０１１２】
例えば、分かりやすいように、本実施の形態のオーディオ再生装置に対して、ＤＭＡ転送予約機能の説明をしていないが、本発明にかかる技術は、ＤＭＡ転送予約を備えたオーディオ再生装置にも適用することができる。この場合、プロセッサＢが、ＤＭＡ転送１回分のデコード後データをメモリ１０２に格納した際に、ＤＭＡ転送部１１０がＤＭＡ転送中であれば、ＤＭＡ転送を予約するようにすればよい。また、ＤＭＡ転送部１１０は、現在のＤＭＡ転送が完了したときに、ＤＭＡ転送が予約されていれば、予約されたＤＭＡ転送をする。
【符号の説明】
【０１１３】
１ プロセッサ
２ プロセッサ
３ メモリ
４ ＤＭＡ転送部
５ ＰＣＭ
６ ＤＡコンバータ（ＤＡＣ）
７ 割り込み方向切り換えスイッチ
８ ＤＭＡ転送中アドレスレジスタ
９ ＤＭＡ転送停止アドレスレジスタ
１０ 割り込み信号
１１ 割り込み信号
１２ 割り込み信号切り換え制御信号
１３ プロセッサ１の要求
１４ プロセッサ２のレスポンス
５１ ＤＭＡ転送中データ
５２ ＤＭＡ転送予約データ
５３ 早送りデータ
５４ ＤＭＡ停止期間
１００ オーディオ再生装置
Ａ プロセッサ
Ｂ プロセッサ
１０２ メモリ
１０４ ＰＣＭ
１０６ ＤＡＣ
１０８ 切り換えスイッチ
１１０ ＤＭＡ転送部
１１２ ＤＭＡ転送中アドレスレジスタ
１１４ ＤＭＡ転送停止アドレスレジスタ
１１６ ＤＭＡ転送サイズレジスタ
１１８ ＤＭＡ転送中フレーム番号レジスタ
１２０ ＤＭＡ転送フレーム情報設定レジスタ
１２２ ＤＭＡ転送フレーム情報参照レジスタ
１２４ フェード対象設定レジスタ
１２６ ＤＭＡ転送切り換えフレーム番号レジスタ
１２８ ＤＭＡ転送方向レジスタ
１３０ ＤＭＡ連続転送フレーム数レジスタ
１３２ ＤＭＡ転送スキップフレーム数レジスタ
１４０ フレーム情報テーブル
ＣＴＲ 制御信号
ＩＮＳ 指示信号
ＲＥＱ 要求指示信号
ＲＥＳ レスポンス信号
Ｓ ＤＭＡ転送完了割り込み信号
ＳＡ ＤＭＡ転送完了割り込み信号
ＳＢ ＤＭＡ転送完了割り込み信号
【特許請求の範囲】
【請求項１】
第１のプロセッサと、
前記第１のプロセッサにより電源のオン・オフが制御され、圧縮された音声データをデコードする第２のプロセッサと、
前記第２のプロセッサによりデコードされたデコード後データを格納するメモリと、
通常再生時において、前記メモリに格納されたデコード後データを格納順に転送する転送部とを備え、
前記ＤＭＡ転送部は、
通常再生時のＤＭＡ転送中に、通常再生と異なる特殊再生が要求されたときに、
前記特殊再生の種類に応じた方向と連続フレーム数とスキップフレーム数で、前記メモリに格納されたデコード後データに対して、前記スキップフレーム数の分のフレームのデコード後データのスキップと、前記連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行うことを特徴とするオーディオ再生装置。
【請求項２】
前記メモリに格納された各フレームの番号と、該フレームの先頭アドレスとを対応付けて格納するフレーム情報テーブルをさらに備え、
前記ＤＭＡ転送部は、
現在転送中のデコード後データの前記メモリにおけるアドレスを格納するＤＭＡ転送中アドレスレジスタと、
前記ＤＭＡ転送中アドレスレジスタと前記フレーム情報テーブルとを参照して、現在転送中のフレームの番号を取得して格納するＤＭＡ転送中フレーム番号レジスタとをさらに有し、
前記ＤＭＡ転送中フレーム番号レジスタと、前記フレーム情報テーブルとを参照して通常再生のための転送から前記特殊再生転送に切り換えることを特徴とする請求項１に記載のオーディオ再生装置。
【請求項３】
通常再生のための転送と前記特殊再生転送の切り換えが行われるフレームの番号を設定するためのＤＭＡ転送切り換えフレーム番号レジスタをさらに有し、
前記第２のプロセッサは、前記切り換えのときに、前記ＤＭＡ転送中フレーム番号レジスタに格納されたフレームの番号を元に、前記ＤＭＡ転送切り換えフレーム番号レジスタを設定し、
前記ＤＭＡ転送部は、前記ＤＭＡ転送切り換えフレーム番号レジスタに設定された番号に対応するフレームのデコード後データの転送完了時から前記通常再生のための転送と前記特殊再生転送の切換えを行うことを特徴とする請求項２に記載のオーディオ再生装置。
【請求項４】
前記方向と、前記連続フレーム数と、前記スキップフレーム数を夫々設定するためのＤＭＡ転送方向レジスタと、ＤＭＡ連続転送フレーム数レジスタと、ＤＭＡ転送スキップフレーム数レジスタをさらに備え、
前記ＤＭＡ転送部は、前記ＤＭＡ転送方向レジスタと、前記ＤＭＡ連続転送フレーム数レジスタと、前記ＤＭＡ転送スキップフレーム数レジスタとに基づいて前記特殊再生転送を行うことを特徴とする請求項１〜３のいずれか１項に記載のオーディオ再生装置。
【請求項５】
第１のプロセッサで電源のオン・オフが制御される第２のプロセッサにより、圧縮された音声データをデコードし、
デコードされたデコード後データをメモリに格納し、
通常再生時において前記メモリに格納されたデコード後データを格納順にＤＭＡ転送し、
通常再生時のＤＭＡ転送中に、通常再生と異なる特殊再生が要求されたときに、前記特殊再生の種類に応じた方向と連続フレーム数とスキップフレーム数で、前記メモリに格納されたデコード後データに対して、前記スキップフレーム数の分のフレームのデコード後データのスキップと、前記連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行うことを特徴とするオーディオ再生方法。
【請求項１】
第１のプロセッサと、
前記第１のプロセッサにより電源のオン・オフが制御され、圧縮された音声データをデコードする第２のプロセッサと、
前記第２のプロセッサによりデコードされたデコード後データを格納するメモリと、
通常再生時において、前記メモリに格納されたデコード後データを格納順に転送する転送部とを備え、
前記ＤＭＡ転送部は、
通常再生時のＤＭＡ転送中に、通常再生と異なる特殊再生が要求されたときに、
前記特殊再生の種類に応じた方向と連続フレーム数とスキップフレーム数で、前記メモリに格納されたデコード後データに対して、前記スキップフレーム数の分のフレームのデコード後データのスキップと、前記連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行うことを特徴とするオーディオ再生装置。
【請求項２】
前記メモリに格納された各フレームの番号と、該フレームの先頭アドレスとを対応付けて格納するフレーム情報テーブルをさらに備え、
前記ＤＭＡ転送部は、
現在転送中のデコード後データの前記メモリにおけるアドレスを格納するＤＭＡ転送中アドレスレジスタと、
前記ＤＭＡ転送中アドレスレジスタと前記フレーム情報テーブルとを参照して、現在転送中のフレームの番号を取得して格納するＤＭＡ転送中フレーム番号レジスタとをさらに有し、
前記ＤＭＡ転送中フレーム番号レジスタと、前記フレーム情報テーブルとを参照して通常再生のための転送から前記特殊再生転送に切り換えることを特徴とする請求項１に記載のオーディオ再生装置。
【請求項３】
通常再生のための転送と前記特殊再生転送の切り換えが行われるフレームの番号を設定するためのＤＭＡ転送切り換えフレーム番号レジスタをさらに有し、
前記第２のプロセッサは、前記切り換えのときに、前記ＤＭＡ転送中フレーム番号レジスタに格納されたフレームの番号を元に、前記ＤＭＡ転送切り換えフレーム番号レジスタを設定し、
前記ＤＭＡ転送部は、前記ＤＭＡ転送切り換えフレーム番号レジスタに設定された番号に対応するフレームのデコード後データの転送完了時から前記通常再生のための転送と前記特殊再生転送の切換えを行うことを特徴とする請求項２に記載のオーディオ再生装置。
【請求項４】
前記方向と、前記連続フレーム数と、前記スキップフレーム数を夫々設定するためのＤＭＡ転送方向レジスタと、ＤＭＡ連続転送フレーム数レジスタと、ＤＭＡ転送スキップフレーム数レジスタをさらに備え、
前記ＤＭＡ転送部は、前記ＤＭＡ転送方向レジスタと、前記ＤＭＡ連続転送フレーム数レジスタと、前記ＤＭＡ転送スキップフレーム数レジスタとに基づいて前記特殊再生転送を行うことを特徴とする請求項１〜３のいずれか１項に記載のオーディオ再生装置。
【請求項５】
第１のプロセッサで電源のオン・オフが制御される第２のプロセッサにより、圧縮された音声データをデコードし、
デコードされたデコード後データをメモリに格納し、
通常再生時において前記メモリに格納されたデコード後データを格納順にＤＭＡ転送し、
通常再生時のＤＭＡ転送中に、通常再生と異なる特殊再生が要求されたときに、前記特殊再生の種類に応じた方向と連続フレーム数とスキップフレーム数で、前記メモリに格納されたデコード後データに対して、前記スキップフレーム数の分のフレームのデコード後データのスキップと、前記連続フレーム数の分のフレームのデコード後データの連続転送とを交互にする特殊再生転送を行うことを特徴とするオーディオ再生方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１３−３６９２（Ｐ２０１３−３６９２Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３１８２７（Ｐ２０１１−１３１８２７）
【出願日】平成２３年６月１４日（２０１１．６．１４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＩＮＳ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１４日（２０１１．６．１４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＩＮＳ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]