カラー液晶表示素子
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はカラー液晶表示素子に係り、特に、いわゆる横電界方式と称されるカラー液晶表示素子に関する。
【０００２】
【従来の技術】いわゆる横電界方式と称されるカラー液晶表示素子は、液晶層を介して互いに対向して配置される透明基板の液晶層側の単位画素に相当する領域に表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層の光透過率を変化させるようにしたものである。
【０００３】このようなカラー液晶表示素子は、その表示面に対して大きな角度視野から観察しても鮮明な映像を認識でき、いわゆる広角度視野に優れたものとして知られるに至った。
【０００４】そして、いわゆるアクティブ・マトリックス方式を採用したものにあっては、それぞれの単位画素にスイッチング素子が設けられており、行方向に配列された単位画素群に共通な基準信号線を介して一定電圧もしくは交流電圧が印加される前記基準電極に対して、やはり行方向に配列された単位画素群に共通な走査信号線からの走査信号の供給によってオンされる前記スイッチング素子を介して列方向に配列された単位画素群に共通な映像信号線からの映像信号を前記表示用電極に供給している。
【０００５】この場合、走査信号線、映像信号線、および基準信号線はそのいずれにおいてもほぼ直線状に形成され、かつ、行方向（走査信号線の延在方向）に配列された単位画素群の隣接する３個の単位画素に三原色のそれぞれの色を担当させていたものであった。
【０００６】すなわち、行方向に順次隣接された３個の単位画素をカラー表示の一画素として担当させるようにしていたものであった。
【０００７】
【発明が解決しようとする課題】しかしながら、このように構成されたカラー液晶表示素子は、いわゆるスメア（smear）が生じ易いことが確認された。
【０００８】それ故、この原因を究明した結果、次のようなことが判明するに至った。
【０００９】すなわち、上述したように、映像信号（電圧）が供給される表示用電極は基準電極に対して該映像信号に対応する電界を生じせしめるのが理想であるが、これら電極に近接して配置される映像信号線によっても前記基準電極に対して不要な電界を生じせしめる構造となっている。このような現象によって発生するスメアは縦スメアと称され、並設される映像信号線のそれらの間隔が狭まるほど顕著になることが判明した。
【００１０】また、行方向に延在する各基準信号線は、列方向に延在する極めて多くの映像信号線と層間絶縁膜を介して交差する構成となっており、この交差部において生じる容量と基準信号線自体の抵抗とによって、該基準信号線の電圧供給端から延在方向に沿って該電圧の波形のなまりが大きくなり、いわゆる横スメアの原因となっていた。
【００１１】本発明は、このような事情に基づいてなされたものであり、その目的は、スメアの発生を大幅に防止できたカラー液晶表示素子を提供することにある。
【００１２】
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】すなわち、液晶層を介して互いに対向して配置される透明基板の液晶層側の単位画素に相当する領域に表示用電極と基準電極とが備えられ、行方向に配列された単位画素群に共通な走査信号線からの走査信号の供給によってオンされるスイッチング素子を介して列方向に配列された単位画素群に共通な映像信号線からの映像信号が供給される前記表示用電極と、行方向に配列された単位画素群に共通な基準信号線を介して一定電圧が印加される前記基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層の光透過率を変化させるカラー液晶表示素子において、行方向に配列された単位画素群は同方向に配列されて隣接する単位画素群に対して該単位画素の１／２ピッチ分ずれて配置されているとともに、互いに隣接する行方向に配列された単位画素群にまたがって選択される３個の単位画素に三原色のそれぞれの色を担当させていることを特徴とするものである。
【００１４】
【作用】このように構成されたカラー液晶表示素子は、上述したような構成としているため、３個の単位画素をカラー用の一画素として、行方向に定められた数のカラー用画素を配置させた場合それらの単位画素の数を少なくでき、結果として隣接配置される映像信号線の間隔を大きくとることができるようになる。
【００１５】このことは、映像信号線は、この映像信号線によって駆動される単位画素内の各基準電極との間の距離を大きくできることから、該映像信号線による電界、すなわちスメア（縦スメア）の原因となる電界の発生を抑制できることになる。
【００１６】また、映像信号線の減少によって、行方向に延在する基準信号線は該映像信号線との交差部において生じる容量が減少するようになる。このため、この基準信号線の電圧供給端から延在方向に沿って該電圧の波形のなまりが小さくなって、スメア（横スメア）の発生を抑制できることになる。
【００１７】したがって、スメアの発生を大幅に防止できるカラー液晶表示素子を得ることができるようになる。
【００１８】
【実施例】以下、本発明による液晶表示素子の実施例について図面を用いて説明する。
【００１９】まず、本発明の対象となるいわゆる横電界方式の液晶表示素子の概略について説明する。
【００２０】図２に示すように、液晶表示素子１があり、この液晶表示素子１の液晶を介して互いに対向配置される透明基板のうち一方の透明基板１Ａの液晶側の面に、そのｘ方向（行方向）に延在しｙ方向（列方向）に並設される走査信号線２が形成され、この走査信号線２と絶縁されてｙ方向に延在しｘ方向に並設される映像信号線３が形成されている。
【００２１】なお、この映像信号線３は同図において直線状に描かれているが、後述する実施例によっては蛇行するような形状で形成されたものとなっている。
【００２２】これら走査信号線２および映像信号線３によって囲まれる矩形状の各領域において単位画素が形成される領域となり、これら各単位画素がマトリックス状に配置された表示面を構成するようになっている。
【００２３】これら各単位画素の詳細な構成については後に説明するが、いわゆる横電界方式においてはｘ方向に並設されるそれぞれの画素群に共通な基準信号線４が設けられており、これら各基準信号線４にはそれぞれ交流電圧が印加されるようになっている。
【００２４】なお、基準信号線４は、走査信号線２が設けられた透明基板１Ａと対向する他の透明基板１Ｂの液晶側の面に設けられていてもよい。
【００２５】液晶表示素子１には、その外部回路として垂直走査回路５および映像信号駆動回路６が備えられ、該垂直走査回路５によって前記走査信号線２のそれぞれに順次走査信号（電圧）が供給され、そのタイミングに合わせて映像信号駆動回路６は映像信号線３に映像信号（電圧）を供給するようになっている。
【００２６】また、走査信号線２には、該走査信号線２の非選択期間には基準信号線４と同一振幅の交流電圧が印加されるようになっている。
【００２７】なお、垂直走査回路５および映像信号駆動回路６は、液晶駆動電源回路７から電源が供給されているとともに、ＣＰＵ８からの画像情報がコントローラ９によってそれぞれ表示データおよび制御信号に分けられて入力されるようになっている。
【００２８】また、前記基準信号線４に印加される電圧も液晶駆動電源回路７から供給されるようになっている。
【００２９】以下、このように構成される液晶表示素子１における各単位画素の実施例を以下説明する。
【００３０】実施例１．図１は、透明基板１Ａの各単位画素における構成を示した平面図である。また、同図のIII−III線における断面図を図３に、IV−IV線における断面図を図４に、V−V線における断面図を図５に示している。
【００３１】図１に示すように、まず、透明基板１Ａの主表面に、そのｘ方向に直線状に延在する基準信号線４と走査信号線２とが形成されている。これら基準信号線４と走査信号線２は交互にかつ平行に配置され、たとえば一つの基準信号線４に対して−ｙ方向側（図面下側）に位置づけられる走査信号線２との間隔は大きくなっているとともに、＋ｙ方向側（図面上側）に位置づけられる走査信号線２との間隔は小さくなっている。
【００３２】そして、これら走査信号線２と基準信号線４をも被ってほぼ全域にわたって絶縁膜１８（図３参照）が形成され、この絶縁膜１８上にはｙ方向に延在する映像信号線３が形成されている。すなわち、この場合の絶縁膜１８は走査信号線２と基準信号線４の映像信号線３に対するいわゆる層間絶縁膜として機能するようになっている。
【００３３】ここで、この映像信号線３は隣接する他の映像信号線３と同間隔で配置されているが、それぞれの映像信号線３は、基準信号線４と平行にｘ方向に延在した後、−ｙ方向に延在して基準信号線４および走査信号線２と順次交差し、さらに、該走査信号線２と平行に−ｘ方向に延在し、再び、−ｙ方向に延在して基準信号線４および走査信号線２と順次交差するというように蛇行しながら延在されたものとなっている。
【００３４】このため、大きな間隔で離間された基準信号線４と走査信号線２、および互いに隣接する各映像信号線３とで囲まれる領域を実質的な単位画素の領域とした場合に、ｘ方向に配列された単位画素群は同方向に配列されて隣接する単位画素群に対して該単位画素の１／２ピッチ分ずれて配置されることになる。
【００３５】そして、このような各単位画素の領域において、その走査信号線２の一部には薄膜トランジスタＴＦＴ（図中点線丸で囲まれた部分）が形成されている。この薄膜トランジスタＴＦＴはその下層の走査信号線２に走査信号が供給された際にオン状態となるＭＩＳ型のトランジスタで構成され、前記走査信号線２の一部がゲート電極として、また絶縁膜１８がゲート絶縁膜として機能するものである。
【００３６】薄膜トランジスタＴＦＴのドレイン電極３Ａは−ｘ方向側（図中左側）に位置づけられる映像信号線３と一体に形成され、また、そのソース電極１０Ａは表示用電極１０と一体に形成されている。
【００３７】この表示用電極１０は、該ソース電極１０Ａ側から＋ｙ方向に延在した後に、絶縁膜１８を介した基準信号線４上を＋ｘ方向に延在し、さらに−ｙ方向に延在するコ字形状をなしている。
【００３８】そして、このようにｙ方向に沿って形成される表示用電極１０のそれぞれを間にしてやはりｙ方向に沿って基準電極１１が形成されており、この基準電極１１は絶縁膜１８の下層において基準信号線４と一体になって形成されている。
【００３９】なお、コ字状に形成されている前記表示用電極１０は、そのｘ方向に延在された部分において絶縁膜１８（誘電体膜として機能する）を介した基準信号線４との間に蓄積容量Ｃｓｔｇ（図中点線楕円内に示している）を構成しており、この蓄積容量Ｃｓｔｇによって、前記薄膜トランジスタＴＦＴがオフした際に表示用電極１０に映像信号を蓄積させるようになっている。
【００４０】なお、このように構成された透明基板１Ａの表面には、たとえばシリコン窒化膜等からなる保護膜１２が形成され、さらにこの保護膜の表面にはポリイミドからなる配向膜１３が形成されている（図３参照）。
【００４１】このように構成された各単位画素において、その走査信号線２に走査信号が供給されることによって対応する薄膜トランジスタＴＦＴがオンし、映像信号線３からの映像信号は該薄膜トランジスタＴＦＴのドレイン電極３Ａおよびソース電極１０Ａを介して表示電極１０に供給されるようになる。
【００４２】一方、この表示電極１０に対向して配置されている基準電極１１には交流電圧が印加されていることから、これの各電極との間には透明基板１Ａの主表面と平行な電界が発生し、それらの間に配置されている液晶の光透過率を変化させることになる。
【００４３】図３は、図１のIII−III線における断面図であり、液晶ＬＣにおける前記電界Ｅの発生状態を示している。なお、図３においては、液晶ＬＣを介して他方の透明基板１Ｂをも組み立てた断面図を示しており、この透明基板１Ｂの液晶側の面の単位画素領域にはカラーフィルタ１４が形成され、このカラーフィルタ１４はその周辺部において該単位画素領域を囲むようにして形成されるブラックマトリックス１５の一部を覆うようにして形成されている。また、カラーフィルタ１４およびブラックマトリックス１５を被って保護膜１６が形成され、さらに、この保護膜１６の表面にはポリイミドからなる配向膜１７が形成されている。
【００４４】ここで、各透明基板１Ａ、１Ｂのギャップは４．１μｍで、その間に介在される液晶ＬＣは、その誘電率異方性Δεが正の７，３（１ｋＨｚ）で、屈折率異方性Δｎが０．０７３（５８９ｎｍ、２０℃）のネマチック型を用いている。また、図６は、表示用電極１０と基準電極１１との間に生じる電界Ｅの方向に対して配向膜１３、１７のラビング方向Ｄを示したもので、それらの間の角度Φを８５°としている。さらに、図３に示すように、各透明基板１Ａ、１Ｂのそれぞれには偏光膜２１、２２が液晶ＬＣと反対側の面に形成されているが、その一方における偏光透過軸の方向は前記配向膜のラビング方向の角度Φと同じで、また他方の偏光透過軸おいてはそれと直交するようになっている。
【００４５】図４は、図１のIV−IV線における断面図を示している。走査信号線２の一部をゲート電極とする薄膜トランジスタＴＦＴの断面図であり、絶縁膜１８を介した走査信号線２の一部にアモルファスＳｉからなる半導体層１９が形成され、この半導体層１９面に互いに離間されてドレイン電極３Ａおよびソース電極１０Ａが形成されている。
【００４６】この場合、ドレイン電極３Ａは映像信号線３と一体に、ソース電極１０Ａは表示用電極１０と一体に形成されていることは上述した通りである。
【００４７】図５は、図１のV−V線における断面図を示している。表示用電極１０と基準信号線４との間に絶縁膜１８を誘電体膜とする蓄積容量Ｃｓｔｇの断面図である。
【００４８】図７は、上述した透明基板１Ａにおける各単位画素において、それぞれに液晶ＬＣを介して透明基板１Ｂ側に形成されるカラーフィルタ１４の色を示した説明図である。
【００４９】同図において、たとえば赤色（Ｒ）のカラーフィルタを備える単位画素は、その単位画素を含むｘ方向の単位画素群に隣接する（図中上側あるいは下側）の単位画素群における近接する２つの単位画素であって緑色（Ｇ）および青色（Ｂ）のカラーフィルタを備えるそれぞれの単位画素とともに、カラー用の一画素を構成するようになっている。すなわち、互いに隣接するｘ方向に配列された単位画素群にまたがって選択される３個の単位画素に三原色のそれぞれの色を担当させているようになっている。
【００５０】以上示した実施例による液晶表示素子によれば、３個の単位画素をカラー用の一画素として、行方向に定められた数のカラー用画素を配置させた場合それらの単位画素の数を少なくでき、結果として隣接配置される映像信号線の間隔を大きくとることができるようになる。
【００５１】このことは、映像信号線３は、この映像信号線３によって駆動される単位画素内の基準電極１１の間の距離を大きくできることから、該映像信号線３による電界、すなわちスメア（縦スメア）の原因となる電界の発生を抑制できることになる。
【００５２】また、映像信号線３の本数の減少によって、行方向に延在する基準信号線４は該映像信号線３との層間絶縁膜を介した交差部において生じる容量が減少するようになる。このため、この基準信号線の電圧供給端から延在方向に沿って該電圧の波形のなまりが小さくなって、スメア（横スメア）の発生を抑制できることになる。
【００５３】したがって、スメアの発生を大幅に防止できるカラー液晶表示素子を得ることができるようになる。
【００５４】実施例２．図８は図１に対応した図であり、図１と同符号の部材はそれと同機能を有している。
【００５５】図１と異なる構成は、映像信号線３と薄膜トランジスタＴＦＴを介して接続されるｙ方向に配列される単位画素は、該映像信号線３に対してそれぞれの側に交互に配置されていることにある。
【００５６】このような構成にすることによって、図１の構成が、一つの映像信号線に対して異なる色の映像信号を供給しなければならないのに対して、常時、同じ色の映像信号を供給できるようになる。
【００５７】これにより、コントローラ９の構成を簡単化できるため、実施例１の効果に加え、部材コストを低減できる効果を奏する。
【００５８】なお、この場合においても、図８と対応する図９に示すように、ｘ方向に並設される単位画素群と同方向に並設されて隣接する単位画素群との間に近接する３個の単位画素が選択され、それぞれに赤色（Ｒ）、緑色（Ｇ）、青色（ｂ）のカラーフィルタが施されるようになっている。
【００５９】実施例３．図１０（ａ）は図１に対応する図であり、図１と同符号のものはそれと同機能を有するものとなっている。
【００６０】図１と異なる構成は、映像信号線３にあり、この映像信号線はそれによって共通化される列方向に配置された単位画素群の各単位画素をひとつおきにその中央および一方の側に順次位置づけられるように走行される直線形状となっている。
【００６１】この場合においても、ｘ方向に配列された単位画素群は同方向に配列されて隣接する単位画素群に対して該単位画素の１／２ピッチ分ずれて配置されていることは変わっていない。
【００６２】このため、映像信号線３が中央に走行する単位画素は、該映像信号線３の両脇においてそれぞれ、薄膜トランジスタＴＦＴを介して映像信号が供給される表示用電極１０およびこの表示電極１０との間に電界を生じさせる基準電極１１が形成されている。
【００６３】これによって、同図（ａ）に対応する同図（ｂ）に示すように、映像信号線３を直線形状としても、カラー用の一画素を構成する単位画素（斜めの線で示している）を図１に示したような配置とすることができるようになる。
【００６４】また、基準信号線４と＋ｙ方向側に位置づけられる走査信号線２との間隔を小さくできるため、実施例１の効果に加え、開口率を向上できるという効果を奏する。
【００６５】なお、図１１は、このような構成において、各単位画素に対する各色（Ｒ、Ｇ、Ｂ）のカラーフィルタの配置を示した説明図である。
【００６６】また、実施例１、２および３において、基準信号線４および基準電極１１を透明基板１Ｂの液晶側の面に設けるようにしてもよいことはいうまでもない。この場合、補助容量は表示用電極１０と前段の走査信号線２との間に絶縁膜１８を誘電体とする付加容量Ｃａｄｄとして機能することになる。
【００６７】
【発明の効果】以上説明したことから明らかになるように、本発明による液晶表示素子によれば、スメアの発生を大幅に防止できるカラー液晶表示素子を得ることができるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示素子の一実施例を示す要部平面図である。
【図２】本発明による液晶表示素子の駆動回路の一実施例を示す構成図である。
【図３】図１のIII−III線における断面図である。
【図４】図１のIV−IV線における断面図である。
【図５】図１のV−V線における断面図である。
【図６】液晶内に印加される電界の方向と配向膜のラビング方向との関係を示す説明図である。
【図７】図１に示した構成におけるカラーフィルタの配置を示した説明図である。
【図８】本発明による液晶表示素子の他の実施例を示す要部平面図である。
【図９】図８に示した構成において、カラー用の一画素となる３個の単位画素の配置を示した説明図である。
【図１０】本発明による液晶表示素子の他の実施例を示す要部平面図である。
【図１１】図１０に示した構成におけるカラーフィルタの配置を示した説明図である。
【符号の説明】
２……走査信号線、３……映像信号線、４……基準信号線、１０……表示用電極、１１……基準電極、ＴＦＴ……薄膜トランジスタ。
【０００１】
【産業上の利用分野】本発明はカラー液晶表示素子に係り、特に、いわゆる横電界方式と称されるカラー液晶表示素子に関する。
【０００２】
【従来の技術】いわゆる横電界方式と称されるカラー液晶表示素子は、液晶層を介して互いに対向して配置される透明基板の液晶層側の単位画素に相当する領域に表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層の光透過率を変化させるようにしたものである。
【０００３】このようなカラー液晶表示素子は、その表示面に対して大きな角度視野から観察しても鮮明な映像を認識でき、いわゆる広角度視野に優れたものとして知られるに至った。
【０００４】そして、いわゆるアクティブ・マトリックス方式を採用したものにあっては、それぞれの単位画素にスイッチング素子が設けられており、行方向に配列された単位画素群に共通な基準信号線を介して一定電圧もしくは交流電圧が印加される前記基準電極に対して、やはり行方向に配列された単位画素群に共通な走査信号線からの走査信号の供給によってオンされる前記スイッチング素子を介して列方向に配列された単位画素群に共通な映像信号線からの映像信号を前記表示用電極に供給している。
【０００５】この場合、走査信号線、映像信号線、および基準信号線はそのいずれにおいてもほぼ直線状に形成され、かつ、行方向（走査信号線の延在方向）に配列された単位画素群の隣接する３個の単位画素に三原色のそれぞれの色を担当させていたものであった。
【０００６】すなわち、行方向に順次隣接された３個の単位画素をカラー表示の一画素として担当させるようにしていたものであった。
【０００７】
【発明が解決しようとする課題】しかしながら、このように構成されたカラー液晶表示素子は、いわゆるスメア（smear）が生じ易いことが確認された。
【０００８】それ故、この原因を究明した結果、次のようなことが判明するに至った。
【０００９】すなわち、上述したように、映像信号（電圧）が供給される表示用電極は基準電極に対して該映像信号に対応する電界を生じせしめるのが理想であるが、これら電極に近接して配置される映像信号線によっても前記基準電極に対して不要な電界を生じせしめる構造となっている。このような現象によって発生するスメアは縦スメアと称され、並設される映像信号線のそれらの間隔が狭まるほど顕著になることが判明した。
【００１０】また、行方向に延在する各基準信号線は、列方向に延在する極めて多くの映像信号線と層間絶縁膜を介して交差する構成となっており、この交差部において生じる容量と基準信号線自体の抵抗とによって、該基準信号線の電圧供給端から延在方向に沿って該電圧の波形のなまりが大きくなり、いわゆる横スメアの原因となっていた。
【００１１】本発明は、このような事情に基づいてなされたものであり、その目的は、スメアの発生を大幅に防止できたカラー液晶表示素子を提供することにある。
【００１２】
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】すなわち、液晶層を介して互いに対向して配置される透明基板の液晶層側の単位画素に相当する領域に表示用電極と基準電極とが備えられ、行方向に配列された単位画素群に共通な走査信号線からの走査信号の供給によってオンされるスイッチング素子を介して列方向に配列された単位画素群に共通な映像信号線からの映像信号が供給される前記表示用電極と、行方向に配列された単位画素群に共通な基準信号線を介して一定電圧が印加される前記基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層の光透過率を変化させるカラー液晶表示素子において、行方向に配列された単位画素群は同方向に配列されて隣接する単位画素群に対して該単位画素の１／２ピッチ分ずれて配置されているとともに、互いに隣接する行方向に配列された単位画素群にまたがって選択される３個の単位画素に三原色のそれぞれの色を担当させていることを特徴とするものである。
【００１４】
【作用】このように構成されたカラー液晶表示素子は、上述したような構成としているため、３個の単位画素をカラー用の一画素として、行方向に定められた数のカラー用画素を配置させた場合それらの単位画素の数を少なくでき、結果として隣接配置される映像信号線の間隔を大きくとることができるようになる。
【００１５】このことは、映像信号線は、この映像信号線によって駆動される単位画素内の各基準電極との間の距離を大きくできることから、該映像信号線による電界、すなわちスメア（縦スメア）の原因となる電界の発生を抑制できることになる。
【００１６】また、映像信号線の減少によって、行方向に延在する基準信号線は該映像信号線との交差部において生じる容量が減少するようになる。このため、この基準信号線の電圧供給端から延在方向に沿って該電圧の波形のなまりが小さくなって、スメア（横スメア）の発生を抑制できることになる。
【００１７】したがって、スメアの発生を大幅に防止できるカラー液晶表示素子を得ることができるようになる。
【００１８】
【実施例】以下、本発明による液晶表示素子の実施例について図面を用いて説明する。
【００１９】まず、本発明の対象となるいわゆる横電界方式の液晶表示素子の概略について説明する。
【００２０】図２に示すように、液晶表示素子１があり、この液晶表示素子１の液晶を介して互いに対向配置される透明基板のうち一方の透明基板１Ａの液晶側の面に、そのｘ方向（行方向）に延在しｙ方向（列方向）に並設される走査信号線２が形成され、この走査信号線２と絶縁されてｙ方向に延在しｘ方向に並設される映像信号線３が形成されている。
【００２１】なお、この映像信号線３は同図において直線状に描かれているが、後述する実施例によっては蛇行するような形状で形成されたものとなっている。
【００２２】これら走査信号線２および映像信号線３によって囲まれる矩形状の各領域において単位画素が形成される領域となり、これら各単位画素がマトリックス状に配置された表示面を構成するようになっている。
【００２３】これら各単位画素の詳細な構成については後に説明するが、いわゆる横電界方式においてはｘ方向に並設されるそれぞれの画素群に共通な基準信号線４が設けられており、これら各基準信号線４にはそれぞれ交流電圧が印加されるようになっている。
【００２４】なお、基準信号線４は、走査信号線２が設けられた透明基板１Ａと対向する他の透明基板１Ｂの液晶側の面に設けられていてもよい。
【００２５】液晶表示素子１には、その外部回路として垂直走査回路５および映像信号駆動回路６が備えられ、該垂直走査回路５によって前記走査信号線２のそれぞれに順次走査信号（電圧）が供給され、そのタイミングに合わせて映像信号駆動回路６は映像信号線３に映像信号（電圧）を供給するようになっている。
【００２６】また、走査信号線２には、該走査信号線２の非選択期間には基準信号線４と同一振幅の交流電圧が印加されるようになっている。
【００２７】なお、垂直走査回路５および映像信号駆動回路６は、液晶駆動電源回路７から電源が供給されているとともに、ＣＰＵ８からの画像情報がコントローラ９によってそれぞれ表示データおよび制御信号に分けられて入力されるようになっている。
【００２８】また、前記基準信号線４に印加される電圧も液晶駆動電源回路７から供給されるようになっている。
【００２９】以下、このように構成される液晶表示素子１における各単位画素の実施例を以下説明する。
【００３０】実施例１．図１は、透明基板１Ａの各単位画素における構成を示した平面図である。また、同図のIII−III線における断面図を図３に、IV−IV線における断面図を図４に、V−V線における断面図を図５に示している。
【００３１】図１に示すように、まず、透明基板１Ａの主表面に、そのｘ方向に直線状に延在する基準信号線４と走査信号線２とが形成されている。これら基準信号線４と走査信号線２は交互にかつ平行に配置され、たとえば一つの基準信号線４に対して−ｙ方向側（図面下側）に位置づけられる走査信号線２との間隔は大きくなっているとともに、＋ｙ方向側（図面上側）に位置づけられる走査信号線２との間隔は小さくなっている。
【００３２】そして、これら走査信号線２と基準信号線４をも被ってほぼ全域にわたって絶縁膜１８（図３参照）が形成され、この絶縁膜１８上にはｙ方向に延在する映像信号線３が形成されている。すなわち、この場合の絶縁膜１８は走査信号線２と基準信号線４の映像信号線３に対するいわゆる層間絶縁膜として機能するようになっている。
【００３３】ここで、この映像信号線３は隣接する他の映像信号線３と同間隔で配置されているが、それぞれの映像信号線３は、基準信号線４と平行にｘ方向に延在した後、−ｙ方向に延在して基準信号線４および走査信号線２と順次交差し、さらに、該走査信号線２と平行に−ｘ方向に延在し、再び、−ｙ方向に延在して基準信号線４および走査信号線２と順次交差するというように蛇行しながら延在されたものとなっている。
【００３４】このため、大きな間隔で離間された基準信号線４と走査信号線２、および互いに隣接する各映像信号線３とで囲まれる領域を実質的な単位画素の領域とした場合に、ｘ方向に配列された単位画素群は同方向に配列されて隣接する単位画素群に対して該単位画素の１／２ピッチ分ずれて配置されることになる。
【００３５】そして、このような各単位画素の領域において、その走査信号線２の一部には薄膜トランジスタＴＦＴ（図中点線丸で囲まれた部分）が形成されている。この薄膜トランジスタＴＦＴはその下層の走査信号線２に走査信号が供給された際にオン状態となるＭＩＳ型のトランジスタで構成され、前記走査信号線２の一部がゲート電極として、また絶縁膜１８がゲート絶縁膜として機能するものである。
【００３６】薄膜トランジスタＴＦＴのドレイン電極３Ａは−ｘ方向側（図中左側）に位置づけられる映像信号線３と一体に形成され、また、そのソース電極１０Ａは表示用電極１０と一体に形成されている。
【００３７】この表示用電極１０は、該ソース電極１０Ａ側から＋ｙ方向に延在した後に、絶縁膜１８を介した基準信号線４上を＋ｘ方向に延在し、さらに−ｙ方向に延在するコ字形状をなしている。
【００３８】そして、このようにｙ方向に沿って形成される表示用電極１０のそれぞれを間にしてやはりｙ方向に沿って基準電極１１が形成されており、この基準電極１１は絶縁膜１８の下層において基準信号線４と一体になって形成されている。
【００３９】なお、コ字状に形成されている前記表示用電極１０は、そのｘ方向に延在された部分において絶縁膜１８（誘電体膜として機能する）を介した基準信号線４との間に蓄積容量Ｃｓｔｇ（図中点線楕円内に示している）を構成しており、この蓄積容量Ｃｓｔｇによって、前記薄膜トランジスタＴＦＴがオフした際に表示用電極１０に映像信号を蓄積させるようになっている。
【００４０】なお、このように構成された透明基板１Ａの表面には、たとえばシリコン窒化膜等からなる保護膜１２が形成され、さらにこの保護膜の表面にはポリイミドからなる配向膜１３が形成されている（図３参照）。
【００４１】このように構成された各単位画素において、その走査信号線２に走査信号が供給されることによって対応する薄膜トランジスタＴＦＴがオンし、映像信号線３からの映像信号は該薄膜トランジスタＴＦＴのドレイン電極３Ａおよびソース電極１０Ａを介して表示電極１０に供給されるようになる。
【００４２】一方、この表示電極１０に対向して配置されている基準電極１１には交流電圧が印加されていることから、これの各電極との間には透明基板１Ａの主表面と平行な電界が発生し、それらの間に配置されている液晶の光透過率を変化させることになる。
【００４３】図３は、図１のIII−III線における断面図であり、液晶ＬＣにおける前記電界Ｅの発生状態を示している。なお、図３においては、液晶ＬＣを介して他方の透明基板１Ｂをも組み立てた断面図を示しており、この透明基板１Ｂの液晶側の面の単位画素領域にはカラーフィルタ１４が形成され、このカラーフィルタ１４はその周辺部において該単位画素領域を囲むようにして形成されるブラックマトリックス１５の一部を覆うようにして形成されている。また、カラーフィルタ１４およびブラックマトリックス１５を被って保護膜１６が形成され、さらに、この保護膜１６の表面にはポリイミドからなる配向膜１７が形成されている。
【００４４】ここで、各透明基板１Ａ、１Ｂのギャップは４．１μｍで、その間に介在される液晶ＬＣは、その誘電率異方性Δεが正の７，３（１ｋＨｚ）で、屈折率異方性Δｎが０．０７３（５８９ｎｍ、２０℃）のネマチック型を用いている。また、図６は、表示用電極１０と基準電極１１との間に生じる電界Ｅの方向に対して配向膜１３、１７のラビング方向Ｄを示したもので、それらの間の角度Φを８５°としている。さらに、図３に示すように、各透明基板１Ａ、１Ｂのそれぞれには偏光膜２１、２２が液晶ＬＣと反対側の面に形成されているが、その一方における偏光透過軸の方向は前記配向膜のラビング方向の角度Φと同じで、また他方の偏光透過軸おいてはそれと直交するようになっている。
【００４５】図４は、図１のIV−IV線における断面図を示している。走査信号線２の一部をゲート電極とする薄膜トランジスタＴＦＴの断面図であり、絶縁膜１８を介した走査信号線２の一部にアモルファスＳｉからなる半導体層１９が形成され、この半導体層１９面に互いに離間されてドレイン電極３Ａおよびソース電極１０Ａが形成されている。
【００４６】この場合、ドレイン電極３Ａは映像信号線３と一体に、ソース電極１０Ａは表示用電極１０と一体に形成されていることは上述した通りである。
【００４７】図５は、図１のV−V線における断面図を示している。表示用電極１０と基準信号線４との間に絶縁膜１８を誘電体膜とする蓄積容量Ｃｓｔｇの断面図である。
【００４８】図７は、上述した透明基板１Ａにおける各単位画素において、それぞれに液晶ＬＣを介して透明基板１Ｂ側に形成されるカラーフィルタ１４の色を示した説明図である。
【００４９】同図において、たとえば赤色（Ｒ）のカラーフィルタを備える単位画素は、その単位画素を含むｘ方向の単位画素群に隣接する（図中上側あるいは下側）の単位画素群における近接する２つの単位画素であって緑色（Ｇ）および青色（Ｂ）のカラーフィルタを備えるそれぞれの単位画素とともに、カラー用の一画素を構成するようになっている。すなわち、互いに隣接するｘ方向に配列された単位画素群にまたがって選択される３個の単位画素に三原色のそれぞれの色を担当させているようになっている。
【００５０】以上示した実施例による液晶表示素子によれば、３個の単位画素をカラー用の一画素として、行方向に定められた数のカラー用画素を配置させた場合それらの単位画素の数を少なくでき、結果として隣接配置される映像信号線の間隔を大きくとることができるようになる。
【００５１】このことは、映像信号線３は、この映像信号線３によって駆動される単位画素内の基準電極１１の間の距離を大きくできることから、該映像信号線３による電界、すなわちスメア（縦スメア）の原因となる電界の発生を抑制できることになる。
【００５２】また、映像信号線３の本数の減少によって、行方向に延在する基準信号線４は該映像信号線３との層間絶縁膜を介した交差部において生じる容量が減少するようになる。このため、この基準信号線の電圧供給端から延在方向に沿って該電圧の波形のなまりが小さくなって、スメア（横スメア）の発生を抑制できることになる。
【００５３】したがって、スメアの発生を大幅に防止できるカラー液晶表示素子を得ることができるようになる。
【００５４】実施例２．図８は図１に対応した図であり、図１と同符号の部材はそれと同機能を有している。
【００５５】図１と異なる構成は、映像信号線３と薄膜トランジスタＴＦＴを介して接続されるｙ方向に配列される単位画素は、該映像信号線３に対してそれぞれの側に交互に配置されていることにある。
【００５６】このような構成にすることによって、図１の構成が、一つの映像信号線に対して異なる色の映像信号を供給しなければならないのに対して、常時、同じ色の映像信号を供給できるようになる。
【００５７】これにより、コントローラ９の構成を簡単化できるため、実施例１の効果に加え、部材コストを低減できる効果を奏する。
【００５８】なお、この場合においても、図８と対応する図９に示すように、ｘ方向に並設される単位画素群と同方向に並設されて隣接する単位画素群との間に近接する３個の単位画素が選択され、それぞれに赤色（Ｒ）、緑色（Ｇ）、青色（ｂ）のカラーフィルタが施されるようになっている。
【００５９】実施例３．図１０（ａ）は図１に対応する図であり、図１と同符号のものはそれと同機能を有するものとなっている。
【００６０】図１と異なる構成は、映像信号線３にあり、この映像信号線はそれによって共通化される列方向に配置された単位画素群の各単位画素をひとつおきにその中央および一方の側に順次位置づけられるように走行される直線形状となっている。
【００６１】この場合においても、ｘ方向に配列された単位画素群は同方向に配列されて隣接する単位画素群に対して該単位画素の１／２ピッチ分ずれて配置されていることは変わっていない。
【００６２】このため、映像信号線３が中央に走行する単位画素は、該映像信号線３の両脇においてそれぞれ、薄膜トランジスタＴＦＴを介して映像信号が供給される表示用電極１０およびこの表示電極１０との間に電界を生じさせる基準電極１１が形成されている。
【００６３】これによって、同図（ａ）に対応する同図（ｂ）に示すように、映像信号線３を直線形状としても、カラー用の一画素を構成する単位画素（斜めの線で示している）を図１に示したような配置とすることができるようになる。
【００６４】また、基準信号線４と＋ｙ方向側に位置づけられる走査信号線２との間隔を小さくできるため、実施例１の効果に加え、開口率を向上できるという効果を奏する。
【００６５】なお、図１１は、このような構成において、各単位画素に対する各色（Ｒ、Ｇ、Ｂ）のカラーフィルタの配置を示した説明図である。
【００６６】また、実施例１、２および３において、基準信号線４および基準電極１１を透明基板１Ｂの液晶側の面に設けるようにしてもよいことはいうまでもない。この場合、補助容量は表示用電極１０と前段の走査信号線２との間に絶縁膜１８を誘電体とする付加容量Ｃａｄｄとして機能することになる。
【００６７】
【発明の効果】以上説明したことから明らかになるように、本発明による液晶表示素子によれば、スメアの発生を大幅に防止できるカラー液晶表示素子を得ることができるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示素子の一実施例を示す要部平面図である。
【図２】本発明による液晶表示素子の駆動回路の一実施例を示す構成図である。
【図３】図１のIII−III線における断面図である。
【図４】図１のIV−IV線における断面図である。
【図５】図１のV−V線における断面図である。
【図６】液晶内に印加される電界の方向と配向膜のラビング方向との関係を示す説明図である。
【図７】図１に示した構成におけるカラーフィルタの配置を示した説明図である。
【図８】本発明による液晶表示素子の他の実施例を示す要部平面図である。
【図９】図８に示した構成において、カラー用の一画素となる３個の単位画素の配置を示した説明図である。
【図１０】本発明による液晶表示素子の他の実施例を示す要部平面図である。
【図１１】図１０に示した構成におけるカラーフィルタの配置を示した説明図である。
【符号の説明】
２……走査信号線、３……映像信号線、４……基準信号線、１０……表示用電極、１１……基準電極、ＴＦＴ……薄膜トランジスタ。
【特許請求の範囲】
【請求項１】 液晶層を介して互いに対向して透明基板が配置され、その液晶層側の画素に相当する領域に表示用電極と基準電極とが備えられ、ｘ方向に延在する走査信号線からの走査信号の供給によってオンされるスイッチング素子を介してｙ方向に延在する映像信号線からの映像信号が供給される前記表示用電極と、基準信号線を介して電圧が印加される前記基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層の光透過率を変化させるカラー液晶表示素子において、前記基準信号線と走査信号線は交互にかつ平行に配置され、該基準信号線と前記走査信号線の間隔は＋ｙ方向側で小さく、−ｙ方向側で大きく、前記基準信号線と前記走査信号線は前記透明基板の主表面に配置され、かつ該走査信号線と基準信号線を被って絶縁膜が形成され、前記映像信号線は該絶縁膜上に形成され、ｘ方向に配列された第１の画素の群はｘ方向に配列されて前記第１の画素の群に隣接する第２の画素の群に対して画素の１／２ピッチ分ずれて配置されているとともに、前記映像信号線は基準信号線と平行にｘ方向に延在した後、−ｙ方向に延在して基準信号線および走査信号線と順次交差し、さらに、該走査信号線と平行に−ｘ方向に延在し、再び−ｙ方向に延在して基準信号線および走査信号線と順次交差するように蛇行することを特徴するカラー液晶表示素子。
【請求項２】 走査信号線と基準信号線が直線状に形成されているとともに、前記スイッチング素子のドレイン電極は−ｘ方向側に位置づけられる映像信号線と一体に形成されるように走行された蛇行形状となっていることを特徴とする請求項１記載のカラー液晶表示素子。
【請求項３】 映像信号線に薄膜トランジスタを介して接続される各画素は、該映像信号線に対して一方の側に配置されるように構成されていることを特徴とする請求項１記載のカラー液晶表示素子。
【請求項４】 映像信号線に薄膜トランジスタを介して接続されるｙ方向に配列される各画素は、該映像信号線に対して各側に交互に配置されるように構成されていることを特徴とする請求項１記載のカラー液晶表示素子。
【請求項５】 液晶層を介して互いに対向して透明基板が配置され、その液晶層側の画素に相当する領域に表示用電極と基準電極とが備えられ、ｘ方向に延在する走査信号線からの走査信号の供給によってオンされるスイッチング素子を介してｙ方向に延在する映像信号線からの映像信号が供給される前記表示用電極と、基準信号線を介して電圧が印加される前記基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層の光透過率を変化させるカラー液晶表示素子において、ｘ方向に配列された第１の画素の群はｘ方向に配列されて前記第１の画素の群に隣接する第２画素の群に対して画素の１／２ピッチ分ずれて配置されているとともに、ｙ方向に形成される基準電極はｙ方向に沿って形成される表示用電極のそれぞれを間にして形成され、前記映像信号線は、ｙ方向に配置された画素をひとつおきにその中央および一方の側に順次位置づけられるように走行される直線形状となっており、映像信号線が中央に走行する画素は該映像信号線の両側においてそれぞれスイッチング素子を介して映像信号が供給される表示用電極および基準電極が形成されていることを特徴とするカラー液晶表示素子。
【請求項１】 液晶層を介して互いに対向して透明基板が配置され、その液晶層側の画素に相当する領域に表示用電極と基準電極とが備えられ、ｘ方向に延在する走査信号線からの走査信号の供給によってオンされるスイッチング素子を介してｙ方向に延在する映像信号線からの映像信号が供給される前記表示用電極と、基準信号線を介して電圧が印加される前記基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層の光透過率を変化させるカラー液晶表示素子において、前記基準信号線と走査信号線は交互にかつ平行に配置され、該基準信号線と前記走査信号線の間隔は＋ｙ方向側で小さく、−ｙ方向側で大きく、前記基準信号線と前記走査信号線は前記透明基板の主表面に配置され、かつ該走査信号線と基準信号線を被って絶縁膜が形成され、前記映像信号線は該絶縁膜上に形成され、ｘ方向に配列された第１の画素の群はｘ方向に配列されて前記第１の画素の群に隣接する第２の画素の群に対して画素の１／２ピッチ分ずれて配置されているとともに、前記映像信号線は基準信号線と平行にｘ方向に延在した後、−ｙ方向に延在して基準信号線および走査信号線と順次交差し、さらに、該走査信号線と平行に−ｘ方向に延在し、再び−ｙ方向に延在して基準信号線および走査信号線と順次交差するように蛇行することを特徴するカラー液晶表示素子。
【請求項２】 走査信号線と基準信号線が直線状に形成されているとともに、前記スイッチング素子のドレイン電極は−ｘ方向側に位置づけられる映像信号線と一体に形成されるように走行された蛇行形状となっていることを特徴とする請求項１記載のカラー液晶表示素子。
【請求項３】 映像信号線に薄膜トランジスタを介して接続される各画素は、該映像信号線に対して一方の側に配置されるように構成されていることを特徴とする請求項１記載のカラー液晶表示素子。
【請求項４】 映像信号線に薄膜トランジスタを介して接続されるｙ方向に配列される各画素は、該映像信号線に対して各側に交互に配置されるように構成されていることを特徴とする請求項１記載のカラー液晶表示素子。
【請求項５】 液晶層を介して互いに対向して透明基板が配置され、その液晶層側の画素に相当する領域に表示用電極と基準電極とが備えられ、ｘ方向に延在する走査信号線からの走査信号の供給によってオンされるスイッチング素子を介してｙ方向に延在する映像信号線からの映像信号が供給される前記表示用電極と、基準信号線を介して電圧が印加される前記基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層の光透過率を変化させるカラー液晶表示素子において、ｘ方向に配列された第１の画素の群はｘ方向に配列されて前記第１の画素の群に隣接する第２画素の群に対して画素の１／２ピッチ分ずれて配置されているとともに、ｙ方向に形成される基準電極はｙ方向に沿って形成される表示用電極のそれぞれを間にして形成され、前記映像信号線は、ｙ方向に配置された画素をひとつおきにその中央および一方の側に順次位置づけられるように走行される直線形状となっており、映像信号線が中央に走行する画素は該映像信号線の両側においてそれぞれスイッチング素子を介して映像信号が供給される表示用電極および基準電極が形成されていることを特徴とするカラー液晶表示素子。
【図１】
【図２】
【図４】
【図３】
【図６】
【図５】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図４】
【図３】
【図６】
【図５】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【特許番号】特許第３４６４５７０号（Ｐ３４６４５７０）
【登録日】平成１５年８月２２日（２００３．８．２２）
【発行日】平成１５年１１月１０日（２００３．１１．１０）
【国際特許分類】
【出願番号】特願平７−２１１７２４
【出願日】平成７年８月２１日（１９９５．８．２１）
【公開番号】特開平９−６１８１２
【公開日】平成９年３月７日（１９９７．３．７）
【審査請求日】平成１２年９月１２日（２０００．９．１２）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【参考文献】
【文献】特開 平７−３６０５８（ＪＰ，Ａ）
【文献】特開 平６−８８９６７（ＪＰ，Ａ）
【文献】特開 平２−２４４０２８（ＪＰ，Ａ）
【文献】特開 平６−３４２１５６（ＪＰ，Ａ）
【文献】特開 平６−１１８４４７（ＪＰ，Ａ）
【文献】特開 平４−６５１６８（ＪＰ，Ａ）
【登録日】平成１５年８月２２日（２００３．８．２２）
【発行日】平成１５年１１月１０日（２００３．１１．１０）
【国際特許分類】
【出願日】平成７年８月２１日（１９９５．８．２１）
【公開番号】特開平９−６１８１２
【公開日】平成９年３月７日（１９９７．３．７）
【審査請求日】平成１２年９月１２日（２０００．９．１２）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【参考文献】
【文献】特開 平７−３６０５８（ＪＰ，Ａ）
【文献】特開 平６−８８９６７（ＪＰ，Ａ）
【文献】特開 平２−２４４０２８（ＪＰ，Ａ）
【文献】特開 平６−３４２１５６（ＪＰ，Ａ）
【文献】特開 平６−１１８４４７（ＪＰ，Ａ）
【文献】特開 平４−６５１６８（ＪＰ，Ａ）
[ Back to top ]