シールドケース固定構造及びその方法、並びに、電子装置及びその製造方法
【課題】電子部品が実装された回路基板上に、従来に比してより簡便にシールドケースを固定することが可能なシールドケース固定構造及びその方法等を提供する。
【解決手段】回路基板としての個別基板１０を複数有するマザーボード１において、まず、それらの個別基板１０を画定するためのダイシングラインＤＬに沿って溝を一旦形成し、その溝に接着剤５を被着させ、接着剤５が被着したその溝にシールドケース７の側壁端部を挿嵌してから、接着剤５を硬化させてシールドケース７をマザーボード１に固定する。そして、そのマザーボード１をダイシングラインＤＬに沿って更に切削・切断して複数の個別基板１０に分割して電子装置１００を得る。
【解決手段】回路基板としての個別基板１０を複数有するマザーボード１において、まず、それらの個別基板１０を画定するためのダイシングラインＤＬに沿って溝を一旦形成し、その溝に接着剤５を被着させ、接着剤５が被着したその溝にシールドケース７の側壁端部を挿嵌してから、接着剤５を硬化させてシールドケース７をマザーボード１に固定する。そして、そのマザーボード１をダイシングラインＤＬに沿って更に切削・切断して複数の個別基板１０に分割して電子装置１００を得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品が実装された回路基板にシールドケースを固定するための構造及びその方法、並びに、その構造を有する電子装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に、基板に、半導体装置（半導体ＩＣチップ等）等の能動部品、コンデンサ（キャパシタ）、インダクタ（コイル）、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路ユニットやプリント配線基板といった電子装置（機器）では、外部への電磁ノイズの漏洩や外部からの電磁ノイズの侵入を遮蔽したり、搭載された電子部品を外力から保護するべく、その電子部品を覆うように金属製のシールドケースが設けられる。
【０００３】
このシールドケースの回路基板への固定方法として、例えば特許文献１には、マザー基板（個片や個品と呼ばれる個別基板や子基板に分割され得る集合的な回路基板）にスルーホールで形成された係合凹部に、シールドケースの係合爪を挿入し、その部位を半田付けして両者を固定するシールドケース付き電子部品の製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５-３２２７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来の方法では、各個別基板に対応した位置に複数のスルーホールを穿設して係合凹部を形成するので、高精度での基板加工が必要とされ、加えて、シールドケースにも、それらのスルーホールに嵌合する係合爪を突設する必要がある。また、シールドケースの係合爪を基板のスルーホールに嵌合させる際にも、高い組立精度が必要となり、さらには、係合爪が基板と干渉してしまうと、その部位が破損してしまうおそれもある。それらの結果、部品加工が複雑になり、且つ、製造工数及びコストが増大してしまうといった問題がある。
【０００６】
そこで、本発明はかかる事情に鑑みてなされたものであり、電子部品が実装された回路基板上に、従来に比してより簡便にシールドケースを固定することが可能なシールドケース固定構造及びその方法、並びに、電子装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明によるシールドケースの固定方法は、回路基板上の電子部品を覆うシールドケースをその回路基板に固定する方法であって、回路基板としての個別基板を複数有する集合基板において、それらの個別基板を画定するための切断ラインに沿って溝を（実質的に連続的に）形成する第１工程と、その溝に接着剤を被着させる第２工程と、接着剤が被着した溝にシールドケースの側壁の端部を挿嵌し、接着剤を硬化させてシールドケースを集合基板に固定する第３工程と、その集合基板を切断ラインに沿って切断して複数の個別基板に分割する第４工程とを含む。
【０００８】
ここで、「切断ライン」は、集合基板に実際に描画されていてもいなくてもよく、例えば、集合基板をダイシングソー等でダイシングして個別基板を得る際に用いられる如く、集合基板上に形成された複数のアライメントマークで画定される仮想的な切断ライン（ダイシングライン）を含意する。
【０００９】
このように構成されたシールドケース固定方法では、電子部品が実装された集合基板に対して、切断ラインに沿って、予め、溝（トレンチ状の凹部）が形成され、その溝にシールドケースの側壁の端部が挿嵌された状態で、接着剤によって集合基板とシールドケースが固定され、その後、集合基板が切断ラインに沿って、ダイシング等の適宜の手法で複数の個別基板に切断分割され、これにより、電子部品が実装された個別基板（回路基板）にシールドケースが固定された電子装置が得られる。こうして、集合基板に溝を形成することにより、接着剤が溝に確実に留どまって回路基板面上に流動することがなく、しかも、シールドケースの一部（側壁端部）が溝に嵌まっているので、その動きが規制され、特にシールドケースの横ずれが防止される。また、集合基板に溝を形成するだけで、従来の如く、集合基板に複数のスルーホールを高い位置精度で加工形成する必要がなく、さらに、シールドケースの側壁に係合爪を設けるための加工も全く不要である。
【００１０】
このように、本発明によるシールドケース固定方法は、集合基板を完全に切断分割するのではなく、同様の切削手段によって溝を形成することにより、集合基板を一旦途中まで切断する意味において、便宜的に「ハーフカット方式」ということができる。これに対し、集合基板の個別基板毎にシールドケースを固定した後にそれを切断分割する方法は、集合基板を完全に切断する意味において、便宜的に「フルカット方式」ということができる。
【００１１】
また、第２工程においては、接着剤として、導電性接着剤及び／又は熱硬化性接着剤（導電性接着剤及び熱硬化性接着剤のうちの少なくとも一つ）を用いることができる。
【００１２】
例えば箱型のシールドケースを、多層プリント配線基板等の回路基板に固定する場合、通常、その回路基板表面における接地導体（接地電位に接続されるグラウンド配線パターン等の導体）が形成された又は露呈した部位にシールドケースの側壁端（すなわち開口端）を当接させ、半田等の導電性接着剤を介してシールドケースと回路基板を接合する方法が広く用いられる。
【００１３】
ただし、そのようにしてシールドケースが固定された回路基板からなる電子装置がリフロー等の熱印加処理によってマザーボード等に実装される際、半田等の導電性接着剤が加熱されて再溶融や軟化することに起因してシールドケースの位置ずれや脱落（特にシールドケースの天壁が鉛直下方へ向いた状態でリフローされる場合）が生じ得る。よって、接着剤として、導電性接着剤と熱硬化性接着剤を併用することにより、シールドケースを接地しつつ、後工程における熱処理時のシールドケースの位置ずれや脱落を好適に防止することができる。
【００１４】
具体的には、第１工程においては、溝の幅が切断ラインの幅（通常、集合基板を完全に切断（フルカット）するときに用いるダイシングソー等の切断手段によって削り取られる幅：切断手段の厚さに略相当する）よりも大きくなるように、溝を形成し、第４工程においては、集合基板の切断幅がその溝の幅よりも小さくなるように、集合基板を切断すると好ましい。
【００１５】
こうして、最終的な切断幅（略切断ラインの幅）よりも幅広の溝を集合基板に形成しておくことにより、その溝にシールドケースを確実に且つ平易に挿嵌することができる。また、個別基板が隣接しているので、一本の溝内に２つのシールドケースが配置されるが、比較的幅広に形成された溝よりも細幅で集合基板が切断されるので、切断手段とシールドケースが干渉することを防止し易くなる。
【００１６】
より具体的には、集合基板に設けられた接地導体（上述の如く、接地電位に接続される導体）に接続される導体層を形成する第５工程を含み、第３工程においては、その導体層とシールドケースを接続することが望ましい。これにより、溝内に側壁端部が挿嵌されたシールドケースを、導体層及び接地導体を介して接地することができる。
【００１７】
その際、第５工程においては、第１工程で形成された溝に導体をめっきし、そうして形成されためっき導体を導体層として接地導体（例えば、集合基板表面に露呈したグラウンド配線パターン）に接続し、第３工程において、シールドケースとめっき導体からなる導体層を接続するようにしてもよい。なお、この場合、集合基板が多層プリント配線基板等であれば、集合基板の内部に積層された接地導体が溝の内壁に露呈し得るので、そこに導体層としてのめっき導体を形成することにより、シールドケースは、集合基板表面に露呈した接地導体だけではなく、溝の内壁に露呈した接地導体にも接続され得る。
【００１８】
或いは、第５工程が、第１工程に先立って、切断ラインに沿って接地導体に接続された埋め込み導体（例えば、ビア導体、ビアプラグ等）を予め形成しておく第６工程と、その後に実行される第１工程とから構成されるようにしてもよい。こうすれば、第１工程において切断ラインに沿って溝を形成するときに、埋め込み導体も同時に切削され、その残部が溝の内壁に露呈し（埋め込み導体の残部が溝の内壁の一部を構成し）、接地導体に接続された導体層として機能する。回路基板が多層プリント配線基板等であれば、その製造過程において、層間を接続するためのビア導体等の形成が不可欠であるので、上記埋め込み導体もその層間接続用のビア導体と同時に形成することができ、溝を形成してからその内部にめっき処理を施すよりも、工程に与える負荷（工数の増大）を抑制することができる。
【００１９】
またさらに、第１工程においては、集合基板に設けられた接地導体が溝に露呈するように、その溝を形成し、第３工程においては、接地導体とシールドケースを接続するようにしても好適である。こうすれば、上述したような導体層をめっき形成する工程を省略することが可能となる。
【００２０】
また、本発明による電子装置の製造方法は、本発明のシールドケース固定方法を用いて有効に実施される方法であり、回路基板上に電子部品を実装し、上述したいずれかのシールドケース固定方法により、電子部品を覆うようにシールドケースを回路基板に固定する。
【００２１】
さらに、本発明によるシールドケース固定構造は、本発明のシールドケース固定方法を用いて有効に構成されるものであり、回路基板の周縁に切り欠き溝が形成されており、シールドケースの側壁端部が切り欠き溝に嵌合するように構成されている。すなわち、回路基板の周縁に形成された切り欠き溝は、回路基板としての個別基板が分割形成される前の集合基板に形成された「溝」が、切削によって分断されて形成されたものである。換言すれば、本発明における「切り欠き溝」とは、個片後の基板である個別基板の周縁に亘って設けられており、且つ、厚さ方向の途中まで切り欠かれたものを言う。
【００２２】
かかる構成のシールドケース固定構造においては、特許文献１に記載された従来品や、上述したフルカット方式で形成されたものに比して、シールドケースが切り欠き溝の深さ分、回路基板の側面に回りこんで、その部位をも覆うように設けられる。これにより、シールドケースの内部から、すなわち実装された電子回路や内層回路から発生する電磁ノイズ、及び、シールドケースの外部から侵入し得る電磁ノイズを、回路基板の一面側のみではなく、回路基板の側面側においても遮蔽することができるので、シールド効果を有意に高めることも可能である。
【００２３】
また、シールドケースの両側（左右）側壁と回路基板における切り欠き溝の両側（左右）側壁との距離（対向距離）の和が、切り欠き溝の底壁の幅よりも小さくなるように構成されていると好適である。このようにすれば、万一、シールドケースが最大限位置ずれしたとしても、シールドケースの側壁端部が切り欠き溝の底壁から外側に脱落し、且つ、それに起因して、シールドケースの天壁が電子基板や回路基板表面に接触してしまうことを防止することができる。
【００２４】
具体的には、切り欠き溝に形成されており、且つ、回路基板に設けられた接地導体、及び、シールドケースに接続された導体層を備えることが望ましい。
【００２５】
また、本発明による電子装置は、本発明のシールドケース固定構造を用いて有効に構成されるものであり、回路基板と、その回路基板上に実装された電子部品と、上述したシールドケース固定構造によって電子部品を覆うように回路基板に固定されたシールドケースとを備える。
【発明の効果】
【００２６】
本発明のシールドケース固定構造及びその方法、並びに、電子装置及びその製造方法によれば、集合基板の切断ラインに沿って予め溝を形成し、その溝にシールドケースを挿嵌した状態で、接着剤によって集合基板とシールドケースを固定し、その集合基板を切断ラインに沿って複数の個別基板に切断分割するので、従来に比してより簡便にシールドケースを固定することが可能となる。また、シールドケースに特殊な係合爪を設ける必要がないので、従来懸念されるシールドケースの破損の心配がない。さらに、接着剤が多少流動したとしても溝内に収まるので、接着剤が回路基板面上に拡散することを抑えることができ、また、その際、シールドケースも溝に嵌まってその動きが規制されるので、シールドケースの位置ずれも確実に抑止することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明に用いられる集合基板の一例を模式的に示す平面図（上面図）である。
【図２】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図３】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図４】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図５】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図６】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図７】本発明によるシールドケース固定方法の好適な他の一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図８】本発明によるシールドケース固定方法の好適な更に他の一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図９】本発明によるシールドケース固定方法の好適な更に他の一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図１０】電子装置１００の断面を示す概略図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限定されるものではない。さらに、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。またさらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００２９】
図１は、本発明に用いられる集合基板の一例を模式的に示す平面図（上面図）である。マザーボード１（集合基板；ワークボード、ワークシート等とも呼ばれる）は、例えば、多層プリント配線基板であって、複数の個別基板１０（個片、個品、子基板）の配線パターン群（配線層）が設けられた例えば約３００〜５００ｍｍ四方の基板である。このマザーボード１は、図示において一点鎖線で示される実体的な又は仮想的なダイシングラインＤＬ（切断ライン）に沿って、ダイシングソー等の適宜の切断手段を用いて、複数の個別基板１０に分割（いわゆる多数個取り）される。
【００３０】
図２〜図７は、それぞれ、本発明によるシールドケース固定方法の好適な一実施形態を用いて、図１に示すマザーボード１から個別基板１０を分割して電子装置１００を得るまでの手順の一例を示すプロセスフロー図であり、マザーボード１の厚さ方向断面の一部を示す。なお、ダイシングラインＤＬの位置を理解し易くするために、マザーボード１の断面にダイシングラインＤＬを便宜的に図示する。
【００３１】
まず、図１に示すマザーボード１を準備し、必要に応じて、適宜の粘着シート等（図示せず）の支持部材の上に固定する（図２）。次に、ダイシングソー等の適宜の切断手段に備わるダイシングブレードＢ１を、図示矢印Ｙで示す方向（マザーボード１の延在面に垂直な方向）に移動させ、マザーボード１の上面から所定深さまで切削する（すなわち、マザーボード１をその厚さ方向に「ハーフカット」する）。この際、ダイシングブレードＢ１の幅方向の中心をダイシングラインＤＬの中心に合致させる。この切削をダイシングラインＤＬに沿って行い、マザーボード１全体に碁盤目状（マトリックス状、井桁状）に溝２（トレンチ）を形成する（図３：第１工程）。
【００３２】
このときの各種寸法の関係を数式で明示すれば、例えば、下記式（１）〜式（３）に示すとおりである。
Ｋａ＜Ｋｂ１ …（１）
Ｃ１＝Ｃ２ …（２）
Ｋｌ＜Ｋｈ …（３）
【００３３】
ここで、Ｋａは、ダイシングラインＤＬの幅を示し、Ｋｂ１は、ダイシングブレードＢ１の幅を示し、Ｃ１及びＣ２は、ダイシングブレードＢ１及びダイシングラインＤＬの中心αと、溝２の両側壁との距離を示し、Ｋｌは、溝２の深さ（溝２の底壁とマザーボード１の上面との距離）を示し、Ｋｈは、マザーボード１の厚さを示す。
【００３４】
それから、その溝２の内壁（底壁及び側壁）に、適宜の導体（Ｃｕ等）めっきを施して導体層３を形成する。このめっき処理は、導体層３が、例えば、マザーボード１の表面や溝２の内壁に露呈したグラウンド配線パターン４等（接地導体）に接続するように実施する（図４：第５工程）。
【００３５】
次いで、溝２における適宜の部位に、半田等の導電性接着剤、及び、未硬化の熱硬化性接着剤（いずれも接着剤５）を塗布して被着させる（図５：第２工程）。その後、マザーボード１における個別基板に対応する位置に、電子部品６を実装（半田等の導電性接着剤で固着）し、さらに、開口を有する箱型のシールドケース７を、その側壁の端部が溝２に挿嵌されるように設置する。シールドケース７の側壁端部は、溝２の底壁において導体層３に電気的且つ機械的に接続される。また、シールドケース７の天壁（上壁）と電子部品６との間には空隙が画成され、電子部品６全体がシールドケース７で覆われる。そして、この状態で、マザーボード１全体にリフロー等の熱処理を施して接着剤５を硬化させることにより、電子部品６及びシールドケース７をマザーボード１に固定する（図５：第３工程）。
【００３６】
ここで、電子部品６の種類は特に制限されず、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣ、Ｆ-ＲｏｍやＳＤＲＡＭ等のメモリ系ＩＣ、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログＩＣ等の能動素子や、バリスタ、抵抗、コンデンサ、線路等の受動素子等が挙げられる。
【００３７】
また、熱硬化性接着剤に用いられる熱硬化性樹脂としては、特に制限されず、例えば、エポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル系樹脂、ポリイミド、ポリオレフィン系樹脂、ポリエステル、ポリフェニレンオキサイド、液晶ポリマー、シリコーン樹脂、フッ素系樹脂等が挙げられ、これらを単独また は複数組み合わせて使用することができる。また、それらの樹脂組成物には、例えば、ゴム成分、無機フィラー（繊維を含む）、酸化物粉末等の適宜の添加剤、更には、他の添加助剤等を含めてもよい。
【００３８】
それから、先述したダイシングブレードＢ１とは異なる別のダイシングブレードＢ２等の適宜の切断手段を、図示矢印Ｙで示す方向（マザーボード１の延在面に垂直な方向）に移動させ、溝２内の接着剤５とともにマザーボード１をダイシングラインＤＬに沿って切断（この時点で「フルカット」が完了する）し、電子部品６が実装された個別基板１０（回路基板）上にその電子部品６を覆うようにシールドケース７が固定された複数の電子装置１００を得る（図６：第４工程）。こうして得られた電子装置１００は、個別基板１０の周縁に、溝２が分断されてなる切り欠き溝２０が形成され、その切り欠き溝２０にシールドケース７の側壁端部が嵌合するように構成されたものである。
【００３９】
なお、ダイシングブレードＢ１，Ｂ２の幅寸法の関係は、例えば、下記式（４）で表される。
Ｋｂ１＞Ｋｂ２＝Ｋａ …（４）
ここで、Ｋｂ２は、ダイシングブレードＢ２の幅を示す（Ｋｂ１及びＫａについては、式（１）〜式（３）参照）。
【００４０】
このようなシールドケース固定構造及びその方法、並びに、電子装置及びその製造方法によれば、接着剤５が溝２に確実に留どまってマザーボード１ひいては個別基板１０上に流動する（液広がりを起こす）ことがないので、装置の破損や性能劣化を防止することができる。また、シールドケース７の側壁端部が溝２に嵌合するように構成されるので、シールドケース７の特に横ずれ等を防止することができる。さらに、マザーボード１に一旦溝２を形成し、シールドケース７を固定してから個別基板１０毎に切断するので、従来の如く、集合基板に複数のスルーホールを高い位置精度で加工形成する必要がなく、また、シールドケース７の側壁に係合爪を設けるような加工も全く不要である。よって、従来に比してより簡便に、シールドケース７をマザーボード１に固定することが可能となる。またさらに、シールドケース７に特殊な係合爪を設ける必要がないので、従来懸念されるシールドケース７の破損の心配がない。
【００４１】
また、接着剤５として、導電性接着剤と熱硬化性接着剤を併用することにより、シールドケース７を接地しつつ、後工程における熱処理時のシールドケース７の位置ずれや脱落を防止することができる。さらに、マザーボード１の最終的な切断幅（ダイシングラインＤＬの幅）よりも幅広の溝２を形成しておくので、その溝２にシールドケース７を確実に且つ平易に挿嵌することができる。またさらに、そのように溝２を幅広に形成するので、ダイシングブレードＢ２とシールドケース７との干渉を防止し易くなる利点がある。加えて、溝２に導体層３を形成するので、その導体層３を介してシールドケース７を確実に接地することができる。
【００４２】
また、電子装置１００において、シールドケース７が切り欠き溝２０の深さ分、個別基板１０の側面に回りこんで、その部位をも覆うように設けられているので、シールドケース７の内部から、すなわち実装された電子回路６や内層回路から発生する電磁ノイズ、及び、シールドケース２の外部から侵入し得る電磁ノイズを、個別基板１０の一面側のみではなく、回路基板の側面側においても遮蔽することができる。これにより、電磁波シールド効果を有意に高めることも可能となる。
【００４３】
図７は、本発明によるシールドケース固定方法の好適な他の一実施形態を用いて、図１に示すマザーボード１から個別基板１０を分割して電子装置１００を得るまでの手順の一例の一部を示すプロセスフロー図であり、マザーボード１の厚さ方向断面の一部を示す。本実施形態は、導体層３をめっき形成（図４参照）せず、図３に例示する第１工程において、ダイシングブレードＢ１によるダイシングを所定の深さ位置で停止すること以外は、図２〜図６に示す手順と同様にして電子装置１００を得る方法の一例である。
【００４４】
すなわち、マザーボード１が、複数の絶縁層１ａと複数の配線層１ｂが交互に積層されてなる多層プリント配線基板の場合、基板内層であり且つ接地電位に接続される所定の配線層１ｂ（接地導体）が溝２の底部に露呈するように、ダイシングブレードＢ１によるマザーボード１のハーフカット（ハーフダイシング）を行い、その状態で溝２内に導電性接着剤を被着させ、そこにシールドケース７を挿嵌すれば、シールドケース７がその配線層１ｂを介して接地電位に接続され得る。よって、導体層３をめっき形成する工程を省略することが可能となる。
【００４５】
また、図８及び図９は、本発明によるシールドケース固定方法の好適な更に他の一実施形態を用いて、図１に示すマザーボード１から個別基板１０を分割して電子装置１００を得るまでの手順の一例の一部を示すプロセスフロー図であり、マザーボード１の厚さ方向断面の一部を示す。本実施形態は、マザーボード１として、ダイシングラインＤＬに沿って、予め、接地電位に接続されたビア導体３０等の埋め込み導体が形成されたものを用意し（ビア導体３０の形成が第６工程に相当する）、つまり、図２において、図８に示すマザーボード１を用い、図３に例示する第１工程において、そのビア導体３０ごと、ダイシングブレードＢ１によるマザーボード１のハーフカット（ハーフダイシング）を行うこと以外は、図２〜図６に示す手順と同様にして電子装置１００を得る方法の一例である。
【００４６】
このようにすれば、ダイシングラインＤＬに沿って溝２を形成する際にビア導体３０が同時に切削されると、ビア導体３０の残部が溝２の内壁に露呈して、接地導体に接続された導体層３３が形成される（第１工程、第５工程：図９）。この場合、ビア導体３０の幅（最大幅）は、ダイシングブレードＢ１よりも大きく設定される。マザーボード１が多層プリント配線基板等であれば、その製造過程において、配線層１ｂ，１ｂ間を接続するためのビア導体等の形成が不可欠であるから、ビア導体３０をそのような層間接続用のビア導体と同時に形成することができる。しがって、溝２を形成してからその内部にめっき処理を施すよりも、工数の増大を抑制することができる。
【００４７】
さらに、図３や図７に示す工程で溝２を形成する際、溝２の側壁に位置する配線層１ｂは、ダイシングブレードＢ１による切削によって溝２の側壁に十分に露呈し難い場合がある。これに対し、配線層１ｂに確実に接続されたビア導体３０を予め形成する本実施形態によれば、ビア導体３０から形成される導体層３３及び基板内層である配線層１ｂを介して、シールドケース７をより確実に接地することが可能となる。
【００４８】
なお、上述したとおり、本発明は上記各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、マザーボード１をハーフカット及びフルカットするために、ダイシングブレードＢ１，Ｂ２に代えて、レーザアブレーションやブラスト等の手法を用いてもよく、また、ハーフカットによって、溝２を形成する際に、ダイシングブレードＢ１よりも幅が狭いダイシングブレードＢ２をマザーボード１の面方向にスライドさせながら切削することにより、ダイシングラインＤＬよりも幅広の溝２を形成してもよい。また、図８及び図９に示す実施形態において、ビア導体３０及び導体層３３の底面を配線層１ｂのレベルに必ずしも合わせる必要はない、換言すれば、導体層３３が溝２の側壁においてのみ配線層１ｂと接続されていてもよい。
【００４９】
さらに、図１０に示す如く、シールドケース７の側壁と個別基板１０における切り欠き溝２の側壁との距離Ｌの最大値が、切り欠き溝２の底壁の幅Ｘよりも小さいと、シールドケース７が個別基板１０の外側に脱落することを防止することができるので好適である。なお、その距離Ｌの最大値が、先述したシールドケースの両側（左右）側壁と回路基板における切り欠き溝の両側（左右）側壁との距離の和に相当する。また、図１０においては、電子装置１００を構成する部材のうち、個別基板１０及びシールドケース７以外のものの表示を割愛した。加えて、シールドケース７を接地しない場合には、導体層３，３３を設けなくてもよい。また、シールドケース７は、箱型（例えば断面矩形を有する）のものでなくてもよく、他の任意の断面形状のものであってもよいし、さらに、設置状態における天壁や側壁が板状に閉じていなくてもよく、例えば、メッシュ状であっても構わない。
【産業上の利用可能性】
【００５０】
以上説明したとおり、本発明は、種々の電子部品、殊に高周波で動作する電子部品が搭載された回路基板のシールド全般、及び、電子装置、モジュール、ユニット、機器、設備、システム、並びに、それらの製造や運転に、広く且つ有効に利用することができる。
【符号の説明】
【００５１】
１…マザーボード（集合基板）、１ａ…絶縁層、１ｂ…配線層（一部、接地導体）、２…溝、３，３３…導体層、４…配線パターン（接地導体）、５…接着剤、６…電子部品、７…シールドケース、１０…個別基板、２０…切り欠き溝、３０…ビア導体（埋め込み導体）、１００…電子装置、ＤＬ…ダイシングライン（切断ライン）、Ｂ１，Ｂ２…ダイシングブレード。
【技術分野】
【０００１】
本発明は、電子部品が実装された回路基板にシールドケースを固定するための構造及びその方法、並びに、その構造を有する電子装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に、基板に、半導体装置（半導体ＩＣチップ等）等の能動部品、コンデンサ（キャパシタ）、インダクタ（コイル）、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路ユニットやプリント配線基板といった電子装置（機器）では、外部への電磁ノイズの漏洩や外部からの電磁ノイズの侵入を遮蔽したり、搭載された電子部品を外力から保護するべく、その電子部品を覆うように金属製のシールドケースが設けられる。
【０００３】
このシールドケースの回路基板への固定方法として、例えば特許文献１には、マザー基板（個片や個品と呼ばれる個別基板や子基板に分割され得る集合的な回路基板）にスルーホールで形成された係合凹部に、シールドケースの係合爪を挿入し、その部位を半田付けして両者を固定するシールドケース付き電子部品の製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５-３２２７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来の方法では、各個別基板に対応した位置に複数のスルーホールを穿設して係合凹部を形成するので、高精度での基板加工が必要とされ、加えて、シールドケースにも、それらのスルーホールに嵌合する係合爪を突設する必要がある。また、シールドケースの係合爪を基板のスルーホールに嵌合させる際にも、高い組立精度が必要となり、さらには、係合爪が基板と干渉してしまうと、その部位が破損してしまうおそれもある。それらの結果、部品加工が複雑になり、且つ、製造工数及びコストが増大してしまうといった問題がある。
【０００６】
そこで、本発明はかかる事情に鑑みてなされたものであり、電子部品が実装された回路基板上に、従来に比してより簡便にシールドケースを固定することが可能なシールドケース固定構造及びその方法、並びに、電子装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明によるシールドケースの固定方法は、回路基板上の電子部品を覆うシールドケースをその回路基板に固定する方法であって、回路基板としての個別基板を複数有する集合基板において、それらの個別基板を画定するための切断ラインに沿って溝を（実質的に連続的に）形成する第１工程と、その溝に接着剤を被着させる第２工程と、接着剤が被着した溝にシールドケースの側壁の端部を挿嵌し、接着剤を硬化させてシールドケースを集合基板に固定する第３工程と、その集合基板を切断ラインに沿って切断して複数の個別基板に分割する第４工程とを含む。
【０００８】
ここで、「切断ライン」は、集合基板に実際に描画されていてもいなくてもよく、例えば、集合基板をダイシングソー等でダイシングして個別基板を得る際に用いられる如く、集合基板上に形成された複数のアライメントマークで画定される仮想的な切断ライン（ダイシングライン）を含意する。
【０００９】
このように構成されたシールドケース固定方法では、電子部品が実装された集合基板に対して、切断ラインに沿って、予め、溝（トレンチ状の凹部）が形成され、その溝にシールドケースの側壁の端部が挿嵌された状態で、接着剤によって集合基板とシールドケースが固定され、その後、集合基板が切断ラインに沿って、ダイシング等の適宜の手法で複数の個別基板に切断分割され、これにより、電子部品が実装された個別基板（回路基板）にシールドケースが固定された電子装置が得られる。こうして、集合基板に溝を形成することにより、接着剤が溝に確実に留どまって回路基板面上に流動することがなく、しかも、シールドケースの一部（側壁端部）が溝に嵌まっているので、その動きが規制され、特にシールドケースの横ずれが防止される。また、集合基板に溝を形成するだけで、従来の如く、集合基板に複数のスルーホールを高い位置精度で加工形成する必要がなく、さらに、シールドケースの側壁に係合爪を設けるための加工も全く不要である。
【００１０】
このように、本発明によるシールドケース固定方法は、集合基板を完全に切断分割するのではなく、同様の切削手段によって溝を形成することにより、集合基板を一旦途中まで切断する意味において、便宜的に「ハーフカット方式」ということができる。これに対し、集合基板の個別基板毎にシールドケースを固定した後にそれを切断分割する方法は、集合基板を完全に切断する意味において、便宜的に「フルカット方式」ということができる。
【００１１】
また、第２工程においては、接着剤として、導電性接着剤及び／又は熱硬化性接着剤（導電性接着剤及び熱硬化性接着剤のうちの少なくとも一つ）を用いることができる。
【００１２】
例えば箱型のシールドケースを、多層プリント配線基板等の回路基板に固定する場合、通常、その回路基板表面における接地導体（接地電位に接続されるグラウンド配線パターン等の導体）が形成された又は露呈した部位にシールドケースの側壁端（すなわち開口端）を当接させ、半田等の導電性接着剤を介してシールドケースと回路基板を接合する方法が広く用いられる。
【００１３】
ただし、そのようにしてシールドケースが固定された回路基板からなる電子装置がリフロー等の熱印加処理によってマザーボード等に実装される際、半田等の導電性接着剤が加熱されて再溶融や軟化することに起因してシールドケースの位置ずれや脱落（特にシールドケースの天壁が鉛直下方へ向いた状態でリフローされる場合）が生じ得る。よって、接着剤として、導電性接着剤と熱硬化性接着剤を併用することにより、シールドケースを接地しつつ、後工程における熱処理時のシールドケースの位置ずれや脱落を好適に防止することができる。
【００１４】
具体的には、第１工程においては、溝の幅が切断ラインの幅（通常、集合基板を完全に切断（フルカット）するときに用いるダイシングソー等の切断手段によって削り取られる幅：切断手段の厚さに略相当する）よりも大きくなるように、溝を形成し、第４工程においては、集合基板の切断幅がその溝の幅よりも小さくなるように、集合基板を切断すると好ましい。
【００１５】
こうして、最終的な切断幅（略切断ラインの幅）よりも幅広の溝を集合基板に形成しておくことにより、その溝にシールドケースを確実に且つ平易に挿嵌することができる。また、個別基板が隣接しているので、一本の溝内に２つのシールドケースが配置されるが、比較的幅広に形成された溝よりも細幅で集合基板が切断されるので、切断手段とシールドケースが干渉することを防止し易くなる。
【００１６】
より具体的には、集合基板に設けられた接地導体（上述の如く、接地電位に接続される導体）に接続される導体層を形成する第５工程を含み、第３工程においては、その導体層とシールドケースを接続することが望ましい。これにより、溝内に側壁端部が挿嵌されたシールドケースを、導体層及び接地導体を介して接地することができる。
【００１７】
その際、第５工程においては、第１工程で形成された溝に導体をめっきし、そうして形成されためっき導体を導体層として接地導体（例えば、集合基板表面に露呈したグラウンド配線パターン）に接続し、第３工程において、シールドケースとめっき導体からなる導体層を接続するようにしてもよい。なお、この場合、集合基板が多層プリント配線基板等であれば、集合基板の内部に積層された接地導体が溝の内壁に露呈し得るので、そこに導体層としてのめっき導体を形成することにより、シールドケースは、集合基板表面に露呈した接地導体だけではなく、溝の内壁に露呈した接地導体にも接続され得る。
【００１８】
或いは、第５工程が、第１工程に先立って、切断ラインに沿って接地導体に接続された埋め込み導体（例えば、ビア導体、ビアプラグ等）を予め形成しておく第６工程と、その後に実行される第１工程とから構成されるようにしてもよい。こうすれば、第１工程において切断ラインに沿って溝を形成するときに、埋め込み導体も同時に切削され、その残部が溝の内壁に露呈し（埋め込み導体の残部が溝の内壁の一部を構成し）、接地導体に接続された導体層として機能する。回路基板が多層プリント配線基板等であれば、その製造過程において、層間を接続するためのビア導体等の形成が不可欠であるので、上記埋め込み導体もその層間接続用のビア導体と同時に形成することができ、溝を形成してからその内部にめっき処理を施すよりも、工程に与える負荷（工数の増大）を抑制することができる。
【００１９】
またさらに、第１工程においては、集合基板に設けられた接地導体が溝に露呈するように、その溝を形成し、第３工程においては、接地導体とシールドケースを接続するようにしても好適である。こうすれば、上述したような導体層をめっき形成する工程を省略することが可能となる。
【００２０】
また、本発明による電子装置の製造方法は、本発明のシールドケース固定方法を用いて有効に実施される方法であり、回路基板上に電子部品を実装し、上述したいずれかのシールドケース固定方法により、電子部品を覆うようにシールドケースを回路基板に固定する。
【００２１】
さらに、本発明によるシールドケース固定構造は、本発明のシールドケース固定方法を用いて有効に構成されるものであり、回路基板の周縁に切り欠き溝が形成されており、シールドケースの側壁端部が切り欠き溝に嵌合するように構成されている。すなわち、回路基板の周縁に形成された切り欠き溝は、回路基板としての個別基板が分割形成される前の集合基板に形成された「溝」が、切削によって分断されて形成されたものである。換言すれば、本発明における「切り欠き溝」とは、個片後の基板である個別基板の周縁に亘って設けられており、且つ、厚さ方向の途中まで切り欠かれたものを言う。
【００２２】
かかる構成のシールドケース固定構造においては、特許文献１に記載された従来品や、上述したフルカット方式で形成されたものに比して、シールドケースが切り欠き溝の深さ分、回路基板の側面に回りこんで、その部位をも覆うように設けられる。これにより、シールドケースの内部から、すなわち実装された電子回路や内層回路から発生する電磁ノイズ、及び、シールドケースの外部から侵入し得る電磁ノイズを、回路基板の一面側のみではなく、回路基板の側面側においても遮蔽することができるので、シールド効果を有意に高めることも可能である。
【００２３】
また、シールドケースの両側（左右）側壁と回路基板における切り欠き溝の両側（左右）側壁との距離（対向距離）の和が、切り欠き溝の底壁の幅よりも小さくなるように構成されていると好適である。このようにすれば、万一、シールドケースが最大限位置ずれしたとしても、シールドケースの側壁端部が切り欠き溝の底壁から外側に脱落し、且つ、それに起因して、シールドケースの天壁が電子基板や回路基板表面に接触してしまうことを防止することができる。
【００２４】
具体的には、切り欠き溝に形成されており、且つ、回路基板に設けられた接地導体、及び、シールドケースに接続された導体層を備えることが望ましい。
【００２５】
また、本発明による電子装置は、本発明のシールドケース固定構造を用いて有効に構成されるものであり、回路基板と、その回路基板上に実装された電子部品と、上述したシールドケース固定構造によって電子部品を覆うように回路基板に固定されたシールドケースとを備える。
【発明の効果】
【００２６】
本発明のシールドケース固定構造及びその方法、並びに、電子装置及びその製造方法によれば、集合基板の切断ラインに沿って予め溝を形成し、その溝にシールドケースを挿嵌した状態で、接着剤によって集合基板とシールドケースを固定し、その集合基板を切断ラインに沿って複数の個別基板に切断分割するので、従来に比してより簡便にシールドケースを固定することが可能となる。また、シールドケースに特殊な係合爪を設ける必要がないので、従来懸念されるシールドケースの破損の心配がない。さらに、接着剤が多少流動したとしても溝内に収まるので、接着剤が回路基板面上に拡散することを抑えることができ、また、その際、シールドケースも溝に嵌まってその動きが規制されるので、シールドケースの位置ずれも確実に抑止することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明に用いられる集合基板の一例を模式的に示す平面図（上面図）である。
【図２】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図３】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図４】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図５】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図６】本発明によるシールドケース固定方法の好適な一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図７】本発明によるシールドケース固定方法の好適な他の一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図８】本発明によるシールドケース固定方法の好適な更に他の一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図９】本発明によるシールドケース固定方法の好適な更に他の一実施形態を用いて、本発明の電子装置を得る手順の一例を示すプロセスフロー図である。
【図１０】電子装置１００の断面を示す概略図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限定されるものではない。さらに、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。またさらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００２９】
図１は、本発明に用いられる集合基板の一例を模式的に示す平面図（上面図）である。マザーボード１（集合基板；ワークボード、ワークシート等とも呼ばれる）は、例えば、多層プリント配線基板であって、複数の個別基板１０（個片、個品、子基板）の配線パターン群（配線層）が設けられた例えば約３００〜５００ｍｍ四方の基板である。このマザーボード１は、図示において一点鎖線で示される実体的な又は仮想的なダイシングラインＤＬ（切断ライン）に沿って、ダイシングソー等の適宜の切断手段を用いて、複数の個別基板１０に分割（いわゆる多数個取り）される。
【００３０】
図２〜図７は、それぞれ、本発明によるシールドケース固定方法の好適な一実施形態を用いて、図１に示すマザーボード１から個別基板１０を分割して電子装置１００を得るまでの手順の一例を示すプロセスフロー図であり、マザーボード１の厚さ方向断面の一部を示す。なお、ダイシングラインＤＬの位置を理解し易くするために、マザーボード１の断面にダイシングラインＤＬを便宜的に図示する。
【００３１】
まず、図１に示すマザーボード１を準備し、必要に応じて、適宜の粘着シート等（図示せず）の支持部材の上に固定する（図２）。次に、ダイシングソー等の適宜の切断手段に備わるダイシングブレードＢ１を、図示矢印Ｙで示す方向（マザーボード１の延在面に垂直な方向）に移動させ、マザーボード１の上面から所定深さまで切削する（すなわち、マザーボード１をその厚さ方向に「ハーフカット」する）。この際、ダイシングブレードＢ１の幅方向の中心をダイシングラインＤＬの中心に合致させる。この切削をダイシングラインＤＬに沿って行い、マザーボード１全体に碁盤目状（マトリックス状、井桁状）に溝２（トレンチ）を形成する（図３：第１工程）。
【００３２】
このときの各種寸法の関係を数式で明示すれば、例えば、下記式（１）〜式（３）に示すとおりである。
Ｋａ＜Ｋｂ１ …（１）
Ｃ１＝Ｃ２ …（２）
Ｋｌ＜Ｋｈ …（３）
【００３３】
ここで、Ｋａは、ダイシングラインＤＬの幅を示し、Ｋｂ１は、ダイシングブレードＢ１の幅を示し、Ｃ１及びＣ２は、ダイシングブレードＢ１及びダイシングラインＤＬの中心αと、溝２の両側壁との距離を示し、Ｋｌは、溝２の深さ（溝２の底壁とマザーボード１の上面との距離）を示し、Ｋｈは、マザーボード１の厚さを示す。
【００３４】
それから、その溝２の内壁（底壁及び側壁）に、適宜の導体（Ｃｕ等）めっきを施して導体層３を形成する。このめっき処理は、導体層３が、例えば、マザーボード１の表面や溝２の内壁に露呈したグラウンド配線パターン４等（接地導体）に接続するように実施する（図４：第５工程）。
【００３５】
次いで、溝２における適宜の部位に、半田等の導電性接着剤、及び、未硬化の熱硬化性接着剤（いずれも接着剤５）を塗布して被着させる（図５：第２工程）。その後、マザーボード１における個別基板に対応する位置に、電子部品６を実装（半田等の導電性接着剤で固着）し、さらに、開口を有する箱型のシールドケース７を、その側壁の端部が溝２に挿嵌されるように設置する。シールドケース７の側壁端部は、溝２の底壁において導体層３に電気的且つ機械的に接続される。また、シールドケース７の天壁（上壁）と電子部品６との間には空隙が画成され、電子部品６全体がシールドケース７で覆われる。そして、この状態で、マザーボード１全体にリフロー等の熱処理を施して接着剤５を硬化させることにより、電子部品６及びシールドケース７をマザーボード１に固定する（図５：第３工程）。
【００３６】
ここで、電子部品６の種類は特に制限されず、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣ、Ｆ-ＲｏｍやＳＤＲＡＭ等のメモリ系ＩＣ、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログＩＣ等の能動素子や、バリスタ、抵抗、コンデンサ、線路等の受動素子等が挙げられる。
【００３７】
また、熱硬化性接着剤に用いられる熱硬化性樹脂としては、特に制限されず、例えば、エポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル系樹脂、ポリイミド、ポリオレフィン系樹脂、ポリエステル、ポリフェニレンオキサイド、液晶ポリマー、シリコーン樹脂、フッ素系樹脂等が挙げられ、これらを単独また は複数組み合わせて使用することができる。また、それらの樹脂組成物には、例えば、ゴム成分、無機フィラー（繊維を含む）、酸化物粉末等の適宜の添加剤、更には、他の添加助剤等を含めてもよい。
【００３８】
それから、先述したダイシングブレードＢ１とは異なる別のダイシングブレードＢ２等の適宜の切断手段を、図示矢印Ｙで示す方向（マザーボード１の延在面に垂直な方向）に移動させ、溝２内の接着剤５とともにマザーボード１をダイシングラインＤＬに沿って切断（この時点で「フルカット」が完了する）し、電子部品６が実装された個別基板１０（回路基板）上にその電子部品６を覆うようにシールドケース７が固定された複数の電子装置１００を得る（図６：第４工程）。こうして得られた電子装置１００は、個別基板１０の周縁に、溝２が分断されてなる切り欠き溝２０が形成され、その切り欠き溝２０にシールドケース７の側壁端部が嵌合するように構成されたものである。
【００３９】
なお、ダイシングブレードＢ１，Ｂ２の幅寸法の関係は、例えば、下記式（４）で表される。
Ｋｂ１＞Ｋｂ２＝Ｋａ …（４）
ここで、Ｋｂ２は、ダイシングブレードＢ２の幅を示す（Ｋｂ１及びＫａについては、式（１）〜式（３）参照）。
【００４０】
このようなシールドケース固定構造及びその方法、並びに、電子装置及びその製造方法によれば、接着剤５が溝２に確実に留どまってマザーボード１ひいては個別基板１０上に流動する（液広がりを起こす）ことがないので、装置の破損や性能劣化を防止することができる。また、シールドケース７の側壁端部が溝２に嵌合するように構成されるので、シールドケース７の特に横ずれ等を防止することができる。さらに、マザーボード１に一旦溝２を形成し、シールドケース７を固定してから個別基板１０毎に切断するので、従来の如く、集合基板に複数のスルーホールを高い位置精度で加工形成する必要がなく、また、シールドケース７の側壁に係合爪を設けるような加工も全く不要である。よって、従来に比してより簡便に、シールドケース７をマザーボード１に固定することが可能となる。またさらに、シールドケース７に特殊な係合爪を設ける必要がないので、従来懸念されるシールドケース７の破損の心配がない。
【００４１】
また、接着剤５として、導電性接着剤と熱硬化性接着剤を併用することにより、シールドケース７を接地しつつ、後工程における熱処理時のシールドケース７の位置ずれや脱落を防止することができる。さらに、マザーボード１の最終的な切断幅（ダイシングラインＤＬの幅）よりも幅広の溝２を形成しておくので、その溝２にシールドケース７を確実に且つ平易に挿嵌することができる。またさらに、そのように溝２を幅広に形成するので、ダイシングブレードＢ２とシールドケース７との干渉を防止し易くなる利点がある。加えて、溝２に導体層３を形成するので、その導体層３を介してシールドケース７を確実に接地することができる。
【００４２】
また、電子装置１００において、シールドケース７が切り欠き溝２０の深さ分、個別基板１０の側面に回りこんで、その部位をも覆うように設けられているので、シールドケース７の内部から、すなわち実装された電子回路６や内層回路から発生する電磁ノイズ、及び、シールドケース２の外部から侵入し得る電磁ノイズを、個別基板１０の一面側のみではなく、回路基板の側面側においても遮蔽することができる。これにより、電磁波シールド効果を有意に高めることも可能となる。
【００４３】
図７は、本発明によるシールドケース固定方法の好適な他の一実施形態を用いて、図１に示すマザーボード１から個別基板１０を分割して電子装置１００を得るまでの手順の一例の一部を示すプロセスフロー図であり、マザーボード１の厚さ方向断面の一部を示す。本実施形態は、導体層３をめっき形成（図４参照）せず、図３に例示する第１工程において、ダイシングブレードＢ１によるダイシングを所定の深さ位置で停止すること以外は、図２〜図６に示す手順と同様にして電子装置１００を得る方法の一例である。
【００４４】
すなわち、マザーボード１が、複数の絶縁層１ａと複数の配線層１ｂが交互に積層されてなる多層プリント配線基板の場合、基板内層であり且つ接地電位に接続される所定の配線層１ｂ（接地導体）が溝２の底部に露呈するように、ダイシングブレードＢ１によるマザーボード１のハーフカット（ハーフダイシング）を行い、その状態で溝２内に導電性接着剤を被着させ、そこにシールドケース７を挿嵌すれば、シールドケース７がその配線層１ｂを介して接地電位に接続され得る。よって、導体層３をめっき形成する工程を省略することが可能となる。
【００４５】
また、図８及び図９は、本発明によるシールドケース固定方法の好適な更に他の一実施形態を用いて、図１に示すマザーボード１から個別基板１０を分割して電子装置１００を得るまでの手順の一例の一部を示すプロセスフロー図であり、マザーボード１の厚さ方向断面の一部を示す。本実施形態は、マザーボード１として、ダイシングラインＤＬに沿って、予め、接地電位に接続されたビア導体３０等の埋め込み導体が形成されたものを用意し（ビア導体３０の形成が第６工程に相当する）、つまり、図２において、図８に示すマザーボード１を用い、図３に例示する第１工程において、そのビア導体３０ごと、ダイシングブレードＢ１によるマザーボード１のハーフカット（ハーフダイシング）を行うこと以外は、図２〜図６に示す手順と同様にして電子装置１００を得る方法の一例である。
【００４６】
このようにすれば、ダイシングラインＤＬに沿って溝２を形成する際にビア導体３０が同時に切削されると、ビア導体３０の残部が溝２の内壁に露呈して、接地導体に接続された導体層３３が形成される（第１工程、第５工程：図９）。この場合、ビア導体３０の幅（最大幅）は、ダイシングブレードＢ１よりも大きく設定される。マザーボード１が多層プリント配線基板等であれば、その製造過程において、配線層１ｂ，１ｂ間を接続するためのビア導体等の形成が不可欠であるから、ビア導体３０をそのような層間接続用のビア導体と同時に形成することができる。しがって、溝２を形成してからその内部にめっき処理を施すよりも、工数の増大を抑制することができる。
【００４７】
さらに、図３や図７に示す工程で溝２を形成する際、溝２の側壁に位置する配線層１ｂは、ダイシングブレードＢ１による切削によって溝２の側壁に十分に露呈し難い場合がある。これに対し、配線層１ｂに確実に接続されたビア導体３０を予め形成する本実施形態によれば、ビア導体３０から形成される導体層３３及び基板内層である配線層１ｂを介して、シールドケース７をより確実に接地することが可能となる。
【００４８】
なお、上述したとおり、本発明は上記各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、マザーボード１をハーフカット及びフルカットするために、ダイシングブレードＢ１，Ｂ２に代えて、レーザアブレーションやブラスト等の手法を用いてもよく、また、ハーフカットによって、溝２を形成する際に、ダイシングブレードＢ１よりも幅が狭いダイシングブレードＢ２をマザーボード１の面方向にスライドさせながら切削することにより、ダイシングラインＤＬよりも幅広の溝２を形成してもよい。また、図８及び図９に示す実施形態において、ビア導体３０及び導体層３３の底面を配線層１ｂのレベルに必ずしも合わせる必要はない、換言すれば、導体層３３が溝２の側壁においてのみ配線層１ｂと接続されていてもよい。
【００４９】
さらに、図１０に示す如く、シールドケース７の側壁と個別基板１０における切り欠き溝２の側壁との距離Ｌの最大値が、切り欠き溝２の底壁の幅Ｘよりも小さいと、シールドケース７が個別基板１０の外側に脱落することを防止することができるので好適である。なお、その距離Ｌの最大値が、先述したシールドケースの両側（左右）側壁と回路基板における切り欠き溝の両側（左右）側壁との距離の和に相当する。また、図１０においては、電子装置１００を構成する部材のうち、個別基板１０及びシールドケース７以外のものの表示を割愛した。加えて、シールドケース７を接地しない場合には、導体層３，３３を設けなくてもよい。また、シールドケース７は、箱型（例えば断面矩形を有する）のものでなくてもよく、他の任意の断面形状のものであってもよいし、さらに、設置状態における天壁や側壁が板状に閉じていなくてもよく、例えば、メッシュ状であっても構わない。
【産業上の利用可能性】
【００５０】
以上説明したとおり、本発明は、種々の電子部品、殊に高周波で動作する電子部品が搭載された回路基板のシールド全般、及び、電子装置、モジュール、ユニット、機器、設備、システム、並びに、それらの製造や運転に、広く且つ有効に利用することができる。
【符号の説明】
【００５１】
１…マザーボード（集合基板）、１ａ…絶縁層、１ｂ…配線層（一部、接地導体）、２…溝、３，３３…導体層、４…配線パターン（接地導体）、５…接着剤、６…電子部品、７…シールドケース、１０…個別基板、２０…切り欠き溝、３０…ビア導体（埋め込み導体）、１００…電子装置、ＤＬ…ダイシングライン（切断ライン）、Ｂ１，Ｂ２…ダイシングブレード。
【特許請求の範囲】
【請求項１】
回路基板上の電子部品を覆うシールドケースを前記回路基板に固定するシールドケース固定方法であって、
前記回路基板としての個別基板を複数有する集合基板において、前記個別基板を画定するための切断ラインに沿って溝を形成する第１工程と、
前記溝に接着剤を被着させる第２工程と、
前記接着剤が被着した前記溝に前記シールドケースの側壁の端部を挿嵌し、前記接着剤を硬化させて前記シールドケースを前記集合基板に固定する第３工程と、
前記集合基板を前記切断ラインに沿って切断して前記複数の個別基板に分割する第４工程と、
を含むシールドケース固定方法。
【請求項２】
前記第２工程においては、前記接着剤として、導電性接着剤及び／又は熱硬化性接着剤を用いる、
請求項１記載のシールドケース固定方法。
【請求項３】
前記第１工程においては、前記溝の幅が前記切断ラインの幅よりも大きくなるように、前記溝を形成し、
前記第４工程においては、前記集合基板の切断幅が前記溝の幅よりも小さくなるように、前記集合基板を切断する、
請求項１又は２記載のシールドケース固定方法。
【請求項４】
前記集合基板に設けられた接地導体に接続される導体層を形成する第５工程を含み、
前記第３工程においては、前記導体層と前記シールドケースを接続する、
請求項１〜３のいずれか１項記載のシールドケース固定方法。
【請求項５】
前記第５工程においては、前記第１工程で形成された前記溝に導体をめっきし、形成されためっき導体を前記導体層として前記接地導体に接続し、
前記第３工程において、前記シールドケースと前記めっき導体を接続する、
請求項４記載のシールドケース固定方法。
【請求項６】
前記第５工程は、前記第１工程に先立って、前記切断ラインに沿って前記接地導体に接続された埋め込み導体を予め形成しておく第６工程と、前記第１工程とから構成される、
請求項４記載のシールドケース固定方法。
【請求項７】
前記第１工程においては、集合基板に設けられた接地導体が前記溝に露呈するように、該溝を形成し、
前記第３工程においては、前記接地導体と前記シールドケースを接続する、
請求項１〜３のいずれか１項記載のシールドケース固定方法。
【請求項８】
回路基板上に電子部品を実装し、
請求項１〜７のいずれか１項記載のシールドケース固定方法により、前記電子部品を覆うようにシールドケースを前記回路基板に固定する、
電子装置の製造方法。
【請求項９】
回路基板上の電子部品を覆うシールドケースが前記回路基板に固定された構造であって、
前記回路基板の周縁に切り欠き溝が形成されており、前記シールドケースの側壁端部が前記切り欠き溝に嵌合するように構成されている、
シールドケース固定構造。
【請求項１０】
前記切り欠き溝に形成されており、且つ、前記回路基板に設けられた接地導体、及び、前記シールドケースに接続された導体層を備える、
請求項９記載のシールドケース固定構造。
【請求項１１】
回路基板と、
前記回路基板上に実装された電子部品と、
請求項９又は１０記載のシールドケース固定構造によって前記電子部品を覆うように前記回路基板に固定されたシールドケースと、
を備える電子装置。
【請求項１】
回路基板上の電子部品を覆うシールドケースを前記回路基板に固定するシールドケース固定方法であって、
前記回路基板としての個別基板を複数有する集合基板において、前記個別基板を画定するための切断ラインに沿って溝を形成する第１工程と、
前記溝に接着剤を被着させる第２工程と、
前記接着剤が被着した前記溝に前記シールドケースの側壁の端部を挿嵌し、前記接着剤を硬化させて前記シールドケースを前記集合基板に固定する第３工程と、
前記集合基板を前記切断ラインに沿って切断して前記複数の個別基板に分割する第４工程と、
を含むシールドケース固定方法。
【請求項２】
前記第２工程においては、前記接着剤として、導電性接着剤及び／又は熱硬化性接着剤を用いる、
請求項１記載のシールドケース固定方法。
【請求項３】
前記第１工程においては、前記溝の幅が前記切断ラインの幅よりも大きくなるように、前記溝を形成し、
前記第４工程においては、前記集合基板の切断幅が前記溝の幅よりも小さくなるように、前記集合基板を切断する、
請求項１又は２記載のシールドケース固定方法。
【請求項４】
前記集合基板に設けられた接地導体に接続される導体層を形成する第５工程を含み、
前記第３工程においては、前記導体層と前記シールドケースを接続する、
請求項１〜３のいずれか１項記載のシールドケース固定方法。
【請求項５】
前記第５工程においては、前記第１工程で形成された前記溝に導体をめっきし、形成されためっき導体を前記導体層として前記接地導体に接続し、
前記第３工程において、前記シールドケースと前記めっき導体を接続する、
請求項４記載のシールドケース固定方法。
【請求項６】
前記第５工程は、前記第１工程に先立って、前記切断ラインに沿って前記接地導体に接続された埋め込み導体を予め形成しておく第６工程と、前記第１工程とから構成される、
請求項４記載のシールドケース固定方法。
【請求項７】
前記第１工程においては、集合基板に設けられた接地導体が前記溝に露呈するように、該溝を形成し、
前記第３工程においては、前記接地導体と前記シールドケースを接続する、
請求項１〜３のいずれか１項記載のシールドケース固定方法。
【請求項８】
回路基板上に電子部品を実装し、
請求項１〜７のいずれか１項記載のシールドケース固定方法により、前記電子部品を覆うようにシールドケースを前記回路基板に固定する、
電子装置の製造方法。
【請求項９】
回路基板上の電子部品を覆うシールドケースが前記回路基板に固定された構造であって、
前記回路基板の周縁に切り欠き溝が形成されており、前記シールドケースの側壁端部が前記切り欠き溝に嵌合するように構成されている、
シールドケース固定構造。
【請求項１０】
前記切り欠き溝に形成されており、且つ、前記回路基板に設けられた接地導体、及び、前記シールドケースに接続された導体層を備える、
請求項９記載のシールドケース固定構造。
【請求項１１】
回路基板と、
前記回路基板上に実装された電子部品と、
請求項９又は１０記載のシールドケース固定構造によって前記電子部品を覆うように前記回路基板に固定されたシールドケースと、
を備える電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−３８２７２（Ｐ２０１３−３８２７２Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７４１１８（Ｐ２０１１−１７４１１８）
【出願日】平成２３年８月９日（２０１１．８．９）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月９日（２０１１．８．９）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]