ダイナミックレンジ圧縮回路
【課題】 増幅部が出力可能な振幅範囲を最大限に活用し、かつ、入力段最大電圧の範囲内において入力信号の振幅の変化を出力信号の振幅変化に反映させることを可能にする。
【解決手段】 ダイナミックレンジ圧縮回路１００Ａは、増幅部１０の利得を低下させる減衰を増幅部１０内の所定のノードの信号に与える減衰器１８５を含み、増幅部１０の入力段最大電圧ＶＩＭＡＸと同じ振幅の入力信号ＶＩが与えられた場合に増幅部１０の出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴとなるように減衰器１８５により増幅部１０の利得を低下させ、増幅部１０の入力信号の振幅が入力段最大電圧ＶＩＭＡＸに満たない場合には、減衰器１８５により与える減衰の程度を増幅部１０の入力信号ＶＩの振幅の入力段最大電圧ＶＩＭＡＸからの減少分に応じて減らして増幅部１０の利得を増加させる。
【解決手段】 ダイナミックレンジ圧縮回路１００Ａは、増幅部１０の利得を低下させる減衰を増幅部１０内の所定のノードの信号に与える減衰器１８５を含み、増幅部１０の入力段最大電圧ＶＩＭＡＸと同じ振幅の入力信号ＶＩが与えられた場合に増幅部１０の出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴとなるように減衰器１８５により増幅部１０の利得を低下させ、増幅部１０の入力信号の振幅が入力段最大電圧ＶＩＭＡＸに満たない場合には、減衰器１８５により与える減衰の程度を増幅部１０の入力信号ＶＩの振幅の入力段最大電圧ＶＩＭＡＸからの減少分に応じて減らして増幅部１０の利得を増加させる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、オーディオ信号のダイナミックレンジ圧縮に好適なダイナミックレンジ圧縮回路に関する。
【背景技術】
【０００２】
オーディオ機器等では、ダイナミックレンジの広い入力オーディオ信号をスピーカから再生したときの再生音をリスナに聴こえやすくするために、ダイナミックレンジ圧縮の技術が用いられる場合が多い。このダイナミックレンジ圧縮は、入力オーディオ信号を増幅してスピーカから再生する際に、入力オーディオ信号の音量が小さい領域では増幅の利得を高くし、入力オーディオ信号の音量が大きい領域では増幅の利得を低くすることにより、広いダイナミックレンジを持った入力オーディオ信号をリスナが快く聴き取れる範囲内の音量の再生音として出力する技術である（例えば特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１１０３６２号公報
【特許文献２】特開２００５−３０２１８６号公報
【特許文献３】特開２００７−１０４４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来技術の下では、増幅器の出力信号波形にクリップを生じさせない限界である出力リミット電圧ＶＯＬＭＴよりも一定電圧だけ低い電圧を閾値とし、増幅器の出力信号ＶＯの振幅がこの閾値以上となる領域において増幅器の利得を低下させることによりダイナミックレンジ圧縮を行っていた。このため、前段の回路から増幅器に与えられる入力信号の最大振幅である入力段最大電圧ＶＩＭＡＸが大きい場合には、図１２（ａ）に示すように、増幅器の入力信号ＶＩの振幅が入力段最大電圧ＶＩＭＡＸに到達する前に増幅器の出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴに到達し、それ以上の入力信号ＶＩの振幅の増加を出力信号ＶＯの振幅の増加として反映させることができないという問題があった。また、入力段最大電圧ＶＩＭＡＸが小さい場合には、図１２（ｂ）に示すように、増幅器の入力信号ＶＩが入力段最大電圧ＶＩＭＡＸに到達した状態でも、増幅器の出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴよりも低くなる問題があった。
【０００５】
本発明は以上説明した事情に鑑みてなされたものであり、増幅器が出力可能な振幅範囲を最大限に活用し、かつ、入力段最大電圧の範囲内において入力信号の振幅の変化を出力信号の振幅変化に反映させることを可能にするダイナミックレンジ圧縮回路を提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明は、増幅部の利得を低下させる減衰を前記増幅部内の所定のノードの信号に与える減衰手段を含み、前記増幅部の入力段最大電圧と同じ振幅の入力信号が前記増幅部に与えられた場合に前記増幅部の出力信号の振幅が任意の出力リミット電圧となるように前記減衰手段により前記増幅部の利得を低下させ、前記増幅部の入力信号の振幅が前記入力段最大電圧に満たない場合には、前記減衰手段により与える減衰の程度を前記増幅部の入力信号の振幅の前記入力段最大電圧からの減少分に応じて減らして前記増幅部の利得を増加させる利得制御手段を具備することを特徴とするダイナミックレンジ圧縮回路を提供する。
【０００７】
かかる発明によれば、増幅部に対する入力信号の振幅が入力段最大振幅である場合に、増幅部の出力信号の振幅が出力リミット電圧となるように増幅部の利得が制御される。また、増幅部の入力信号の振幅が入力段最大振幅よりも小さい領域では、入力信号の振幅の入力段最大振幅からの減少の程度に応じて、入力段最大振幅の入力信号の増幅を行う場合の増幅部の利得から増幅部の利得を増加させる制御が行われる。従って、増幅部が出力可能な振幅範囲を最大限に活用し、かつ、入力段最大電圧の範囲内において入力信号の振幅の変化を出力信号の振幅変化に反映させることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の第１実施形態であるダイナミックレンジ圧縮回路１００Ａを備えたパワーアンプの構成を示す回路図である。
【図２】同実施形態において実現されるダイナミックレンジ圧縮特性を例示する図である。
【図３】同実施形態において、増幅部１０に対するオーディオ入力信号ＶＩの電圧値を負の入力段最大電圧−ＶＩＭＡＸから正の入力段最大電圧＋ＶＩＭＡＸまでの範囲内において変化させたときのオーディオ出力信号ＶＯの電圧値の変化と、電圧依存型分圧回路１５０ＡのＰチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６のＯＮ／ＯＦＦ状態の変化を示す図である。
【図４】同実施形態におけるパワーアンプの各部の信号波形を示す図である。
【図５】この発明の第２実施形態であるダイナミックレンジ圧縮回路１００Ｂを備えたパワーアンプの構成を示す回路図である。
【図６】この発明の第３実施形態であるダイナミックレンジ圧縮回路１００Ｃを備えたパワーアンプの構成を示す回路図である。
【図７】この発明の第４実施形態であるダイナミックレンジ圧縮回路１００Ｄを備えたパワーアンプの構成を示す回路図である。
【図８】同実施形態における誤差積分器３００とパルス幅変調器３５０と三角波発生器３８０と、減衰制御部１８０Ｄにおける減衰パルス発生部１９１の構成を示す回路図である。
【図９】同実施形態における増幅部１０Ｄの各部の信号波形を示す波形図である。
【図１０】同実施形態における減衰制御部１８０Ｄの各部の波形を示す波形図である。
【図１１】この発明の第５実施形態であるダイナミックレンジ圧縮回路１００Ｅを備えたパワーアンプの構成を示す回路図である。
【図１２】従来技術により実現されるダイナミックレンジ圧縮特性を例示する図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、この発明の一実施形態について説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態であるダイナミックレンジ圧縮回路１００Ａを備えたパワーアンプの構成を示す回路図である。図１において、増幅部１０は、シングルエンド型の増幅回路であり、抵抗値Ｒ１を有する抵抗１１と、抵抗値Ｒ２を有する抵抗１２と、抵抗値Ｒ３を有する抵抗１３と、抵抗値Ｒ４を有する抵抗１４と、差動増幅器２０とにより構成されている。ここで、抵抗１１、１２、１３および１４は、パワーアンプの入力端子１および出力端子２間に直列に介挿されている。また、差動増幅器２０は、正相入力端子（プラス端子）が接地され、逆相入力端子（マイナス端子）が抵抗１３および１４間のノードに接続されている。そして、差動増幅器２０の出力端子がパワーアンプの出力端子２に接続されている。この出力端子２には、スピーカやローパスフィルタ等からなる負荷（図示略）が接続される。
【００１０】
増幅部１０の前段には、図示しない入力段回路が設けられている。この入力段回路は、所定の入力段最大電圧±ＶＩＭＡＸの範囲内の振幅を持ったオーディオ入力信号ＶＩを増幅部１０の入力端子１に供給する。ここで、入力段最大電圧±ＶＩＭＡＸは、例えば入力段回路の電源電圧により定まる。
【００１１】
増幅部１０は、入力端子１に与えられるオーディオ入力信号ＶＩを増幅することにより、オーディオ出力信号ＶＯを出力端子２から出力する。本実施形態において、増幅部１０が出力するオーディオ出力信号ＶＯの振幅は、予め指定された出力リミット電圧±ＶＯＬＭＴの範囲内に制限される。この出力リミット電圧±ＶＯＬＭＴは、例えば図１に示すパワーアンプが搭載されたオーディオ機器の筐体に設けられた操作子の操作等により指定される。
【００１２】
ダイナミックレンジ圧縮回路１００Ａは、増幅部１０におけるオーディオ入力信号ＶＩとオーディオ出力信号ＶＯとの関係が、予め指定されたダイナミックレンジ圧縮特性に従ったものとなるように、オーディオ入力信号ＶＩの振幅に応じて増幅部１０の利得を制御する回路である。
【００１３】
図２（ａ）および（ｂ）は本実施形態において実現されるダイナミックレンジ圧縮特性を各々例示するものであり、図２（ａ）は入力段最大電圧ＶＩＭＡＸが大きい場合を、図２（ｂ）は入力段最大電圧ＶＩＭＡＸが小さい場合を各々示している。本実施形態において実現されるダイナミックレンジ圧縮特性の特徴は次の通りである。
【００１４】
ａ．オーディオ入力信号ＶＩの振幅が入力段最大電圧ＶＩＭＡＸである場合にオーディオ出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴとなる。本実施形態では、このオーディオ入力信号ＶＩ＝ＶＩＭＡＸおよびオーディオ出力信号ＶＯ＝ＶＯＬＭＴにより定まるＶＩ−ＶＯ座標系での点（ＶＩＭＡＸ，ＶＯＬＭＴ）を到達点Ｑと呼ぶ。増幅部１０の利得Ｇは、この到達点Ｑにおいて最小値ＧＭＩＮ＝ＶＯＬＭＴ／ＶＩＭＡＸとなる。
【００１５】
ｂ．オーディオ入力信号ＶＩの振幅が入力段最大電圧ＶＩＭＡＸ以下の領域では、オーディオ入力信号ＶＩの振幅の入力段最大電圧ＶＩＭＡＸからの減少分の増加に応じて増幅部１０の利得が最小値ＧＭＩＮから増加する。
【００１６】
ｃ．オーディオ入力信号ＶＩの振幅を入力段最大電圧ＶＩＭＡＸから減少させていくと、増幅部１０の利得Ｇは、やがて最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）に達する。この利得Ｇが最大利得Ｇ０に到達する点Ｚよりもオーディオ入力信号ＶＩの振幅が低い領域では、オーディオ入力信号ＶＩの振幅によらず、増幅部１０の利得Ｇは最大利得Ｇ０となる。本実施形態では、オーディオ入力信号ＶＩの振幅を入力段最大電圧ＶＩＭＡＸから下げていった場合に利得Ｇが最大利得Ｇ０に到達する点Ｚを境にして、ダイナミックレンジ圧縮特性が折れ曲がる。そこで、本実施形態では、この点Ｚを折れ点と呼び、この折れ点Ｚにおけるオーディオ出力信号ＶＯの電圧値を折れ点出力電圧ＶＯＺ、この折れ点Ｚにおけるオーディオ入力信号ＶＩの電圧値を折れ点入力電圧ＶＩＺと呼ぶ。
【００１７】
本実施形態によるダイナミックレンジ圧縮回路１００Ａは、図１に示すように、リファレンス電圧生成部１１０Ａと、減衰制御部１８０とにより構成されている。これらのリファレンス電圧生成部１１０Ａおよび減衰制御部１８０は、上記ダイナミックレンジ圧縮特性を実現するための利得制御手段を構成している。ここで、リファレンス電圧生成部１１０Ａは、増幅部１０に対するオーディオ入力信号ＶＩを分圧することにより、ダイナミックレンジ圧縮のための制御信号であるリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎを生成する回路である。また、減衰制御部１８０は、増幅部１０に対するオーディオ入力信号ＶＩを所定の分圧比で分圧した電圧、より具体的には抵抗１２および１３間のノードに発生する電圧Ｖ２３の正および負のピークがリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎと一致するように増幅部１０の利得を制御する回路である。
【００１８】
本実施形態において、リファレンス電圧生成部１１０Ａは、オーディオ入力信号ＶＩの振幅に応じたリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎとして、図２（ａ）および（ｂ）に例示するダイナミックレンジ圧縮特性におけるオーディオ出力信号ＶＯの振幅値に±Ｒ３／Ｒ４を乗算した電圧値を各々有するものを発生する。
【００１９】
減衰制御部１８０は、コンパレータ１８１および１８２と、ＯＲゲート１８３と、時定数回路１８４と、減衰器１８５とにより構成されている。コンパレータ１８１は、増幅部１０における抵抗１２および１３間のノードの電圧Ｖ２３がリファレンス電圧Ｖｒｅｆｐより低いときはＬレベルを、リファレンス電圧Ｖｒｅｆｐより高いときはＨレベルを出力する回路である。コンパレータ１８２は、同電圧Ｖ２３がリファレンス電圧Ｖｒｅｆｎより高いときはＬレベルを、リファレンス電圧Ｖｒｅｆｎより低いときはＨレベルを出力する回路である。ＯＲゲート１８３は、コンパレータ１８１および１８２の両方の出力信号がＬレベルである場合はＬレベルを、少なくとも一方がＨレベルである場合はＨレベルを出力する。時定数回路１８４は、ＯＲゲート１８３の出力信号が立ち上がるときは所定のアタック時間を掛けて出力信号を立ち上げ、ＯＲゲート１８３の出力信号が立ち下がるときには所定のリリース時間を掛けて出力信号を立ち下げる回路である。減衰器１８５は、抵抗１１および１２間のノードの信号の振幅を時定数回路１８４の出力信号のレベル上昇に応じて減衰させ、増幅部１０の利得を低下させる。
【００２０】
次に本実施形態におけるリファレンス電圧生成部１１０Ａの構成の詳細について説明する。図１に示すように、リファレンス電圧生成部１１０Ａは、第１の電圧依存型分圧回路１２０Ａおよび第２の電圧依存型分圧回路１５０Ａと、２個のピークホールド回路１７１および１７２とにより構成されている。第１の電圧依存型分圧回路１２０Ａにおいて、電圧入力端子１２１ｐには、正の入力段最大電圧＋ＶＩＭＡＸが与えられる。この電圧入力端子１２１ｐと接地線との間には、抵抗値Ｒ１＋Ｒ２を有する抵抗１２２ｐと、抵抗値Ｒ３を有する抵抗１２３ｐが直列に介挿されている。
【００２１】
差動増幅器１２４ｐは、抵抗１２２ｐおよび１２３ｐ間のノードに発生する電圧ＶＡｐと、正の入力リミット電圧＋ＶＩＬＭＴとを比較し、ＶＡｐ＜＋ＶＩＬＭＴである場合には出力信号を正方向に変化させ、ＶＡｐ＞＋ＶＩＬＭＴである場合には出力信号を負方向に変化させる回路である。ここで、正の入力リミット電圧＋ＶＩＬＭＴは、パワーアンプの外部から設定される任意の電圧である。この例では、正の入力リミット電圧＋ＶＩＬＭＴは、増幅部１０の出力電圧ＶＯが出力リミット電圧−ＶＯＬＭＴとなるときの抵抗１２および１３間のノードの電圧であり、ＶＩＬＭＴ＝＋ＶＯＬＭＴ・Ｒ３／Ｒ４となる。電圧差動増幅器１２４ｐの出力端子と抵抗１２２ｐおよび１２３ｐ間のノードとの間には電圧依存型抵抗器１３０Ａが介挿されている。この電圧依存型抵抗器１３０Ａは、差動増幅器１２４ｐの出力電圧ＶＣｐに依存して抵抗値が変化する抵抗器である。差動増幅器１２４ｐおよび電圧依存型抵抗器１３０Ａは負帰還ループを構成している。この負帰還ループにより、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐを入力リミット電圧＋ＶＩＬＭＴに一致させる制御が行われる。
【００２２】
電圧依存型抵抗器１３０Ａは、Ｐチャネル電界効果トランジスタ（以下、単にＰチャネルトランジスタという）１３１および１３２と、定電流源１３３とを有している。ここで、Ｐチャネルトランジスタ１３１は、ソースが差動増幅器１２４ｐの出力端子に接続され、ドレインおよびゲートが定電流源１３３を介して負電源−ＶＤＤに接続されている。Ｐチャネルトランジスタ１３２は、ソースが抵抗１２２ｐおよび１２３ｐ間のノードと差動増幅器１２４ｐの逆相入力端子に接続され、ゲートがＰチャネルトランジスタ１３１のゲートおよびドレインに接続され、ドレインが負電源−ＶＤＤに接続されている。
【００２３】
このような構成において、Ｐチャネルトランジスタ１３１のゲートおよびドレインとＰチャネルトランジスタ１３２のゲートの接続点の電圧ＶＧＰは、差動増幅器１２４ｐの出力電圧ＶＣｐからＰチャネルトランジスタ１３１の閾値電圧だけ低下した電圧となる。
【００２４】
ここで、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが入力リミット電圧＋ＶＩＬＭＴよりも高くなって差動増幅器１２４ｐの出力電圧ＶＣｐが負方向に変化すると、Ｐチャネルトランジスタ１３１および１３２のゲート電圧ＶＧＰも負方向に変化する。この結果、Ｐチャネルトランジスタ１３２のＯＮ抵抗が小さくなり、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが低下する。
【００２５】
逆に抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが入力リミット電圧＋ＶＩＬＭＴよりも低くなって差動増幅器１２４ｐの出力電圧ＶＣｐが正方向に変化すると、Ｐチャネルトランジスタ１３１および１３２のゲート電圧ＶＧＰも正方向に変化する。この結果、Ｐチャネルトランジスタ１３２のＯＮ抵抗が大きくなり、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが上昇する。このような負帰還が働く結果、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐは入力リミット電圧＋ＶＩＬＭＴに一致することとなる。
【００２６】
このように本実施形態では、抵抗１２２ｐおよび１２３ｐに対して入力段最大電圧ＶＩＭＡＸが与えられた状態において、Ｐチャネルトランジスタ１３２のＯＮ抵抗が抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐを入力リミット電圧ＶＩＬＭＴに一致させるＯＮ抵抗となるように、Ｐチャネルトランジスタ１３２のゲート電圧ＶＧＰが調整される。
【００２７】
このゲート電圧ＶＧＰは、Ｐチャネルトランジスタ１３２のトランジスタサイズに依存した電圧値となる。本実施形態では、Ｐチャネルトランジスタ１３２をＯＦＦとした場合における抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐｏｆｆ＝ＶＩＭＡＸ・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）よりも入力リミット電圧ＶＩＬＭＴが低いことを前提としている。そして、本実施形態では、抵抗１２２ｐおよび１２３ｐ間のノードと電源−ＶＤＤとの間に介挿されたＰチャネルトランジスタ１３２ｐに電流を流すことにより、抵抗１２２ｐおよび１２３ｐ間のノードの電圧を低下させ、同ノードの電圧が入力リミット電圧ＶＩＬＭＴとなるようにＰチャネルトランジスタ１３２ｐのゲート電圧ＶＧＰを調整している。ここで、Ｐチャネルトランジスタ１３２のトランジスタサイズが小さい場合には、抵抗１２２ｐおよび１２３ｐ間のノードの電圧を入力リミット電圧ＶＩＬＭＴまで低下させるに足る電流をＰチャネルトランジスタ１３２に流すために、Ｐチャネルトランジスタ１３２のゲートおよびソース間電圧｜ＶＧＰ−ＶＩＬＭＴ｜を大きくする必要があり、ゲート電圧ＶＧＰは入力リミット電圧ＶＩＬＭＴから負方向に大きく隔たった電圧値となる。これに対し、Ｐチャネルトランジスタ１３２のトランジスタサイズが大きい場合には、Ｐチャネルトランジスタ１３２のゲートおよびソース間電圧｜ＶＧＰ−ＶＩＬＭＴ｜をそれ程大きくしなくても、抵抗１２２ｐおよび１２３ｐ間のノードの電圧を入力リミット電圧ＶＩＬＭＴまで低下させるに足る電流をＰチャネルトランジスタ１３２に流すことができる。従って、ゲート電圧ＶＧＰは前者の場合よりも高い電圧値となる。
【００２８】
上述した折れ点入力電圧ＶＩＺは、このゲート電圧ＶＧＰにより決定される。従って、所望の折れ点入力電圧ＶＩＺに合せてＰチャネルトランジスタ１３２のトランジスタサイズを決定すればよい。
【００２９】
差動増幅器１２５、抵抗１２６および１２７は、差動増幅器１２４ｐの出力電圧ＶＣｐの極性を反転した電圧ＶＣｎ＝−ＶＣｐを発生する極性反転回路１２８を構成している。この極性反転回路１２８が発生する電圧ＶＣｎは、電圧依存型抵抗器１４０Ａに供給される。
【００３０】
電圧依存型抵抗器１４０Ａは、Ｎチャネル電界効果トランジスタ（以下、単にＮチャネルトランジスタという）１４１と、定電流源１４３とを有している。Ｎチャネルトランジスタ１４１は、ソースに対して極性反転回路１２８の出力電圧ＶＣｎが与えられ、ドレインおよびゲートが定電流源１４３を介して正電源＋ＶＤＤに接続されている。このＮチャネルトランジスタ１４１のゲート電圧ＶＧＮは、極性反転回路１２８の出力電圧ＶＣｎ＝−ＶＣｐをＮチャネルトランジスタ１４１の閾値電圧だけ上昇させた電圧となる。このＮチャネルトランジスタ１４１とＰチャネルトランジスタ１３１は、閾値電圧の絶対値がほぼ等しい値となっている。従って、Ｎチャネルトランジスタ１４１のゲート電圧ＶＧＮは、Ｐチャネルトランジスタ１３２のゲート電圧ＶＧＰの極性を反転させたものとほぼ一致した電圧となる。
【００３１】
第２の電圧依存型分圧回路１５０Ａは、入力端子１および接地線間に直列に介挿された抵抗１５１および１５２と、各々電圧依存型抵抗器として機能するＰチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６とにより構成されている。ここで、抵抗１５１は抵抗値Ｒ１＋Ｒ２を有し、抵抗１５２は抵抗値Ｒ３を有する。Ｐチャネルトランジスタ１５５は、ソースが抵抗１５１および１５２間のノードに接続されており、ゲートが電圧依存型分圧回路１２０ＡにおけるＰチャネルトランジスタ１３２のゲートに接続されており、ドレインが負電源−ＶＤＤに接続されている。このＰチャネルトランジスタ１５５は、Ｐチャネルトランジスタ１３２と同じトランジスタサイズを有している。また、Ｎチャネルトランジスタ１５６は、ソースが抵抗１５１および１５２の間のノードに接続されており、ゲートが電圧依存型分圧回路１２０ＡにおけるＮチャネルトランジスタ１４１のゲートに接続されており、ドレインが正電源＋ＶＤＤに接続されている。このＮチャネルトランジスタ１５６は、同じ絶対値のドレインおよびソース間電圧が与えられた場合に同じ絶対値のドレイン電流が流れるように、Ｐチャネルトランジスタ１５５のトランジスタサイズに合せて、そのトランジスタサイズが決定されている。
【００３２】
ピークホールド回路１７１は、抵抗１５１および１５２間のノードの電圧ＶＢに基づいて正のリファレンス電圧Ｖｒｅｆｐを生成する回路であり、ピークホールド回路１７２は、抵抗１５１および１５２間のノードの電圧ＶＢに基づいて負のリファレンス電圧Ｖｒｅｆｎを生成する回路である。さらに詳述すると、ピークホールド回路１７１は、抵抗１５１および１５２間のノードの電圧ＶＢに発生する正のピークに追従してリファレンス電圧Ｖｒｅｆｐを立ち上げ、電圧ＶＢの正のピーク以降は所定の時定数に従ってリファレンス電圧Ｖｒｅｆｐを０Ｖに向けて減衰させる。また、ピークホールド回路１７２は、抵抗１５１および１５２間のノードの電圧ＶＢに発生する負のピークに追従してリファレンス電圧Ｖｒｅｆｎを立ち下げ、電圧ＶＢの負のピーク以降は所定の時定数に従ってリファレンス電圧Ｖｒｅｆｎの絶対値を０Ｖに向けて減衰させる。
【００３３】
本実施形態において、ピークホールド回路１７１および１７２は、抵抗１２および１３間の電圧Ｖ２３と抵抗１５１および１５２間のノードの電圧ＶＢとの間に位相差が生じる場合に、この位相差に起因した誤動作が発生するのを防止する役割を果たしている。
【００３４】
さらに詳述すると、次の通りである。仮にピークホールド回路１７１および１７２がなかったとすると、オーディオ入力信号ＶＩの振幅が小さく、Ｐチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６の両方がＯＦＦの状態でも、電圧Ｖ２３と電圧ＶＢとの間に位相差が生じた場合に、電圧Ｖ２３およびＶＢの大小関係が入れ替わる都度、コンパレータ１８１および１８２の各出力信号にレベル反転が生じ、減衰器１８５による抵抗１１および１２間のノードの信号の減衰が不要に行われる。
【００３５】
そこで、本実施形態では、電圧ＶＢをコンパレータ１８１および１８２に直接与えるのではなく、ピークホールド回路１７１および１７２に与え、このピークホールド回路１７１および１７２から得られるリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎをコンパレータ１８１および１８２に与えるようにしているのである。この構成によれば、オーディオ入力信号ＶＩの振幅が小さく、抵抗１２および１３間の電圧Ｖ２３がリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎ間の範囲内に収まっている場合にはコンパレータ１８１および１８２の出力信号がＨレベルとならず、上記のような誤動作は発生しない。
以上が本実施形態によるダイナミックレンジ圧縮回路１００Ａの詳細である。
【００３６】
次に本実施形態の動作を説明する。図３は増幅部１０に対するオーディオ入力信号ＶＩの電圧値を負の入力段最大電圧−ＶＩＭＡＸから正の入力段最大電圧＋ＶＩＭＡＸまでの範囲内において変化させたときのオーディオ出力信号ＶＯの電圧値の変化と、第２の電圧依存型分圧回路１５０ＡのＰチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６のＯＮ／ＯＦＦ状態の変化を示す図である。
【００３７】
入力オーディオ信号ＶＩの電圧値が入力段最大電圧＋ＶＩＭＡＸである場合、第２の電圧依存型分圧回路１５０Ａにおける抵抗１５１および１５２間のノードの電圧ＶＢは、入力リミット電圧＋ＶＩＬＭＴになる。これは次の理由による。第１に、第２の電圧依存型分圧回路１５０Ａでは、第１の電圧依存型分圧回路１２０Ａの抵抗１２２ｐおよび１２３ｐに印加されるものと同じ入力段最大電圧ＶＩＭＡＸが抵抗１５１および１５２に対して印加されるからである。第２に、第１の電圧依存型分圧回路１２０ＡのＰチャネルトランジスタ１３２に印加されるものと同じゲート電圧ＶＧＰがＰチャネルトランジスタ１５５に印加されるため、Ｐチャネルトランジスタ１５５のＯＮ抵抗ＲｏｎがＰチャネルトランジスタ１３２のＯＮ抵抗と同じになるからである。第３に、殆どの場合、Ｎチャネルトランジスタ１５６には負のゲート電圧ＶＧＮが与えられるため、入力端子１に対して入力段最大電圧ＶＩＭＡＸが印加された状態において、Ｎチャネルトランジスタ１５６はＯＦＦとなるからである。
【００３８】
従って、入力オーディオ信号ＶＩに入力段最大電圧＋ＶＩＭＡＸと同じ大きさの正のピークが生じると、抵抗１５１および１５２間のノードに入力リミット電圧＋ＶＩＬＭＴと同じ電圧値の正のピークが発生し、この正のピークのピーク値＋ＶＩＬＭＴがピークホールド回路１７１に正のリファレンス電圧Ｖｒｅｆｐとして保持される。この状態では、増幅部１０の抵抗１２および１３間のノードの電圧Ｖ２３がリファレンス電圧Ｖｒｅｆｐ＝＋ＶＩＬＭＴを越えると、ＯＲゲート１８３からＨレベルの信号が出力され、減衰部１８５により抵抗１１および１２間のノードの信号が減衰される。このような負帰還制御が働く結果、抵抗１２および１３間のノードの電圧Ｖ２３はリファレンス電圧Ｖｒｅｆｐ＝＋ＶＩＬＭＴまで低下し、増幅部１０が出力するオーディオ出力信号ＶＯの振幅は出力リミット電圧ＶＯＬＭＴ＝−ＶＩＬＭＴ・Ｒ４／Ｒ３となる。
【００３９】
次に入力オーディオ信号ＶＩの電圧値が入力段最大電圧ＶＩＭＡＸから０Ｖに向けて低下してゆくと、抵抗１５１および１５２間のノードの電圧ＶＢが０Ｖに向かって低下するため、Ｐチャネルトランジスタ１５５のゲートおよびソース間電圧が減少し、Ｐチャネルトランジスタ１５５のＯＮ抵抗Ｒｏｎが次第に大きくなる。
【００４０】
以下、この過程における抵抗１２および１３間のノードの電圧Ｖ２３と抵抗１５１および１５２間のノードの電圧ＶＢとの関係について説明する。まず、抵抗１２および１３間のノードの電圧Ｖ２３は、次式により与えられる。
Ｖ２３＝ＶＩ・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３） ……（１）
＝ＶＩ・α１
ここで、α１は分圧比であり、α１＝Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）である。
【００４１】
一方、抵抗１５１および１５２間のノードの電圧ＶＢは、次式により与えられる。
ＶＢ＝ＶＩ・Ｒｘ／（Ｒ１＋Ｒ２＋Ｒｘ） ……（２）
＝ＶＩ・α２
ここで、α２は分圧比であり、α２＝Ｒｘ／（Ｒ１＋Ｒ２＋Ｒｘ）である。また、抵抗値Ｒｘは、抵抗１５２（抵抗値Ｒ３）とこれに並列接続されたＰチャネルトランジスタ１５５またはＮチャネルトランジスタ１５６のＯＮ抵抗（抵抗値Ｒｏｎ）とからなる回路の合成抵抗であり、次式により与えられる。
Ｒｘ＝Ｒ３・Ｒｏｎ／（Ｒ３＋Ｒｏｎ） ……（３）
【００４２】
Ｐチャネルトランジスタ１５５のＯＮ抵抗ＲｏｎがＰチャネルトランジスタ１３２のＯＮ抵抗と同じである場合、Ｒｘ＜Ｒ３となるため、α２＜α１となる。α２＜α１の状態では、減衰器１８５による減衰が行われないと、抵抗１２および１３間のノードの電圧Ｖ２３が抵抗１５１および１５２間のノードの電圧ＶＢから生成されるリファレンス電圧Ｖｒｅｆｐよりも大きくなる。従って、減衰器１８５により抵抗１１および１２間のノードの信号を減衰させて抵抗１２および１３間のノードの電圧Ｖ２３をリファレンス電圧Ｖｒｅｆｐに一致させる負帰還制御が行われる。
【００４３】
そして、抵抗１５１および１５２間のノードの電圧ＶＢが０Ｖに向かって低下し、Ｐチャネルトランジスタ１５５のＯＮ抵抗Ｒｏｎが次第に大きくなると、前掲式（２）における抵抗値Ｒｘが抵抗値Ｒ３に近づくため、分圧比α２が分圧比α１に近づく。これに伴い、減衰器１８５により抵抗１１および１２間のノードの信号に与えられる減衰量が次第に減り、増幅部１０の利得が次第に増加する。
【００４４】
以上が入力オーディオ信号ＶＩの電圧値が入力段最大電圧ＶＩＭＡＸから０Ｖに向けて低下してゆく過程における本実施形態の動作である。
【００４５】
入力端子１に対するオーディオ入力信号ＶＩの電圧値が低下し、抵抗１５１および１５２間のノードの電圧ＶＢが、Ｐチャネルトランジスタ１５５のゲート電圧ＶＧＰに対してＰチャネルトランジスタ１５５の閾値電圧を加えた電圧よりも低くなると、Ｐチャネルトランジスタ１５５はＯＦＦとなる。このＰチャネルトランジスタ１５５がＯＮからＯＦＦに切り換わるときの入力端子１の入力電圧ＶＩが上述した折れ点入力電圧＋ＶＩＺとなる。
【００４６】
オーディオ入力信号ＶＩの電圧値が正であり、かつ、折れ点入力電圧ＶＩＺ以下の領域では、Ｐチャネルトランジスタ１５５がＯＦＦとなり、前掲式（２）における抵抗値Ｒｘが抵抗値Ｒ３となるため、抵抗１５１および１５２間のノードの電圧ＶＢは、抵抗１２および１３間のノードの電圧Ｖ２３と一致する。従って、減衰器１８５による抵抗１１および１２間のノードの信号の減衰は行われず、増幅部１０の利得は最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
【００４７】
一方、入力端子１に対して負の入力段最大電圧−ＶＩＭＡＸが印加された場合、第２の電圧依存型分圧回路１５０Ａにおける抵抗１５１および１５２間のノードの電圧ＶＢは、負の入力リミット電圧−ＶＩＬＭＴと一致する。これは次の理由による。第１に、第２の電圧依存型分圧回路１５０Ａでは、第１の電圧依存型分圧回路１２０Ａの抵抗１２２ｐおよび１２３ｐに印加されるものと同じ大きさで極性を反転した入力段最大電圧−ＶＩＭＡＸが抵抗１５１および１５２に対して印加されるからである。第２に、理想的には第１の電圧依存型分圧回路１２０ＡのＰチャネルトランジスタ１３２に印加されるものと同じ絶対値の負極性のゲート電圧ＶＧＮがＮチャネルトランジスタ１５６に印加されるため、Ｎチャネルトランジスタ１５６のＯＮ抵抗が入力端子１に対して正の入力段最大電圧＋ＶＩＭＡＸが与えられたときのＰチャネルトランジスタ１５５のＯＮ抵抗と同じになるからである。第３に、殆どの場合、Ｐチャネルトランジスタ１５５には正のゲート電圧ＶＧＰが与えられるため、入力端子１に対して入力段最大電圧−ＶＩＭＡＸが印加された状態において、Ｐチャネルトランジスタ１５５はＯＦＦとなるからである。
【００４８】
次に入力端子１に対して与えられる電圧が入力段最大電圧−ＶＩＭＡＸから０Ｖに向けて上昇してゆくと、抵抗１５１および１５２間のノードの電圧ＶＢが０Ｖに向かって上昇する。このため、Ｎチャネルトランジスタ１５６のゲートおよびソース間電圧が減少し、Ｎチャネルトランジスタ１５６のＯＮ抵抗Ｒｏｎが大きくなり、前掲式（２）の抵抗値Ｒｘが抵抗値Ｒ３に近づき、分圧比α２が増加して分圧比α１に近づく。この結果、増幅部１０の利得が次第に増加する。そして、入力端子１に対する入力電圧が上昇し、抵抗１５１および１５２間のノードの電圧ＶＢが、Ｎチャネルトランジスタ１５６のゲート電圧ＶＧＮからＮチャネルトランジスタ１５６の閾値電圧を差し引いた電圧よりも高くなると、Ｎチャネルトランジスタ１５６はＯＦＦとなる。このＮチャネルトランジスタ１５６がＯＮからＯＦＦに切り換わるときの入力端子１の入力電圧ＶＩが折れ点入力電圧−ＶＩＺとなる。
【００４９】
オーディオ入力信号ＶＩの電圧値が負であり、かつ、負の折れ点入力電圧−ＶＩＺ以上の領域では、抵抗１５１および１５２間のノードの電圧ＶＢは、抵抗１２および１３間のノードの電圧Ｖ２３と一致する。従って、減衰器１８５による抵抗１１および１２間のノードの信号の減衰は行われず、増幅部１０の利得は最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
【００５０】
図４（ａ）〜（ｃ）は本実施形態におけるパワーアンプの各部の信号波形を示す図である。図４（ａ）は、入力オーディオ信号ＶＩの振幅を次第に大きくした場合において、減衰器１８５による減衰を行わせなかった場合における抵抗１２および１３間のノードの電圧Ｖ２３’と、抵抗１５１および１５２間のノードの電圧ＶＢの波形を示している。また、図４（ｂ）は、同様の場合における抵抗１２および１３間のノードの電圧Ｖ２３の波形Ｖ２３’と、抵抗１５１および１５２間のノードの電圧ＶＢの波形と、リファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎの各波形を示している。また、図４（ｃ）は、同様の場合における抵抗１２および１３間のノードの電圧Ｖ２３の波形Ｖ２３’と、リファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎの各波形と、増幅部１０から得られるオーディオ出力信号ＶＯの電圧値を抵抗１２および１３間のノードの電圧値に換算した波形ＶＯ’＝ＶＯ×Ｒ３／Ｒ４を示している。これらの図において、＋ＶＩＺ’および−ＶＩＺ’は、オーディオ入力信号ＶＩの電圧値が各々折れ点電圧＋ＶＩＺおよび−ＶＩＺである場合における抵抗１２および１３間のノードの電圧である。
【００５１】
オーディオ入力信号ＶＩの振幅が小さく、電圧Ｖ２３’が電圧＋ＶＩＺ’および−ＶＩＺ’間の範囲内にある場合（オーディオ入力信号ＶＩの振幅が折れ点電圧＋ＶＩＺおよび−ＶＩＺ間の範囲内にある場合）には、Ｐチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６がＯＦＦとなり、電圧ＶＢの波形は電圧Ｖ２３’の波形と一致する。
【００５２】
オーディオ入力信号ＶＩの振幅が大きくなり、電圧Ｖ２３’が電圧＋ＶＩＺ’を上回ると（オーディオ入力信号ＶＩの振幅が折れ点電圧＋ＶＩＺを上回ると）、電圧Ｖ２３’が電圧＋ＶＩＺ’を上回っている領域では、Ｐチャネルトランジスタ１５５がＯＮとなるため、電圧ＶＢは電圧Ｖ２３’よりも低くなる。また、電圧Ｖ２３’が電圧−ＶＩＺ’を下回ると（オーディオ入力信号ＶＩの振幅が折れ点電圧−ＶＩＺを下回ると）、電圧Ｖ２３’が電圧−ＶＩＺ’を下回っている領域では、Ｎチャネルトランジスタ１５６がＯＮとなるため、電圧ＶＢは電圧Ｖ２３’よりも高くなる（以上、図４（ａ）参照）。この場合の入力オーディオ信号ＶＩの電圧値に対する電圧ＶＢの依存性は、図３を参照して説明した通りである。
【００５３】
そして、図４（ｂ）に示すように、リファレンス電圧Ｖｒｅｆｐは、電圧ＶＢの正のピークに追従して立ち上がり、それ以降はピーク値を保持し、リファレンス電圧Ｖｒｅｆｎは、電圧ＶＢの負のピークに追従して立ち下がり、それ以降はピーク値を保持する。
【００５４】
オーディオ入力信号ＶＩの振幅が小さく、電圧Ｖ２３’がリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎ間の範囲内にある場合、減衰器１８５による抵抗１１および１２間のノードの信号の減衰は行われない。従って、増幅部１０では、オーディオ信号ＶＩが最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）で増幅され、オーディオ出力信号ＶＯが得られる。オーディオ入力信号ＶＩの振幅が大きく、電圧Ｖ２３’がリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎ間の範囲を越える領域では、減衰器１８５による抵抗１１および１２間のノードの信号の減衰が行われる。このため、オーディオ信号ＶＩは、増幅部１０においてＲ４／（Ｒ１＋Ｒ２＋Ｒ３）よりも低い利得で増幅される。
【００５５】
ここで、前掲図３を参照して説明したように、増幅部１０の利得は、オーディオ入力信号ＶＩの振幅が入力段最大電圧＋ＶＩＭＡＸおよび−ＶＩＭＡＸであるときにオーディオ信号ＶＯの振幅が出力リミット電圧−ＶＯＬＭＴおよび＋ＶＯＬＭＴとなるように調整される。従って、オーディオ入力信号ＶＩの振幅が入力段最大電圧＋ＶＩＭＡＸおよび−ＶＩＭＡＸ間の範囲内にある限り、オーディオ入力信号ＶＩに対して波形歪のないオーディオ出力信号ＶＯが得られる（図４（ｃ）における波形ＶＯ’参照）。
【００５６】
以上説明したように、本実施形態によれば、入力段最大電圧＋ＶＩＭＡＸが指定された場合に、オーディオ入力信号ＶＩの振幅が入力段最大電圧＋ＶＩＭＡＸとなるときにオーディオ出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴとなるような最適なダイナミックレンジ圧縮特性（前掲図２（ａ）および（ｂ）参照）を自動的に実現することができる。従って、増幅部１０が出力可能なオーディオ出力信号ＶＯの振幅範囲を最大限に利用し、出力波形に歪を発生させることなく、オーディオ入力信号ＶＩの増幅を増幅部１０に行わせることができる。
【００５７】
＜第２実施形態＞
図５はこの発明の第２実施形態であるダイナミックレンジ圧縮回路１００Ｂを備えたパワーアンプの構成を示す回路図である。なお、この図５に示す第２実施形態と上記第１実施形態（図１）において、互いに共通する部分には同一の符号が使用されている。本実施形態によるダイナミックレンジ圧縮回路１００Ｂでは、上記第１実施形態（図１）におけるリファレンス電圧生成部１１０Ａがリファレンス電圧生成部１１０Ｂに置き換えられている。このリファレンス電圧生成部１１０Ｂは、第１の電圧依存型分圧回路１２０Ｂと第２の電圧依存型分圧回路１５０Ｂとにより構成されている。また、上記第１実施形態では、共通の電圧ＶＢがピークホールド回路１７１および１７２に供給されたが、本実施形態ではリファレンス電圧生成部１１０Ｂから別個の電圧ＶＢｐおよびＶＢｎがピークホールド回路１７１および１７２に各々供給されるようになっている。
【００５８】
第１の電圧依存型分圧回路１２０Ｂには、負の入力段最大電圧−ＶＩＭＡＸが印加される電圧入力端子１２１ｎと、この電圧入力端子１２１ｎと接地線との間に直列に介挿された抵抗値Ｒ１＋Ｒ２の抵抗１２２ｎと抵抗値Ｒ３の抵抗１２３ｎが追加されている。差動増幅器１２４ｐと、電圧依存型抵抗器１３０Ａと、抵抗１２２ｐおよび１２３ｐとからなる回路の構成は、上記第１実施形態の第１の電圧依存型分圧回路１２０Ａと同様である。本実施形態では、上記第１実施形態における極性反転回路１２８が削除されて、その代わりに差動増幅器１２４ｎが追加され、上記第１実施形態における電圧依存型抵抗器１４０Ａが電圧依存型抵抗器１４０Ｂに置き換えられている。
【００５９】
差動増幅器１２４ｎは、抵抗１２２ｎおよび１２３ｎ間のノードに発生する電圧ＶＡｎと、負の入力リミット電圧−ＶＩＬＭＴとを比較し、ＶＡｎ＜−ＶＩＬＭＴである場合には出力信号ＶＣｎを正方向に変化させ、ＶＡｎ＞−ＶＩＬＭＴである場合には出力信号ＶＣｎを負方向に変化させる回路である。この差動増幅器１２４ｎの出力端子と抵抗１２２ｎおよび１２３ｎ間のノードとの間には電圧依存型抵抗器１４０Ｂが介挿されている。この電圧依存型抵抗器１４０Ｂは、上記第１実施形態における電圧依存型抵抗器１４０Ａに対してＮチャネルトランジスタ１４２を追加した構成となっている。このＮチャネルトランジスタ１４２は、ゲートがＮチャネルトランジスタ１４１のゲートおよびドレインに接続され、ドレインが電源＋ＶＤＤに接続され、ソースが抵抗１２２ｎおよび１２３ｎ間のノードに接続されている。
【００６０】
このような構成において、Ｎチャネルトランジスタ１４１のゲートおよびドレインとＮチャネルトランジスタ１４２のゲートの接続点の電圧ＶＧＮは、差動増幅器１２４ｎの出力電圧ＶＣｎからＮチャネルトランジスタ１４１の閾値電圧だけ上昇した電圧となる。
【００６１】
ここで、抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが入力リミット電圧−ＶＩＬＭＴよりも低くなって差動増幅器１２４ｎの出力電圧ＶＣｎが正方向に変化すると、Ｎチャネルトランジスタ１４１および１４２のゲート電圧ＶＧＮも正方向に変化する。この結果、Ｎチャネルトランジスタ１４２のＯＮ抵抗が小さくなり、抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが上昇する。
【００６２】
逆に抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが入力リミット電圧−ＶＩＬＭＴよりも高くなって差動増幅器１２４ｎの出力電圧ＶＣｎが負方向に変化すると、Ｎチャネルトランジスタ１４１および１４２のゲート電圧ＶＧＮも負方向に変化する。この結果、Ｎチャネルトランジスタ１４２のＯＮ抵抗が大きくなり、抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが低下する。このような負帰還が働く結果、抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎは入力リミット電圧−ＶＩＬＭＴに一致することとなる。
【００６３】
第２の電圧依存型分圧回路１５０Ｂでは、上記第１実施形態（図１）の第２の電圧依存型分圧回路１５０Ａに対して、入力端子１および接地線間に直列に介挿された抵抗値Ｒ１＋Ｒ２の抵抗１５３と抵抗値Ｒ３の抵抗１５４が追加されている。そして、Ｐチャネルトランジスタ１５５は、ゲートに対して電圧依存型抵抗器１３０Ａからのゲート電圧ＶＧＰが与えられ、ドレインが電源−ＶＤＤに接続され、ソースが抵抗１５１および１５２間のノードに接続されている。また、Ｎチャネルトランジスタ１５６は、ゲートに対して電圧依存型抵抗器１４０Ｂからのゲート電圧ＶＧＮが与えられ、ドレインが電源＋ＶＤＤに接続され、ソースが抵抗１５３および１５４間のノードに接続されている。ここで、Ｎチャネルトランジスタ１５６と電圧依存型抵抗器１４０ＢのＮチャネルトランジスタ１４２は、同じトランジスタサイズを有しており、同じソース電圧が与えられたときに同じＯＮ抵抗となる。この第２の電圧依存型分圧回路１５０Ｂにおいて、抵抗１５１および１５２間のノードの電圧ＶＢｐはピークホールド回路１７１に供給され、抵抗１５３および１５４間のノードの電圧ＶＢｎはピークホールド回路１７２に供給される。
【００６４】
本実施形態では、正の入力段最大電圧＋ＶＩＭＡＸの分圧結果である入力抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが入力リミット電圧ＶＩＬＭＴとなるようにＰチャネルトランジスタ１３２に対するゲート電圧ＶＧＰが調整され、この調整されたゲート電圧ＶＧＰがＰチャネルトランジスタ１５５のゲートに与えられる。また、負の入力段最大電圧−ＶＩＭＡＸの分圧結果である入力抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが入力リミット電圧−ＶＩＬＭＴとなるようにＮチャネルトランジスタ１４２に対するゲート電圧ＶＧＮが調整され、この調整されたゲート電圧ＶＧＮがＮチャネルトランジスタ１５６のゲートに与えられる。
【００６５】
ここで、入力端子１に対するオーディオ入力信号ＶＩの電圧値が入力段最大電圧＋ＶＩＭＡＸである場合には、抵抗１５１および１５２間のノードの電圧ＶＢｐは入力リミット電圧ＶＩＬＭＴとなる。また、入力端子１に対するオーディオ入力信号ＶＩの電圧値が入力段最大電圧−ＶＩＭＡＸである場合には、抵抗１５３および１５４間のノードの電圧ＶＢｎは入力リミット電圧−ＶＩＬＭＴとなる。従って、入力端子１に対するオーディオ入力信号ＶＩの振幅が±ＶＩＭＡＸである場合、ピークホールド回路１７１が出力するリファレンス電圧Ｖｒｅｆｐは入力リミット電圧＋ＶＩＬＭＴとなり、ピークホールド回路１７２が出力するリファレンス電圧Ｖｒｅｆｎは入力リミット電圧−ＶＩＬＭＴとなる。そして、抵抗１２および１３間の電圧Ｖ２３がこのリファレンス電圧Ｖｒｅｆｐ＝＋ＶＩＬＭＴおよびＶｒｅｆｎ＝−ＶＩＬＭＴ間の範囲を越えるのに応じて減衰器１８５による信号の減衰が行われる。この結果、増幅部１０が出力するオーディオ出力信号ＶＯの振幅は±ＶＯＬＭＴとなる。
【００６６】
入力端子１に対するオーディオ入力信号ＶＩの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下すると、その低下分に応じて抵抗１５１および１５２間のノードの電圧ＶＢｐが低下し、Ｐチャネルトランジスタ１５５のＯＮ抵抗が増加し、電圧ＶＢｐを発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。また、入力端子１に対するオーディオ入力信号ＶＩの電圧値が入力段最大電圧−ＶＩＭＡＸから上昇すると、その上昇分に応じて抵抗１５３および１５４間のノードの電圧ＶＢｎが上昇し、Ｎチャネルトランジスタ１５６のＯＮ抵抗が増加し、電圧ＶＢｎを発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。
【００６７】
従って、オーディオ入力信号ＶＩの振幅が入力段最大電圧±ＶＩＭＡＸから減少すると、その減少分に応じて、オーディオ入力信号ＶＩの振幅に対するリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎの絶対値の比が大きくなり、増幅部１０の利得は次第に増加する。
【００６８】
そして、オーディオ入力信号ＶＩの振幅が減少して、折れ点入力電圧以下になると、Ｐチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６がＯＦＦとなり、以降、増幅部１０の利得は一定値Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
以上のように本実施形態においても上記第１実施形態と同様な効果が得られる。
【００６９】
＜第３実施形態＞
図６はこの発明の第３実施形態であるダイナミックレンジ圧縮回路１００Ｃを備えたパワーアンプの構成を示す回路図である。上記第１および第２実施形態におけるダイナミックレンジ圧縮回路はシングルエンド型の増幅部１０に適用された。これに対し、本実施形態によるダイナミックレンジ圧縮回路１００Ｃは、増幅部１０Ｃに適用される。この増幅部１０Ｃは、入力端子１ｐおよび１ｎに与えられる正逆２相のオーディオ入力信号ＶＩｐおよびＶＩｎを差動増幅し、出力端子２ｐおよび２ｎから差動増幅結果である正逆２相のオーディオ出力信号ＶＯｐおよびＶＯｎを出力する差動増幅型の増幅回路である。
【００７０】
増幅部１０Ｃにおいて、入力端子１ｐおよび出力端子２ｎ間には、抵抗値Ｒ１の抵抗１１ｐと、抵抗値Ｒ２の抵抗１２ｐと、抵抗値Ｒ３の抵抗１３ｐと、抵抗値Ｒ４の抵抗１４ｎが直列に介挿されている。また、入力端子１ｎおよび出力端子２ｐ間には、抵抗値Ｒ１の抵抗１１ｎと、抵抗値Ｒ２の抵抗１２ｎと、抵抗値Ｒ３の抵抗１３ｎと、抵抗値Ｒ４の抵抗１４ｐが直列に介挿されている。差動増幅器２１は、正相入力端子が抵抗１３ｐおよび１４ｎ間のノードが接続され、逆相入力端子が抵抗１３ｎおよび１４ｐ間のノードが接続され、正相出力端子が出力端子２ｐに接続され、逆相出力端子が出力端子２ｎに接続されている。この差動増幅器２１は、正相入力端子と逆相入力端子を仮想接地状態として、抵抗１１ｐ、１２ｐおよび１３ｐを介して入力される正相オーディオ入力信号ＶＩｐと抵抗１１ｎ、１２ｎおよび１３ｎを介して入力される逆相オーディオ入力信号ＶＩｎの差動増幅を行う。
【００７１】
ダイナミックレンジ圧縮回路１００Ｃは、リファレンス電圧生成部１１０Ｃと、減衰制御部１８０Ｃとにより構成されている。このダイナミックレンジ圧縮回路１００Ｃも、上記第１および第２実施形態と同様、前掲図２（ａ）および（ｂ）に例示のダイナミックレンジ圧縮特性を実現するものである。リファレンス電圧生成部１１０Ｃは、所望の入力段最大電圧ＶＩＭＡＸに適したダイナミックレンジ圧縮特性を実現するためのリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎをオーディオ入力信号ＶＩｐおよびＶＩｎから生成する回路である。減衰制御部１８０Ｃは、上記第１実施形態の減衰制御部１８０と同様の役割を果たす回路であり、コンパレータ１８６および１８７と、ＯＲゲート１８８と、時定数回路１８９と、減衰器１９０とにより構成されている。
【００７２】
コンパレータ１８６は、増幅部１０Ｃにおける抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐより低いときはＬレベルを、リファレンス電圧Ｖｒｅｆｐより高いときはＨレベルを出力する回路である。コンパレータ１８７は、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎより低いときはＬレベルを、リファレンス電圧Ｖｒｅｆｎより高いときはＨレベルを出力する回路である。ＯＲゲート１８８は、コンパレータ１８６および１８７の両方の出力信号がＬレベルである場合はＬレベルを、少なくとも一方がＨレベルである場合はＨレベルを出力する。
【００７３】
時定数回路１８９は、ＯＲゲート１８８の出力信号が立ち上がるときは所定のアタック時間を掛けて出力信号を立ち上げ、ＯＲゲート１８８の出力信号が立ち下がるときはに所定のリリース時間を掛けて出力信号を立ち下げる回路である。減衰器１９０は、例えば電界効果トランジスタにより構成されており、抵抗１１ｐおよび１２ｐ間のノードと抵抗１１ｎおよび１２ｎ間のノードとの間に介挿されている。この減衰器１９０は、時定数回路１８９の出力信号の電圧が上昇するのに応じてＯＮ抵抗が低くなり、抵抗１１ｐおよび１２ｐ間のノードに発生する信号と抵抗１１ｎおよび１２ｎ間のノードに発生する信号を減衰させ、増幅部１０Ｃの利得を低下させる。
【００７４】
次にリファレンス電圧生成部１１０Ｃについて説明する。このリファレンス電圧生成部１１０Ｃは、第１の電圧依存型分圧回路１２０Ｃおよび第２の電圧依存型分圧回路１５０Ｃと、ピークホールド回路１７３および１７４とにより構成されている。
【００７５】
第１の電圧依存型分圧回路１２０Ｃは、電圧入力端子２０１および接地線間に直列に介挿された抵抗値Ｒ１＋Ｒ２の抵抗２０２と抵抗値Ｒ３の抵抗２０３とを有している。ここで、電圧入力端子２０１には正の入力段最大電圧＋ＶＩＭＡＸが与えられる。また、第１の電圧依存型分圧回路１２０Ｃは、電圧入力端子２０４および接地線間に直列に介挿された抵抗値Ｒ１＋Ｒ２の抵抗２０５と抵抗値Ｒ３の抵抗２０６とを有している。ここで、電圧入力端子２０４には負の入力段最大電圧−ＶＩＭＡＸが与えられる。抵抗２０２および２０３間のノードと抵抗２０５および２０６間のノードとの間には電圧依存型抵抗器２１０が介挿されている。そして、差動増幅器２２０は、抵抗２０２および２０３間のノードの電圧ＶＡが入力リミット電圧＋ＶＩＬＭＴとなるように電圧依存型抵抗器２１０の抵抗を制御する。
【００７６】
さらに詳述すると、電圧依存型抵抗器２１０は、Ｎチャネルトランジスタ２１１および２１２と定電流源２１３とにより構成されている。ここで、Ｎチャネルトランジスタ２１１は、ドレインおよびゲートがＮチャネルトランジスタ２１２のゲートに接続されるとともに、定電流源２１３を介して電源＋ＶＤＤに接続されている。また、Ｎチャネルトランジスタ２１１のソースは差動増幅器２２０の出力端子に接続されている。従って、Ｎチャネルトランジスタ２１１および２１２のゲート電圧ＶＧＮは、差動増幅器２２０の出力電圧よりもＮチャネルトランジスタ２１１の閾値電圧だけ高い電圧値となる。Ｎチャネルトランジスタ２１２は、ドレインが抵抗２０２および２０３間のノードに接続され、ソースが抵抗２０５および２０６間のノードに接続されている。
【００７７】
差動増幅器２２０は、抵抗２０２および２０３間のノードの電圧ＶＡと入力リミット電圧＋ＶＩＬＭＴとを比較し、ＶＡ＞＋ＶＩＬＭＴの場合はＮチャネルトランジスタ２１１のソースに与える出力信号を立ち上げる。この結果、Ｎチャネルトランジスタ２１１および２１２のゲート電圧ＶＧＮが上昇し、Ｎチャネルトランジスタ２１２のＯＮ抵抗が小さくなり、抵抗２０２および２０３間のノードの電圧ＶＡが低下する。逆にＶＡ＜＋ＶＩＬＭＴの場合、差動増幅器２２０は、Ｎチャネルトランジスタ２１１のソースに与える出力信号を立ち下げる。この結果、Ｎチャネルトランジスタ２１１および２１２のゲート電圧ＶＧＮが低下し、Ｎチャネルトランジスタ２１２のＯＮ抵抗が大きくなり、抵抗２０２および２０３間のノードの電圧ＶＡが上昇する。このような負帰還制御が働く結果、抵抗２０２および２０３間のノードの電圧ＶＡは入力リミット電圧＋ＶＩＬＭＴと一致することとなる。
【００７８】
第２の電圧依存型分圧回路１５０Ｃは、抵抗値Ｒ１＋Ｒ２の抵抗２３１および２３３と、抵抗値Ｒ３の抵抗２３２および２３４と、Ｎチャネルトランジスタ２３５とにより構成されている。ここで、抵抗２３１および２３２は、入力端子１ｐおよび接地線間に直列に介挿され、抵抗２３３および２３４は、入力端子１ｎおよび接地線間に直列に介挿されている。Ｎチャネルトランジスタ２３５は、ドレインが抵抗２３１および２３２間のノードに接続され、ソースが抵抗２３３および２３４間のノードに接続されている。そして、Ｎチャネルトランジスタ２３５のゲートには、Ｎチャネルトランジスタ２１２のゲートに与えられるものと同じゲート電圧ＶＧＮが与えられる。
【００７９】
ピークホールド回路１７３は、抵抗２３１および２３２間のノードの電圧に正のピークが発生する都度、リファレンス電圧Ｖｒｅｆｐをそのピーク電圧に追従させる。ピークホールド回路１７４は、抵抗２３３および２３４間のノードの電圧に正のピークが発生する都度、リファレンス電圧Ｖｒｅｆｎをそのピーク電圧に追従させる。
【００８０】
本実施形態では、正の入力段最大電圧＋ＶＩＭＡＸの分圧結果である入力抵抗２０２および２０３間のノードの電圧ＶＡが入力リミット電圧＋ＶＩＬＭＴとなるようにＮチャネルトランジスタ２１２に対するゲート電圧ＶＧＮが調整され、この調整されたゲート電圧ＶＧＮがＮチャネルトランジスタ２３５のゲートに与えられる。
【００８１】
ここで、入力端子１ｐに対するオーディオ入力信号ＶＩｐの電圧値が入力段最大電圧＋ＶＩＭＡＸであり、入力端子１ｎに対するオーディオ入力信号ＶＩｎの電圧値が入力段最大電圧−ＶＩＭＡＸである場合、Ｎチャネルトランジスタ２３５のＯＮ抵抗はＮチャネルトランジスタ２１２のＯＮ抵抗と同じになる。従って、抵抗２３１および２３２間のノードの電圧ＶＢｐは入力リミット電圧＋ＶＩＬＭＴとなる。一方、入力端子１ｐに対するオーディオ入力信号ＶＩｐの電圧値が入力段最大電圧−ＶＩＭＡＸであり、入力端子１ｎに対するオーディオ入力信号ＶＩｎの電圧値が入力段最大電圧＋ＶＩＭＡＸである場合にもＮチャネルトランジスタ２３５のＯＮ抵抗はＮチャネルトランジスタ２１２のＯＮ抵抗と同じになる。この場合、抵抗２３３および２３４間のノードの電圧ＶＢｎが入力リミット電圧＋ＶＩＬＭＴとなる。従って、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸである場合、ピークホールド回路１７３が出力するリファレンス電圧Ｖｒｅｆｐは入力リミット電圧＋ＶＩＬＭＴとなり、ピークホールド回路１７４が出力するリファレンス電圧Ｖｒｅｆｎも入力リミット電圧＋ＶＩＬＭＴとなる。そして、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐ＝＋ＶＩＬＭＴを越えた場合または抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎ＝＋ＶＩＬＭＴを越えた場合に減衰器１９０による信号の減衰が行われる。従って、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸである場合、増幅部１０Ｃが出力するオーディオ出力信号ＶＯｐおよびＶＯｎの振幅は±ＶＯＬＭＴとなる。
【００８２】
オーディオ入力信号ＶＩｐの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下すると、その低下分に応じて抵抗２３１および２３２間のノードの電圧ＶＢｐが低下し、Ｎチャネルトランジスタ２３５のＯＮ抵抗が増加し、電圧ＶＢｐを発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。また、オーディオ入力信号ＶＩｎの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下すると、その低下分に応じて抵抗２３３および２３４間のノードの電圧ＶＢｎが低下し、Ｎチャネルトランジスタ２３５のＯＮ抵抗が増加し、電圧ＶＢｎを発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。
【００８３】
従って、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が入力段最大電圧±ＶＩＭＡＸから減少すると、その減少分に応じて、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅に対するリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎの比が大きくなり、増幅部１０Ｃの利得は次第に増加し、増幅部１０の利得は最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）に近づいてゆく。
【００８４】
そして、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が減少し、Ｎチャネルトランジスタ２３５のゲート電圧ＶＧＮと、抵抗２３１および２３２間のノードの電圧ＶＢｐまたは抵抗２３３および２３４間のノードの電圧ＶＢｎのうち低い方の電圧との差分が、Ｎチャネルトランジスタ２３５の閾値電圧よりも小さくなると、Ｎチャネルトランジスタ２３５がＯＦＦとなる。このときのオーディオ入力信号ＶＩｐおよびＶＩｎの振幅が折れ点入力電圧ＶＩＺとなる。そして、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が折れ点入力電圧ＶＩＺよりも小さい領域では、増幅部１０の利得は最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
【００８５】
以上説明したように、本実施形態によれば、増幅部１０Ｃが出力可能な振幅範囲±ＶＯＬＭＴを最大限に活用し、かつ、入力段最大電圧±ＶＩＭＡＸの範囲内において入力信号ＶＩｐおよびＶＩｎの振幅の変化を出力信号ＶＯｐおよびＶＯｎの振幅変化に反映させるダイナミックレンジ圧縮特性が実現される。
【００８６】
＜第４実施形態＞
図７はこの発明の第４実施形態であるダイナミックレンジ圧縮回路１００Ｄを備えたパワーアンプの構成を示す回路図である。なお、この図７に示す第４実施形態と上記第３実施形態（図６）において、互いに共通する部分には同一の符号が使用されている。本実施形態によるダイナミックレンジ圧縮回路１００Ｄは、差動増幅型のＤ級増幅器である増幅部１０Ｄに適用される。この増幅部１０Ｄでは、上記第３実施形態における差動増幅器２１が削除され、誤差積分器３００、パルス幅変調器３５０および三角波発生器３８０が追加されている。ダイナミックレンジ圧縮回路１００Ｄでは、上記第３実施形態における減衰制御部１８０Ｃが減衰制御部１８０Ｄに置き換えられている。この減衰制御部１８０Ｄでは、減衰制御部１８０Ｃの時定数回路１８９が減衰パルス発生部１９１に置き換えられている。上記第３実施形態におけるリファレンス電圧生成部１１０Ｃは、リファレンス電圧生成部１１０Ｄに置き換えられている。このリファレンス電圧生成部１１０Ｄは、第１の電圧依存型分圧回路１２０Ｄおよび第２の電圧依存型分圧回路１５０Ｄを有している。ここで、第１の電圧依存型分圧回路１２０Ｄは、上記第３実施形態の第１の電圧依存型分圧回路１２０Ｃにおける抵抗値Ｒ３の抵抗２０３および２０６を抵抗値Ｒ３＋Ｒ４の抵抗２０３’および２０６’に置き換えた構成となっている。第２の電圧依存型分圧回路１５０Ｄは、上記第３実施形態の第２の電圧依存型分圧回路１５０Ｃにおける抵抗値Ｒ３の抵抗２３２および２３４を抵抗値Ｒ３＋Ｒ４の抵抗２３２’および２３４’に置き換えた構成となっている。
【００８７】
図８は増幅部１０Ｄにおける誤差積分器３００とパルス幅変調器３５０と三角波発生器３８０と、減衰制御部１８０Ｄにおける減衰パルス発生部１９１の構成を示す回路図である。
【００８８】
誤差積分器３００は、抵抗１１ｐ、１２ｐおよび１３ｐを介して正相のオーディオ入力信号ＶＩｐが正相入力端子３０１ｐに与えられるとともに、抵抗１１ｎ、１２ｎおよび１３ｎを介して逆相のオーディオ入力信号ＶＩｎが逆相入力端子３０１ｎに与えられる。また、誤差積分器３００の正相入力端子３０１ｐには、抵抗１４ｎを介して逆相のオーディオ出力信号（デジタル信号）ＶＯｎが帰還され、誤差積分器３００の逆相入力端子３０１ｎには、抵抗１４ｐを介して正相のオーディオ出力信号ＶＯｐが帰還される。そして、誤差積分器３００は、このようにして与えられるオーディオ入力信号ＶＩｐおよびＶＩｎと、オーディオ出力信号ＶＯｐおよびＶＯｎとの誤差を積分して、積分結果を示す正逆２相の信号ＶＤｐおよびＶＤｎを正相出力端子３０２ｐおよび逆相出力端子３０２ｎから各々出力する回路である。
【００８９】
誤差積分器３００としては各種のものが考えられるが、図示の例では、差動増幅器３１０と、４個のキャパシタ３１１〜３１４と２個の抵抗３１５および３１６により構成された２次の誤差積分器３００が用いられている。ここで、差動増幅器３１０の正相入力端子および逆相入力端子は、各々誤差積分器３００の正相入力端子３０１ｐおよび逆相入力端子３０１ｎとなっており、差動増幅器３１０の正相出力端子と逆相出力端子は、各々誤差積分器３００の正相出力端子３０２ｐおよび逆相出力端子３０２ｎとなっている。そして、差動増幅器３１０の正相入力端子と逆相出力端子との間には、誤差を積分するためのキャパシタ３１１および３１２が直列に介挿されており、これらのキャパシタの共通接続点は抵抗３１５を介して接地されている。また、差動増幅器３１０の逆相入力端子と正相出力端子との間にも、誤差を積分するためのキャパシタ３１３および３１４が直列に介挿されており、これらのキャパシタの共通接続点は抵抗３１６を介して接地されている。
【００９０】
パルス幅変調器３５０の正相入力端子３５１ｐおよび逆相入力端子３５１ｎは、誤差積分器３００の正相出力端子３０２ｐおよび逆相出力端子３０２ｎに接続されている。また、パルス幅変調器３５０の三角波入力端３５３には、三角波発生器３８０から出力される三角波信号ＴＲが与えられる。そして、パルス幅変調器３５０の正相出力端子３５２ｐおよび逆相出力端子３５２ｎは、増幅部１０Ｄの出力端子２ｐおよび２ｎとなっている。パルス幅変調器３５０は、三角波入力端３５３に与えられる三角波信号ＴＲを用いて、誤差積分器３００の出力信号ＶＤｐおよびＶＤｎのレベルに応じたパルス幅の正逆２相のデジタル信号を生成し、オーディオ出力信号ＶＯｐおよびＶＯｎとして正相出力端子３５２ｐおよび逆相出力端子３５２ｎから各々出力する回路である。
【００９１】
このパルス幅変調器３５０も各種の構成のものが考えられるが、図示の例では、三角波信号ＴＲが各々正相入力端子に与えられ、誤差積分器３００の正相出力信号ＶＤｐおよび逆相出力信号ＶＤｎが各々の逆相入力端子に与えられるコンパレータ３６１ｐおよび３６１ｎと、コンパレータ３６１ｐおよび３６１ｎの出力信号ＶＥｐおよびＶＥｎのレベルを各々反転して出力するインバータ３６２ｐおよび３６２ｎと、コンパレータ３６１ｎの出力信号ＶＥｎとインバータ３６２ｐの出力信号が入力されるＮＡＮＤゲート３６３ｐと、コンパレータ３６１ｐの出力信号ＶＥｐとインバータ３６２ｎの出力信号が入力されるＮＡＮＤゲート３６３ｎと、ＮＡＮＤゲート３６３ｐおよび３６３ｎの出力信号のレベルを各々反転して、正相出力端子３５２ｐおよび逆相出力端子３５２ｎから信号ＶＯｐおよびＶＯｎとして各々出力するインバータ３６４ｐおよび３６４ｎにより構成されている。
【００９２】
次に減衰パルス発生部１９１について説明する。ＯＲゲート１８８は、図７におけるコンパレータ１８６および１８７の各出力信号Ｖ１１およびＶ１２の論理和を出力する。キャパシタ３７１および抵抗３７２は積分器３７０を構成している。この積分器３７０と電源ＶＤＤとの間には定電流源１８８Ａおよびスイッチ１８８Ｂが直列に介挿されている。そして、スイッチ１８８Ｂは、ＯＲゲート１８８の出力信号がＨレベルであるときにＯＮ、ＬレベルであるときにＯＦＦとなる。従って、積分器３７０は、ＯＲゲート１８８の出力信号がＨレベルである期間は、定電流源１８８Ａから供給される電流の積分を行い、ＯＲゲート１８８の出力信号がＬレベルである期間は、キャパシタ３７１の容量値および抵抗３７２の抵抗値により定まる時定数に従って積分値を減衰させる。差動増幅器３７３は、その出力端子と逆相入力端子とが短絡されており、積分器３７０の出力電圧を第１の比較用電圧ＶＣ１として後段に伝えるボルテージフォロワバッファを構成している。このボルテージフォロワバッファから出力される第１の比較用電圧ＶＣ１は、抵抗３７５を介して差動増幅器３７４の逆相入力端子に与えられる。この差動増幅器３７４の逆相入力端子と出力端子との間には抵抗３７５と同じ抵抗値の抵抗３７６が介挿されており、差動増幅器３７４の正相入力端子には三角波信号ＴＲの振幅ＶＴＲの半分の大きさの基準レベル＋ＶＴＲ／２が与えられる。ここで、差動増幅器３７４の出力電圧をＶＣ２とすると、次式が成立する。
（ＶＣ１＋ＶＣ２）／２＝ＶＴＲ／２ ……（４）
これをＶＣ２について解くと次のようになる。
ＶＣ２＝ＶＴＲ−ＶＣ１ ……（５）
すなわち、抵抗３７５および３７６と差動増幅器３７４からなる回路は、差動増幅器３７３から第１の比較用電圧ＶＣ１が出力される場合に、電圧ＶＴＲよりも電圧ＶＣ１だけ低い第２の比較用電圧ＶＣ２を出力する反転増幅器として働く。
【００９３】
コンパレータ３７７は、第１の比較用電圧ＶＣ１と三角波信号ＴＲとを比較し、後者が前者よりも高い場合にＨレベルの信号を、そうでない場合にはＬレベルの信号を出力する。また、コンパレータ３７８は、第２の比較用電圧ＶＣ２と三角波信号ＴＲとを比較し、前者が後者よりも高い場合にＨレベルの信号を、そうでない場合にはＬレベルの信号を出力する。ロウアクティブＯＲゲート３７９は、コンパレータ３７７または３７８の各出力信号の少なくとも一方がＬレベルであるときにＨレベル（アクティブレベル）となる減衰指令パルスＳＷを出力する。
以上が本実施形態の構成である。
【００９４】
次に本実施形態の動作を説明する。図９は増幅部１０Ｄの各部の信号波形を示す波形図である。誤差積分器３００は、オーディオ入力信号ＶＩｐおよびＶＩｎと、デジタル信号であるオーディオ出力信号ＶＯｐおよびＶＯｎとの誤差を積分するため、その出力信号ＶＤｐおよびＶＤｎの波形は、入力アナログ信号ＶＩｐおよびＶＩｎの波形に対して、オーディオ出力信号に相当するリップルが重畳したような波形となる。パルス幅変調器３５０では、この誤差積分器３００の出力信号ＶＤｐおよびＶＤｎと三角波信号ＴＲとの比較が行われる。そして、ＶＤｐ＞ＶＤｎである期間は、図９の左側に示すように、三角波信号ＴＲのレベルが信号ＶＤｎのレベルを越えてから信号ＶＤｐのレベルに至るまでの期間および三角波信号ＴＲのレベルが信号ＶＤｐのレベルを下回ってから信号ＶＤｎのレベルに至るまでの期間、デジタル信号ＶＯｐがＨレベルとなり、デジタル信号ＶＯｎは継続的にＬレベルとされる。また、ＶＤｎ＞ＶＤｐである期間は、図９の右側に示すように、三角波信号ＴＲのレベルが信号ＶＤｐのレベルを越えてから信号ＶＤｎのレベルに至るまでの期間および三角波信号ＴＲのレベルが信号ＶＤｎのレベルを下回ってから信号ＶＤｐのレベルに至るまでの期間、デジタル信号ＶＯｎがＨレベルとなり、デジタル信号ＶＯｐは継続的にＬレベルとされる。このようにして、パルス幅変調器３５０では、誤差積分器３００の２相の出力信号ＶＤｐおよびＶＤｎのレベル差に比例したパルス幅を有するオーディオ出力信号ＶＯｐおよびＶＯｎが発生される。
【００９５】
図９に示すように、増幅部１０Ｄがパルス幅変調されたオーディオ出力信号ＶＯｐを出力する期間は、オーディオ出力信号ＶＯｎは０Ｖとなる。この間、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐは、オーディオ入力信号ＶＩｐを分圧比（Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）により分圧した電圧値となる。そして、増幅部１０Ｄは、この間、抵抗１３ｐおよび１４ｎ間のノードの電圧に対して、抵抗１３ｎおよび１４ｐ間のノードの電圧を一致（仮想短絡）させて増幅動作を行う。また、増幅部１０Ｄがパルス幅変調されたオーディオ出力信号ＶＯｎを出力する期間は、オーディオ出力信号ＶＯｐは０Ｖとなる。この間、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎは、オーディオ入力信号ＶＩｎを分圧比（Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）により分圧した電圧値となる。そして、増幅部１０Ｄは、この間、抵抗１３ｎおよび１４ｐ間のノードの電圧に対して、抵抗１３ｐおよび１４ｎ間のノードの電圧を一致（仮想短絡）させて増幅動作を行う。そこで、本実施形態では、上述したように、リファレンス電圧生成部１１０Ｄにおける抵抗２０３’、２０６’、２３２’および２３４’の各抵抗値をＲ３＋Ｒ４にしているのである。
【００９６】
次に減衰制御部１８０Ｄの動作について説明する。図１０（ａ）は、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐ以下であり、かつ、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎ以下であり、コンパレータ１８６および１８７の出力信号Ｖ１１およびＶ１２がＬレベルを維持している場合における減衰制御部１８０Ｄの各部の波形を示している。この場合、ＯＲゲート１８８の出力信号が継続的にＬレベルとなるため、第１の比較用電圧ＶＣ１は０Ｖ、第２の比較用電圧ＶＣ２は＋ＶＴＲとなる。このため、三角波信号ＴＲは、比較用電圧ＶＣ１およびＶＣ２と交差せず、減衰パルスＳＷは発生せず、スイッチである減衰器１９０は継続的にＯＦＦとなり、抵抗１１ｐおよび１２ｐ間のノードのアナログ信号ＶＩｐ’の波形と、抵抗１１ｎおよび１２ｎ間のノードのアナログ信号ＶＩｎ’の波形は、図示のように、オーディオ入力信号ＶＩｐおよびＶＩｎに対して相似形の波形となる。
【００９７】
図１０（ｂ）は、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐを上回り、または抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎを上回り、コンパレータ１８６または１８７の出力信号Ｖ１１またはＶ１２がＨレベルとなる場合における減衰制御部１８０Ｄの各部の波形を示している。この場合、第１の比較用電圧ＶＣ１は、信号Ｖ１１またはＶ１２がＨレベルになったときに上昇し、信号Ｖ１１またはＶ１２がＬレベルになった以後は、次に信号Ｖ１１またはＶ１２がＨレベルになるまでの間、キャパシタ３７１の蓄積電荷が抵抗３７２を介して放電されるのに従って低下する、という脈動を繰り返す。また、第１の比較用電圧ＶＣ１がこのような挙動を示すのに伴い、第２の比較用電圧ＶＣ２（＝＋ＶＴＲ−ＶＣ１）は、電圧＋ＶＴＲから低下し、電圧ＶＣ１と同様の脈動を繰り返す。このため、三角波信号ＴＲが比較用電圧ＶＣ１およびＶＣ２と交差し、三角波信号ＴＲが電圧ＶＣ１よりも低い期間および三角波信号ＴＲが電圧ＶＣ２よりも高い期間にＨレベル（アクティブレベル）となる減衰パルスＳＷがロウアクティブＯＲゲート３７９から断続的に出力される。
【００９８】
ここで、減衰器１９０は、この減衰パルスＳＷがＬレベルの期間はＯＦＦ、Ｈレベルの期間はＯＮとなる。このため、減衰器１９０の両端におけるアナログ信号ＶＩｐ’およびＶＩｎ’は、減衰パルスＳＷがＬレベルの期間は、元の入力アナログ信号ＶＩｐおよびＶＩｎに対応した信号値、減衰パルスＳＷがＨレベルの期間は０Ｖとなり、図示のように、一定時間間隔で間引きを行った波形となる。従って、誤差積分器３００に対して実質的に入力されるアナログ信号が減衰し、増幅部１０Ｄの利得が低下する。
【００９９】
このように本実施形態では、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐを越え、または抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎを越えると、増幅部１０Ｄの利得を低下させる負帰還制御が働き、電圧Ｖ２３ｐおよびＶ２３ｎがリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎと一致するように、増幅部１０Ｄの利得が自動的に調整される。従って、本実施形態においても、上記第３実施形態と同様、前掲図２（ａ）および（ｂ）のようなダイナミックレンジ圧縮特性を実現することができる。
【０１００】
＜第５実施形態＞
図１１はこの発明の第５実施形態であるダイナミックレンジ圧縮回路１００Ｅを備えたパワーアンプの構成を示す回路図である。このダイナミックレンジ圧縮回路１００Ｅは、例えば上記第３実施形態における増幅部１０Ｃまたは上記第４実施形態における増幅部１０Ｄに適用される。図１１に示すように、本実施形態によるダイナミックレンジ圧縮回路１００Ｅは、リファレンス電圧生成部１１０Ｅと、減衰制御部１８０Ｅとにより構成されている。
【０１０１】
リファレンス電圧生成部１１０Ｅは、上記第１実施形態における第１の電圧依存型分圧回路１２０Ａまたは上記第２実施形態における第１の電圧依存型分圧回路１２０Ｂと同様な構成の第１の電圧依存型分圧回路と、第２の電圧依存型分圧回路１５０Ｅと、４個のピークホールド回路１７５ｐ、１７６ｐ、１７５ｎおよび１７６ｎとを有する。
【０１０２】
第２の電圧依存型分圧回路１５０Ｅは、入力端子１ｐおよび接地線間に直列に介挿された抵抗２４１ｐおよび２４２ｐと、同じく入力端子１ｐおよび接地線間に直列に介挿された抵抗２４１ｎおよび２４２ｎとを有している。また、第２の電圧依存型分圧回路１５０Ｅは、入力端子１ｎおよび接地線間に直列に介挿された抵抗２４３ｐよび２４４ｐと、同じく入力端子１ｎおよび接地線間に直列に介挿された抵抗２４３ｎおよび２４４ｎとを有している。ここで、抵抗２４１ｐ、２４３ｐ、２４１ｎおよび２４３ｎは、抵抗値Ｒ１＋Ｒ２を有している。また、抵抗２４２ｐ、２４４ｐ、２４２ｎおよび２４４ｎは、ダイナミックレンジ圧縮回路１００Ｅを上記第３実施形態の増幅部１０Ｃに適用する場合には、図示の通り、抵抗値Ｒ３を有するものが用いられ、上記第４実施形態の増幅部１０Ｄに適用する場合には、抵抗値Ｒ３＋Ｒ４を有するものが用いられる。第１の電圧依存型分圧回路の分圧用の抵抗（例えば図１の抵抗１２２ｐおよび１２３ｐのうちの抵抗１２３ｐ）についても同様である。
【０１０３】
また、第２の電圧依存型分圧回路１５０Ｅは、Ｐチャネルトランジスタ２４５ｐおよび２４６ｐと、Ｎチャネルトランジスタ２４５ｎおよび２４６ｎを有している。ここで、Ｐチャネルトランジスタ２４５ｐは、ソースが抵抗２４１ｐおよび２４２ｐ間のノードに接続され、ドレインが電源−ＶＤＤに接続されている。また、Ｐチャネルトランジスタ２４６ｐは、ソースが抵抗２４３ｐおよび２４４ｐ間のノードに接続され、ドレインが電源−ＶＤＤに接続されている。また、Ｎチャネルトランジスタ２４５ｎは、ソースが抵抗２４１ｎおよび２４２ｎ間のノードに接続され、ドレインが電源＋ＶＤＤに接続されている。また、Ｎチャネルトランジスタ２４６ｎは、ソースが抵抗２４３ｎおよび２４４ｎ間のノードに接続され、ドレインが電源＋ＶＤＤに接続されている。
【０１０４】
電圧依存型分圧回路１２０Ａまたは１２０Ｂである第１の電圧依存型分圧回路は、オーディオ入力信号ＶＩｐまたはＶＩｎの電圧値が入力段電源電圧＋ＶＩＭＡＸである場合に抵抗２４１ｐおよび２４２ｐ間のノードの電圧ＶＢｐ１と抵抗２４３ｐおよび２４４ｐ間のノードの電圧ＶＢｐ２とを入力リミット電圧＋ＶＩＬＭＴとするゲート電圧ＶＧＰを発生し、このゲート電圧ＶＧＰをＰチャネルトランジスタ２４５ｐおよび２４６ｐの各ゲートに供給する。また、電圧依存型分圧回路１２０Ａまたは１２０Ｂである第１の電圧依存型分圧回路は、オーディオ入力信号ＶＩｐまたはＶＩｎの電圧値が入力段電源電圧−ＶＩＭＡＸである場合に抵抗２４１ｎおよび２４２ｎ間のノードの電圧ＶＢｎ１と抵抗２４３ｎおよび２４４ｎ間のノードの電圧ＶＢｎ２とを入力リミット電圧−ＶＩＬＭＴとするゲート電圧ＶＧＮを発生し、このゲート電圧ＶＧＮをＮチャネルトランジスタ２４５ｎおよび２４６ｎの各ゲートに供給する。
【０１０５】
ピークホールド回路１７５ｐは、電圧ＶＢｐ１に生じる正のピークに基づいてリファレンス電圧Ｖｒｅｆｐ１を発生し、ピークホールド回路１７６ｐは、電圧ＶＢｐ２に生じる正のピークに基づいてリファレンス電圧Ｖｒｅｆｐ２を発生する。さらに詳述すると、ピークホールド回路１７５ｐは、電圧ＶＢｐ１に生じる正のピークに追従させてリファレンス電圧Ｖｒｅｆｐ１を立ち上げ、その後再び電圧ＶＢｐ１に正のピークが発生するまでリファレンス電圧Ｖｒｅｆｐ１を十分に大きな時定数に従って減衰させる動作を繰り返す。ピークホールド回路１７６ｐも同様である。
【０１０６】
ピークホールド回路１７５ｎは、電圧ＶＢｎ１に生じる負のピークに基づいてリファレンス電圧Ｖｒｅｆｎ１を発生し、ピークホールド回路１７６ｎは、電圧ＶＢｎ２に生じる負のピークに基づいてリファレンス電圧Ｖｒｅｆｎ２を発生する。さらに詳述すると、ピークホールド回路１７５ｎは、電圧ＶＢｎ１に生じる負のピークに追従させてリファレンス電圧Ｖｒｅｆｎ１を立ち下げ、その後再び電圧ＶＢｎ１に負のピークが発生するまでリファレンス電圧Ｖｒｅｆｎ１を十分に大きな時定数に従って減衰させる動作を繰り返す。ピークホールド回路１７６ｎも同様である。
【０１０７】
減衰制御部１８０Ｅは、４個のコンパレータ１９３ｐ、１９４ｐ、１９３ｎおよび１９４ｎと、ＯＲゲート１９５と、上記第３実施形態における時定数回路１８９または上記第４実施形態における減衰パルス発生部１９１に相当するものとを有する。
【０１０８】
ここで、コンパレータ１９３ｐは、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐとリファレンス電圧Ｖｒｅｆｐ１とを比較し、Ｖ２３ｐ＞Ｖｒｅｆｐ１の場合にＨレベルを、Ｖ２３ｐ＜Ｖｒｅｆｐ１の場合にＬレベルを出力する。コンパレータ１９４ｐは、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎとリファレンス電圧Ｖｒｅｆｐ２とを比較し、Ｖ２３ｎ＞Ｖｒｅｆｐ２の場合にＨレベルを、Ｖ２３ｎ＜Ｖｒｅｆｐ２の場合にＬレベルを出力する。コンパレータ１９３ｎは、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐとリファレンス電圧Ｖｒｅｆｎ１とを比較し、Ｖ２３ｐ＜Ｖｒｅｆｎ１の場合にＨレベルを、Ｖ２３ｐ＞Ｖｒｅｆｎ１の場合にＬレベルを出力する。コンパレータ１９４ｎは、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎとリファレンス電圧Ｖｒｅｆｎ２とを比較し、Ｖ２３ｎ＜Ｖｒｅｆｎ２の場合にＨレベルを、Ｖ２３ｎ＞Ｖｒｅｆｎ２の場合にＬレベルを出力する。ＯＲゲート１９５は、コンパレータ１９３ｐ、１９４ｐ、１９３ｎおよび１９４ｎの各出力信号の論理和を上記第３実施形態における時定数回路１８９または上記第４実施形態における減衰パルス発生部１９１に相当するものに供給する。そして、上記第３実施形態または第４実施形態と同様、時定数回路１８９または減衰パルス発生部１９１に相当するものの出力信号は減衰器１９０に供給される。
【０１０９】
本実施形態によれば、入力端子１ｐに対するオーディオ入力信号ＶＩｐの電圧値が入力段最大電圧＋ＶＩＭＡＸであり、入力端子１ｎに対するオーディオ入力信号ＶＩｎの電圧値が入力段最大電圧−ＶＩＭＡＸである場合、抵抗２４１ｐおよび２４２ｐ間のノードの電圧ＶＢｐ１が入力リミット電圧＋ＶＩＬＭＴとなり、抵抗２４３ｎおよび２４４ｎ間のノードの電圧ＶＢｎ２が入力リミット電圧−ＶＩＬＭＴとなる。一方、入力端子１ｐに対するオーディオ入力信号ＶＩｐの電圧値が入力段最大電圧−ＶＩＭＡＸであり、入力端子１ｎに対するオーディオ入力信号ＶＩｎの電圧値が入力段最大電圧＋ＶＩＭＡＸである場合、抵抗２４３ｐおよび２４４ｐ間のノードの電圧ＶＢｐ２が入力リミット電圧＋ＶＩＬＭＴとなり、抵抗２４１ｎおよび２４２ｎ間のノードの電圧ＶＢｎ１が入力リミット電圧−ＶＩＬＭＴとなる。
【０１１０】
従って、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸである場合、ピークホールド回路１７５ｐおよび１７６ｐが出力するリファレンス電圧Ｖｒｅｆｐ１およびＶｒｅｆｐ２は入力リミット電圧＋ＶＩＬＭＴとなり、ピークホールド回路１７５ｎおよび１７６ｎが出力するリファレンス電圧Ｖｒｅｆｎ１およびＶｒｅｆｎ２は入力リミット電圧−ＶＩＬＭＴとなる。そして、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐまたは抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｐ１＝Ｖｒｅｆｐ２＝＋ＶＩＬＭＴを上回った場合およびリファレンス電圧Ｖｒｅｆｎ１＝Ｖｒｅｆｎ２＝−ＶＩＬＭＴを下回った場合に減衰器１９０による信号の減衰が行われる。従って、前掲図２（ａ）および（ｂ）に示すように、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸである場合、増幅部１０Ｃまたは１０Ｄが出力するオーディオ出力信号ＶＯｐおよびＶＯｎの振幅は±ＶＯＬＭＴとなる。
【０１１１】
オーディオ入力信号ＶＩｐの電圧値が正、オーディオ入力信号ＶＩｎの電圧値が負である場合において、オーディオ入力信号ＶＩｐの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下すると、その低下分に応じて抵抗２４１ｐおよび２４２ｐ間のノードの電圧ＶＢｐ１が低下し、Ｐチャネルトランジスタ２４５ｐのＯＮ抵抗が増加し、電圧ＶＢｐ１を発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。また、オーディオ入力信号ＶＩｎの電圧値が入力段最大電圧−ＶＩＭＡＸから上昇すると、その上昇分に応じて抵抗２４３ｎおよび２４４ｎ間のノードの電圧ＶＢｎ２が上昇し、Ｎチャネルトランジスタ２４６ｎのＯＮ抵抗が増加し、電圧ＶＢｎ２を発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。オーディオ入力信号ＶＩｐの電圧値が入力段最大電圧−ＶＩＭＡＸから上昇し、オーディオ入力信号ＶＩｎの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下する場合も同様であり、電圧ＶＢｐ２、ＶＢｎ１を発生するための分圧比は、Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。このため、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸから減少するに従い、増幅部１０Ｃまたは１０Ｄの利得は、最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。
【０１１２】
そして、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅がＰチャネルトランジスタ２４５ｐおよび２４６ｐ、Ｎチャネルトランジスタ２４５ｎおよび２４６ｎをＯＦＦさせる折れ点入力電圧以下になる領域では、増幅部１０Ｃまたは１０Ｄの利得は、最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
以上のように、本実施形態によれば、上記第１および第２実施形態と同様な効果が得られる。
【０１１３】
以上、この発明の第１〜第５実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。
【０１１４】
（１）上記第１および第２実施形態では、正のリファレンス電圧Ｖｒｅｆｐおよび負のリファレンス電圧Ｖｒｅｆｎを発生し、抵抗１２および１３間のノードの電圧Ｖ２３をリファレンス電圧＋Ｖｒｅｆｐおよび−Ｖｒｅｆｎ間の範囲内に収める負帰還制御を行った。しかし、そのようにする代わりに、例えば正のリファレンス電圧Ｖｒｅｆｐのみを発生し、ピークホールド回路１７１の時定数またはピーク値を維持する期間を上記第１および第２実施形態の２倍にして、抵抗１２および１３間のノードの電圧Ｖ２３をリファレンス電圧＋Ｖｒｅｆｐ以内に収める負帰還制御を行うようにしてもよい。この態様は、回路構成が簡素になるという利点がある。
【０１１５】
（２）上記実施形態では、第１および第２の電圧依存型分圧回路を電界効果トランジスタを用いて構成したが、バイポーラトランジスタを用いて構成してもよい。
【０１１６】
（３）上記各実施形態では、増幅部の利得を低下させる減衰を発生させる減衰器をオーディオ入力信号の入力経路に設けたが、それ以外の箇所に設けてもよい。例えば上記第１実施形態では、差動増幅器２０の出力端子から逆相入力端子への負帰還を行わせるための抵抗１４を互いに直列接続された２個の抵抗に置き換え、それらの抵抗間のノードに減衰器を接続してもよい。
【０１１７】
（４）上記第３および第４実施形態では、Ｎチャネルトランジスタ２１１、２１２および２３５により電圧依存型分圧回路を構成したが、Ｐチャネルトランジスタにより電圧依存型分圧回路を構成してもよい。
【０１１８】
（５）上記第１および第２実施形態では、ゲート電圧ＶＧＰを正の電圧、ゲート電圧ＶＧＮを負の電圧として、ダイナミックレンジ圧縮特性に折れ点Ｚを生じさせた。しかし、ゲート電圧ＶＧＰを負の電圧、ゲート電圧ＶＧＮを正の電圧として、ダイナミックレンジ圧縮特性に折れ点Ｚを生じさせないようにしてもよい。
【０１１９】
（６）上記各実施形態において、出力リミット電圧ＶＯＬＭＴは、増幅部が出力可能な最大電圧としてもよく、パワー制限等の目的のために、図示しない操作部の操作等により任意に設定し得るようにしてもよい。また、図示しない操作部の操作等により入力リミット電圧ＶＩＬＭＴが設定された場合に、この設定された入力リミット電圧ＶＩＬＭＴに基づいて出力リミット電圧ＶＯＬＭＴが設定されるように構成してもよい。
【０１２０】
（７）上記各実施形態において、多彩なダイナミックレンジ圧縮特性を実現するために、入力段最大電圧±ＶＩＭＡＸを入力段回路の最大出力電圧とは無関係に任意に設定し得るように構成してもよい。
【符号の説明】
【０１２１】
１０，１０Ｃ，１０Ｄ…増幅部、１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ…ダイナミックレンジ圧縮回路、１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ，１１０Ｅ…リファレンス電圧発生部、１８０，１８０Ｃ，１８０Ｄ，１８０Ｅ…減衰制御部、１８５，１９０…減衰器、１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ…第１の電圧依存型分圧回路、１５０Ａ，１５０Ｂ，１５０Ｃ，１５０Ｄ，１５０Ｅ…第２の電圧依存型分圧回路、１７１，１７２，１７３，１７４，１７５ｐ，１７６ｐ，１７５ｎ，１７６ｎ…ピークホールド回路、１３０Ａ，１４０Ａ，１４０Ｂ，２１０…電圧依存型抵抗器、１８４，１８９…時定数回路、１９１…減衰パルス発生部。
【技術分野】
【０００１】
この発明は、オーディオ信号のダイナミックレンジ圧縮に好適なダイナミックレンジ圧縮回路に関する。
【背景技術】
【０００２】
オーディオ機器等では、ダイナミックレンジの広い入力オーディオ信号をスピーカから再生したときの再生音をリスナに聴こえやすくするために、ダイナミックレンジ圧縮の技術が用いられる場合が多い。このダイナミックレンジ圧縮は、入力オーディオ信号を増幅してスピーカから再生する際に、入力オーディオ信号の音量が小さい領域では増幅の利得を高くし、入力オーディオ信号の音量が大きい領域では増幅の利得を低くすることにより、広いダイナミックレンジを持った入力オーディオ信号をリスナが快く聴き取れる範囲内の音量の再生音として出力する技術である（例えば特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１１０３６２号公報
【特許文献２】特開２００５−３０２１８６号公報
【特許文献３】特開２００７−１０４４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来技術の下では、増幅器の出力信号波形にクリップを生じさせない限界である出力リミット電圧ＶＯＬＭＴよりも一定電圧だけ低い電圧を閾値とし、増幅器の出力信号ＶＯの振幅がこの閾値以上となる領域において増幅器の利得を低下させることによりダイナミックレンジ圧縮を行っていた。このため、前段の回路から増幅器に与えられる入力信号の最大振幅である入力段最大電圧ＶＩＭＡＸが大きい場合には、図１２（ａ）に示すように、増幅器の入力信号ＶＩの振幅が入力段最大電圧ＶＩＭＡＸに到達する前に増幅器の出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴに到達し、それ以上の入力信号ＶＩの振幅の増加を出力信号ＶＯの振幅の増加として反映させることができないという問題があった。また、入力段最大電圧ＶＩＭＡＸが小さい場合には、図１２（ｂ）に示すように、増幅器の入力信号ＶＩが入力段最大電圧ＶＩＭＡＸに到達した状態でも、増幅器の出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴよりも低くなる問題があった。
【０００５】
本発明は以上説明した事情に鑑みてなされたものであり、増幅器が出力可能な振幅範囲を最大限に活用し、かつ、入力段最大電圧の範囲内において入力信号の振幅の変化を出力信号の振幅変化に反映させることを可能にするダイナミックレンジ圧縮回路を提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明は、増幅部の利得を低下させる減衰を前記増幅部内の所定のノードの信号に与える減衰手段を含み、前記増幅部の入力段最大電圧と同じ振幅の入力信号が前記増幅部に与えられた場合に前記増幅部の出力信号の振幅が任意の出力リミット電圧となるように前記減衰手段により前記増幅部の利得を低下させ、前記増幅部の入力信号の振幅が前記入力段最大電圧に満たない場合には、前記減衰手段により与える減衰の程度を前記増幅部の入力信号の振幅の前記入力段最大電圧からの減少分に応じて減らして前記増幅部の利得を増加させる利得制御手段を具備することを特徴とするダイナミックレンジ圧縮回路を提供する。
【０００７】
かかる発明によれば、増幅部に対する入力信号の振幅が入力段最大振幅である場合に、増幅部の出力信号の振幅が出力リミット電圧となるように増幅部の利得が制御される。また、増幅部の入力信号の振幅が入力段最大振幅よりも小さい領域では、入力信号の振幅の入力段最大振幅からの減少の程度に応じて、入力段最大振幅の入力信号の増幅を行う場合の増幅部の利得から増幅部の利得を増加させる制御が行われる。従って、増幅部が出力可能な振幅範囲を最大限に活用し、かつ、入力段最大電圧の範囲内において入力信号の振幅の変化を出力信号の振幅変化に反映させることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の第１実施形態であるダイナミックレンジ圧縮回路１００Ａを備えたパワーアンプの構成を示す回路図である。
【図２】同実施形態において実現されるダイナミックレンジ圧縮特性を例示する図である。
【図３】同実施形態において、増幅部１０に対するオーディオ入力信号ＶＩの電圧値を負の入力段最大電圧−ＶＩＭＡＸから正の入力段最大電圧＋ＶＩＭＡＸまでの範囲内において変化させたときのオーディオ出力信号ＶＯの電圧値の変化と、電圧依存型分圧回路１５０ＡのＰチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６のＯＮ／ＯＦＦ状態の変化を示す図である。
【図４】同実施形態におけるパワーアンプの各部の信号波形を示す図である。
【図５】この発明の第２実施形態であるダイナミックレンジ圧縮回路１００Ｂを備えたパワーアンプの構成を示す回路図である。
【図６】この発明の第３実施形態であるダイナミックレンジ圧縮回路１００Ｃを備えたパワーアンプの構成を示す回路図である。
【図７】この発明の第４実施形態であるダイナミックレンジ圧縮回路１００Ｄを備えたパワーアンプの構成を示す回路図である。
【図８】同実施形態における誤差積分器３００とパルス幅変調器３５０と三角波発生器３８０と、減衰制御部１８０Ｄにおける減衰パルス発生部１９１の構成を示す回路図である。
【図９】同実施形態における増幅部１０Ｄの各部の信号波形を示す波形図である。
【図１０】同実施形態における減衰制御部１８０Ｄの各部の波形を示す波形図である。
【図１１】この発明の第５実施形態であるダイナミックレンジ圧縮回路１００Ｅを備えたパワーアンプの構成を示す回路図である。
【図１２】従来技術により実現されるダイナミックレンジ圧縮特性を例示する図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、この発明の一実施形態について説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態であるダイナミックレンジ圧縮回路１００Ａを備えたパワーアンプの構成を示す回路図である。図１において、増幅部１０は、シングルエンド型の増幅回路であり、抵抗値Ｒ１を有する抵抗１１と、抵抗値Ｒ２を有する抵抗１２と、抵抗値Ｒ３を有する抵抗１３と、抵抗値Ｒ４を有する抵抗１４と、差動増幅器２０とにより構成されている。ここで、抵抗１１、１２、１３および１４は、パワーアンプの入力端子１および出力端子２間に直列に介挿されている。また、差動増幅器２０は、正相入力端子（プラス端子）が接地され、逆相入力端子（マイナス端子）が抵抗１３および１４間のノードに接続されている。そして、差動増幅器２０の出力端子がパワーアンプの出力端子２に接続されている。この出力端子２には、スピーカやローパスフィルタ等からなる負荷（図示略）が接続される。
【００１０】
増幅部１０の前段には、図示しない入力段回路が設けられている。この入力段回路は、所定の入力段最大電圧±ＶＩＭＡＸの範囲内の振幅を持ったオーディオ入力信号ＶＩを増幅部１０の入力端子１に供給する。ここで、入力段最大電圧±ＶＩＭＡＸは、例えば入力段回路の電源電圧により定まる。
【００１１】
増幅部１０は、入力端子１に与えられるオーディオ入力信号ＶＩを増幅することにより、オーディオ出力信号ＶＯを出力端子２から出力する。本実施形態において、増幅部１０が出力するオーディオ出力信号ＶＯの振幅は、予め指定された出力リミット電圧±ＶＯＬＭＴの範囲内に制限される。この出力リミット電圧±ＶＯＬＭＴは、例えば図１に示すパワーアンプが搭載されたオーディオ機器の筐体に設けられた操作子の操作等により指定される。
【００１２】
ダイナミックレンジ圧縮回路１００Ａは、増幅部１０におけるオーディオ入力信号ＶＩとオーディオ出力信号ＶＯとの関係が、予め指定されたダイナミックレンジ圧縮特性に従ったものとなるように、オーディオ入力信号ＶＩの振幅に応じて増幅部１０の利得を制御する回路である。
【００１３】
図２（ａ）および（ｂ）は本実施形態において実現されるダイナミックレンジ圧縮特性を各々例示するものであり、図２（ａ）は入力段最大電圧ＶＩＭＡＸが大きい場合を、図２（ｂ）は入力段最大電圧ＶＩＭＡＸが小さい場合を各々示している。本実施形態において実現されるダイナミックレンジ圧縮特性の特徴は次の通りである。
【００１４】
ａ．オーディオ入力信号ＶＩの振幅が入力段最大電圧ＶＩＭＡＸである場合にオーディオ出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴとなる。本実施形態では、このオーディオ入力信号ＶＩ＝ＶＩＭＡＸおよびオーディオ出力信号ＶＯ＝ＶＯＬＭＴにより定まるＶＩ−ＶＯ座標系での点（ＶＩＭＡＸ，ＶＯＬＭＴ）を到達点Ｑと呼ぶ。増幅部１０の利得Ｇは、この到達点Ｑにおいて最小値ＧＭＩＮ＝ＶＯＬＭＴ／ＶＩＭＡＸとなる。
【００１５】
ｂ．オーディオ入力信号ＶＩの振幅が入力段最大電圧ＶＩＭＡＸ以下の領域では、オーディオ入力信号ＶＩの振幅の入力段最大電圧ＶＩＭＡＸからの減少分の増加に応じて増幅部１０の利得が最小値ＧＭＩＮから増加する。
【００１６】
ｃ．オーディオ入力信号ＶＩの振幅を入力段最大電圧ＶＩＭＡＸから減少させていくと、増幅部１０の利得Ｇは、やがて最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）に達する。この利得Ｇが最大利得Ｇ０に到達する点Ｚよりもオーディオ入力信号ＶＩの振幅が低い領域では、オーディオ入力信号ＶＩの振幅によらず、増幅部１０の利得Ｇは最大利得Ｇ０となる。本実施形態では、オーディオ入力信号ＶＩの振幅を入力段最大電圧ＶＩＭＡＸから下げていった場合に利得Ｇが最大利得Ｇ０に到達する点Ｚを境にして、ダイナミックレンジ圧縮特性が折れ曲がる。そこで、本実施形態では、この点Ｚを折れ点と呼び、この折れ点Ｚにおけるオーディオ出力信号ＶＯの電圧値を折れ点出力電圧ＶＯＺ、この折れ点Ｚにおけるオーディオ入力信号ＶＩの電圧値を折れ点入力電圧ＶＩＺと呼ぶ。
【００１７】
本実施形態によるダイナミックレンジ圧縮回路１００Ａは、図１に示すように、リファレンス電圧生成部１１０Ａと、減衰制御部１８０とにより構成されている。これらのリファレンス電圧生成部１１０Ａおよび減衰制御部１８０は、上記ダイナミックレンジ圧縮特性を実現するための利得制御手段を構成している。ここで、リファレンス電圧生成部１１０Ａは、増幅部１０に対するオーディオ入力信号ＶＩを分圧することにより、ダイナミックレンジ圧縮のための制御信号であるリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎを生成する回路である。また、減衰制御部１８０は、増幅部１０に対するオーディオ入力信号ＶＩを所定の分圧比で分圧した電圧、より具体的には抵抗１２および１３間のノードに発生する電圧Ｖ２３の正および負のピークがリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎと一致するように増幅部１０の利得を制御する回路である。
【００１８】
本実施形態において、リファレンス電圧生成部１１０Ａは、オーディオ入力信号ＶＩの振幅に応じたリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎとして、図２（ａ）および（ｂ）に例示するダイナミックレンジ圧縮特性におけるオーディオ出力信号ＶＯの振幅値に±Ｒ３／Ｒ４を乗算した電圧値を各々有するものを発生する。
【００１９】
減衰制御部１８０は、コンパレータ１８１および１８２と、ＯＲゲート１８３と、時定数回路１８４と、減衰器１８５とにより構成されている。コンパレータ１８１は、増幅部１０における抵抗１２および１３間のノードの電圧Ｖ２３がリファレンス電圧Ｖｒｅｆｐより低いときはＬレベルを、リファレンス電圧Ｖｒｅｆｐより高いときはＨレベルを出力する回路である。コンパレータ１８２は、同電圧Ｖ２３がリファレンス電圧Ｖｒｅｆｎより高いときはＬレベルを、リファレンス電圧Ｖｒｅｆｎより低いときはＨレベルを出力する回路である。ＯＲゲート１８３は、コンパレータ１８１および１８２の両方の出力信号がＬレベルである場合はＬレベルを、少なくとも一方がＨレベルである場合はＨレベルを出力する。時定数回路１８４は、ＯＲゲート１８３の出力信号が立ち上がるときは所定のアタック時間を掛けて出力信号を立ち上げ、ＯＲゲート１８３の出力信号が立ち下がるときには所定のリリース時間を掛けて出力信号を立ち下げる回路である。減衰器１８５は、抵抗１１および１２間のノードの信号の振幅を時定数回路１８４の出力信号のレベル上昇に応じて減衰させ、増幅部１０の利得を低下させる。
【００２０】
次に本実施形態におけるリファレンス電圧生成部１１０Ａの構成の詳細について説明する。図１に示すように、リファレンス電圧生成部１１０Ａは、第１の電圧依存型分圧回路１２０Ａおよび第２の電圧依存型分圧回路１５０Ａと、２個のピークホールド回路１７１および１７２とにより構成されている。第１の電圧依存型分圧回路１２０Ａにおいて、電圧入力端子１２１ｐには、正の入力段最大電圧＋ＶＩＭＡＸが与えられる。この電圧入力端子１２１ｐと接地線との間には、抵抗値Ｒ１＋Ｒ２を有する抵抗１２２ｐと、抵抗値Ｒ３を有する抵抗１２３ｐが直列に介挿されている。
【００２１】
差動増幅器１２４ｐは、抵抗１２２ｐおよび１２３ｐ間のノードに発生する電圧ＶＡｐと、正の入力リミット電圧＋ＶＩＬＭＴとを比較し、ＶＡｐ＜＋ＶＩＬＭＴである場合には出力信号を正方向に変化させ、ＶＡｐ＞＋ＶＩＬＭＴである場合には出力信号を負方向に変化させる回路である。ここで、正の入力リミット電圧＋ＶＩＬＭＴは、パワーアンプの外部から設定される任意の電圧である。この例では、正の入力リミット電圧＋ＶＩＬＭＴは、増幅部１０の出力電圧ＶＯが出力リミット電圧−ＶＯＬＭＴとなるときの抵抗１２および１３間のノードの電圧であり、ＶＩＬＭＴ＝＋ＶＯＬＭＴ・Ｒ３／Ｒ４となる。電圧差動増幅器１２４ｐの出力端子と抵抗１２２ｐおよび１２３ｐ間のノードとの間には電圧依存型抵抗器１３０Ａが介挿されている。この電圧依存型抵抗器１３０Ａは、差動増幅器１２４ｐの出力電圧ＶＣｐに依存して抵抗値が変化する抵抗器である。差動増幅器１２４ｐおよび電圧依存型抵抗器１３０Ａは負帰還ループを構成している。この負帰還ループにより、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐを入力リミット電圧＋ＶＩＬＭＴに一致させる制御が行われる。
【００２２】
電圧依存型抵抗器１３０Ａは、Ｐチャネル電界効果トランジスタ（以下、単にＰチャネルトランジスタという）１３１および１３２と、定電流源１３３とを有している。ここで、Ｐチャネルトランジスタ１３１は、ソースが差動増幅器１２４ｐの出力端子に接続され、ドレインおよびゲートが定電流源１３３を介して負電源−ＶＤＤに接続されている。Ｐチャネルトランジスタ１３２は、ソースが抵抗１２２ｐおよび１２３ｐ間のノードと差動増幅器１２４ｐの逆相入力端子に接続され、ゲートがＰチャネルトランジスタ１３１のゲートおよびドレインに接続され、ドレインが負電源−ＶＤＤに接続されている。
【００２３】
このような構成において、Ｐチャネルトランジスタ１３１のゲートおよびドレインとＰチャネルトランジスタ１３２のゲートの接続点の電圧ＶＧＰは、差動増幅器１２４ｐの出力電圧ＶＣｐからＰチャネルトランジスタ１３１の閾値電圧だけ低下した電圧となる。
【００２４】
ここで、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが入力リミット電圧＋ＶＩＬＭＴよりも高くなって差動増幅器１２４ｐの出力電圧ＶＣｐが負方向に変化すると、Ｐチャネルトランジスタ１３１および１３２のゲート電圧ＶＧＰも負方向に変化する。この結果、Ｐチャネルトランジスタ１３２のＯＮ抵抗が小さくなり、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが低下する。
【００２５】
逆に抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが入力リミット電圧＋ＶＩＬＭＴよりも低くなって差動増幅器１２４ｐの出力電圧ＶＣｐが正方向に変化すると、Ｐチャネルトランジスタ１３１および１３２のゲート電圧ＶＧＰも正方向に変化する。この結果、Ｐチャネルトランジスタ１３２のＯＮ抵抗が大きくなり、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが上昇する。このような負帰還が働く結果、抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐは入力リミット電圧＋ＶＩＬＭＴに一致することとなる。
【００２６】
このように本実施形態では、抵抗１２２ｐおよび１２３ｐに対して入力段最大電圧ＶＩＭＡＸが与えられた状態において、Ｐチャネルトランジスタ１３２のＯＮ抵抗が抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐを入力リミット電圧ＶＩＬＭＴに一致させるＯＮ抵抗となるように、Ｐチャネルトランジスタ１３２のゲート電圧ＶＧＰが調整される。
【００２７】
このゲート電圧ＶＧＰは、Ｐチャネルトランジスタ１３２のトランジスタサイズに依存した電圧値となる。本実施形態では、Ｐチャネルトランジスタ１３２をＯＦＦとした場合における抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐｏｆｆ＝ＶＩＭＡＸ・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）よりも入力リミット電圧ＶＩＬＭＴが低いことを前提としている。そして、本実施形態では、抵抗１２２ｐおよび１２３ｐ間のノードと電源−ＶＤＤとの間に介挿されたＰチャネルトランジスタ１３２ｐに電流を流すことにより、抵抗１２２ｐおよび１２３ｐ間のノードの電圧を低下させ、同ノードの電圧が入力リミット電圧ＶＩＬＭＴとなるようにＰチャネルトランジスタ１３２ｐのゲート電圧ＶＧＰを調整している。ここで、Ｐチャネルトランジスタ１３２のトランジスタサイズが小さい場合には、抵抗１２２ｐおよび１２３ｐ間のノードの電圧を入力リミット電圧ＶＩＬＭＴまで低下させるに足る電流をＰチャネルトランジスタ１３２に流すために、Ｐチャネルトランジスタ１３２のゲートおよびソース間電圧｜ＶＧＰ−ＶＩＬＭＴ｜を大きくする必要があり、ゲート電圧ＶＧＰは入力リミット電圧ＶＩＬＭＴから負方向に大きく隔たった電圧値となる。これに対し、Ｐチャネルトランジスタ１３２のトランジスタサイズが大きい場合には、Ｐチャネルトランジスタ１３２のゲートおよびソース間電圧｜ＶＧＰ−ＶＩＬＭＴ｜をそれ程大きくしなくても、抵抗１２２ｐおよび１２３ｐ間のノードの電圧を入力リミット電圧ＶＩＬＭＴまで低下させるに足る電流をＰチャネルトランジスタ１３２に流すことができる。従って、ゲート電圧ＶＧＰは前者の場合よりも高い電圧値となる。
【００２８】
上述した折れ点入力電圧ＶＩＺは、このゲート電圧ＶＧＰにより決定される。従って、所望の折れ点入力電圧ＶＩＺに合せてＰチャネルトランジスタ１３２のトランジスタサイズを決定すればよい。
【００２９】
差動増幅器１２５、抵抗１２６および１２７は、差動増幅器１２４ｐの出力電圧ＶＣｐの極性を反転した電圧ＶＣｎ＝−ＶＣｐを発生する極性反転回路１２８を構成している。この極性反転回路１２８が発生する電圧ＶＣｎは、電圧依存型抵抗器１４０Ａに供給される。
【００３０】
電圧依存型抵抗器１４０Ａは、Ｎチャネル電界効果トランジスタ（以下、単にＮチャネルトランジスタという）１４１と、定電流源１４３とを有している。Ｎチャネルトランジスタ１４１は、ソースに対して極性反転回路１２８の出力電圧ＶＣｎが与えられ、ドレインおよびゲートが定電流源１４３を介して正電源＋ＶＤＤに接続されている。このＮチャネルトランジスタ１４１のゲート電圧ＶＧＮは、極性反転回路１２８の出力電圧ＶＣｎ＝−ＶＣｐをＮチャネルトランジスタ１４１の閾値電圧だけ上昇させた電圧となる。このＮチャネルトランジスタ１４１とＰチャネルトランジスタ１３１は、閾値電圧の絶対値がほぼ等しい値となっている。従って、Ｎチャネルトランジスタ１４１のゲート電圧ＶＧＮは、Ｐチャネルトランジスタ１３２のゲート電圧ＶＧＰの極性を反転させたものとほぼ一致した電圧となる。
【００３１】
第２の電圧依存型分圧回路１５０Ａは、入力端子１および接地線間に直列に介挿された抵抗１５１および１５２と、各々電圧依存型抵抗器として機能するＰチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６とにより構成されている。ここで、抵抗１５１は抵抗値Ｒ１＋Ｒ２を有し、抵抗１５２は抵抗値Ｒ３を有する。Ｐチャネルトランジスタ１５５は、ソースが抵抗１５１および１５２間のノードに接続されており、ゲートが電圧依存型分圧回路１２０ＡにおけるＰチャネルトランジスタ１３２のゲートに接続されており、ドレインが負電源−ＶＤＤに接続されている。このＰチャネルトランジスタ１５５は、Ｐチャネルトランジスタ１３２と同じトランジスタサイズを有している。また、Ｎチャネルトランジスタ１５６は、ソースが抵抗１５１および１５２の間のノードに接続されており、ゲートが電圧依存型分圧回路１２０ＡにおけるＮチャネルトランジスタ１４１のゲートに接続されており、ドレインが正電源＋ＶＤＤに接続されている。このＮチャネルトランジスタ１５６は、同じ絶対値のドレインおよびソース間電圧が与えられた場合に同じ絶対値のドレイン電流が流れるように、Ｐチャネルトランジスタ１５５のトランジスタサイズに合せて、そのトランジスタサイズが決定されている。
【００３２】
ピークホールド回路１７１は、抵抗１５１および１５２間のノードの電圧ＶＢに基づいて正のリファレンス電圧Ｖｒｅｆｐを生成する回路であり、ピークホールド回路１７２は、抵抗１５１および１５２間のノードの電圧ＶＢに基づいて負のリファレンス電圧Ｖｒｅｆｎを生成する回路である。さらに詳述すると、ピークホールド回路１７１は、抵抗１５１および１５２間のノードの電圧ＶＢに発生する正のピークに追従してリファレンス電圧Ｖｒｅｆｐを立ち上げ、電圧ＶＢの正のピーク以降は所定の時定数に従ってリファレンス電圧Ｖｒｅｆｐを０Ｖに向けて減衰させる。また、ピークホールド回路１７２は、抵抗１５１および１５２間のノードの電圧ＶＢに発生する負のピークに追従してリファレンス電圧Ｖｒｅｆｎを立ち下げ、電圧ＶＢの負のピーク以降は所定の時定数に従ってリファレンス電圧Ｖｒｅｆｎの絶対値を０Ｖに向けて減衰させる。
【００３３】
本実施形態において、ピークホールド回路１７１および１７２は、抵抗１２および１３間の電圧Ｖ２３と抵抗１５１および１５２間のノードの電圧ＶＢとの間に位相差が生じる場合に、この位相差に起因した誤動作が発生するのを防止する役割を果たしている。
【００３４】
さらに詳述すると、次の通りである。仮にピークホールド回路１７１および１７２がなかったとすると、オーディオ入力信号ＶＩの振幅が小さく、Ｐチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６の両方がＯＦＦの状態でも、電圧Ｖ２３と電圧ＶＢとの間に位相差が生じた場合に、電圧Ｖ２３およびＶＢの大小関係が入れ替わる都度、コンパレータ１８１および１８２の各出力信号にレベル反転が生じ、減衰器１８５による抵抗１１および１２間のノードの信号の減衰が不要に行われる。
【００３５】
そこで、本実施形態では、電圧ＶＢをコンパレータ１８１および１８２に直接与えるのではなく、ピークホールド回路１７１および１７２に与え、このピークホールド回路１７１および１７２から得られるリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎをコンパレータ１８１および１８２に与えるようにしているのである。この構成によれば、オーディオ入力信号ＶＩの振幅が小さく、抵抗１２および１３間の電圧Ｖ２３がリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎ間の範囲内に収まっている場合にはコンパレータ１８１および１８２の出力信号がＨレベルとならず、上記のような誤動作は発生しない。
以上が本実施形態によるダイナミックレンジ圧縮回路１００Ａの詳細である。
【００３６】
次に本実施形態の動作を説明する。図３は増幅部１０に対するオーディオ入力信号ＶＩの電圧値を負の入力段最大電圧−ＶＩＭＡＸから正の入力段最大電圧＋ＶＩＭＡＸまでの範囲内において変化させたときのオーディオ出力信号ＶＯの電圧値の変化と、第２の電圧依存型分圧回路１５０ＡのＰチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６のＯＮ／ＯＦＦ状態の変化を示す図である。
【００３７】
入力オーディオ信号ＶＩの電圧値が入力段最大電圧＋ＶＩＭＡＸである場合、第２の電圧依存型分圧回路１５０Ａにおける抵抗１５１および１５２間のノードの電圧ＶＢは、入力リミット電圧＋ＶＩＬＭＴになる。これは次の理由による。第１に、第２の電圧依存型分圧回路１５０Ａでは、第１の電圧依存型分圧回路１２０Ａの抵抗１２２ｐおよび１２３ｐに印加されるものと同じ入力段最大電圧ＶＩＭＡＸが抵抗１５１および１５２に対して印加されるからである。第２に、第１の電圧依存型分圧回路１２０ＡのＰチャネルトランジスタ１３２に印加されるものと同じゲート電圧ＶＧＰがＰチャネルトランジスタ１５５に印加されるため、Ｐチャネルトランジスタ１５５のＯＮ抵抗ＲｏｎがＰチャネルトランジスタ１３２のＯＮ抵抗と同じになるからである。第３に、殆どの場合、Ｎチャネルトランジスタ１５６には負のゲート電圧ＶＧＮが与えられるため、入力端子１に対して入力段最大電圧ＶＩＭＡＸが印加された状態において、Ｎチャネルトランジスタ１５６はＯＦＦとなるからである。
【００３８】
従って、入力オーディオ信号ＶＩに入力段最大電圧＋ＶＩＭＡＸと同じ大きさの正のピークが生じると、抵抗１５１および１５２間のノードに入力リミット電圧＋ＶＩＬＭＴと同じ電圧値の正のピークが発生し、この正のピークのピーク値＋ＶＩＬＭＴがピークホールド回路１７１に正のリファレンス電圧Ｖｒｅｆｐとして保持される。この状態では、増幅部１０の抵抗１２および１３間のノードの電圧Ｖ２３がリファレンス電圧Ｖｒｅｆｐ＝＋ＶＩＬＭＴを越えると、ＯＲゲート１８３からＨレベルの信号が出力され、減衰部１８５により抵抗１１および１２間のノードの信号が減衰される。このような負帰還制御が働く結果、抵抗１２および１３間のノードの電圧Ｖ２３はリファレンス電圧Ｖｒｅｆｐ＝＋ＶＩＬＭＴまで低下し、増幅部１０が出力するオーディオ出力信号ＶＯの振幅は出力リミット電圧ＶＯＬＭＴ＝−ＶＩＬＭＴ・Ｒ４／Ｒ３となる。
【００３９】
次に入力オーディオ信号ＶＩの電圧値が入力段最大電圧ＶＩＭＡＸから０Ｖに向けて低下してゆくと、抵抗１５１および１５２間のノードの電圧ＶＢが０Ｖに向かって低下するため、Ｐチャネルトランジスタ１５５のゲートおよびソース間電圧が減少し、Ｐチャネルトランジスタ１５５のＯＮ抵抗Ｒｏｎが次第に大きくなる。
【００４０】
以下、この過程における抵抗１２および１３間のノードの電圧Ｖ２３と抵抗１５１および１５２間のノードの電圧ＶＢとの関係について説明する。まず、抵抗１２および１３間のノードの電圧Ｖ２３は、次式により与えられる。
Ｖ２３＝ＶＩ・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３） ……（１）
＝ＶＩ・α１
ここで、α１は分圧比であり、α１＝Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）である。
【００４１】
一方、抵抗１５１および１５２間のノードの電圧ＶＢは、次式により与えられる。
ＶＢ＝ＶＩ・Ｒｘ／（Ｒ１＋Ｒ２＋Ｒｘ） ……（２）
＝ＶＩ・α２
ここで、α２は分圧比であり、α２＝Ｒｘ／（Ｒ１＋Ｒ２＋Ｒｘ）である。また、抵抗値Ｒｘは、抵抗１５２（抵抗値Ｒ３）とこれに並列接続されたＰチャネルトランジスタ１５５またはＮチャネルトランジスタ１５６のＯＮ抵抗（抵抗値Ｒｏｎ）とからなる回路の合成抵抗であり、次式により与えられる。
Ｒｘ＝Ｒ３・Ｒｏｎ／（Ｒ３＋Ｒｏｎ） ……（３）
【００４２】
Ｐチャネルトランジスタ１５５のＯＮ抵抗ＲｏｎがＰチャネルトランジスタ１３２のＯＮ抵抗と同じである場合、Ｒｘ＜Ｒ３となるため、α２＜α１となる。α２＜α１の状態では、減衰器１８５による減衰が行われないと、抵抗１２および１３間のノードの電圧Ｖ２３が抵抗１５１および１５２間のノードの電圧ＶＢから生成されるリファレンス電圧Ｖｒｅｆｐよりも大きくなる。従って、減衰器１８５により抵抗１１および１２間のノードの信号を減衰させて抵抗１２および１３間のノードの電圧Ｖ２３をリファレンス電圧Ｖｒｅｆｐに一致させる負帰還制御が行われる。
【００４３】
そして、抵抗１５１および１５２間のノードの電圧ＶＢが０Ｖに向かって低下し、Ｐチャネルトランジスタ１５５のＯＮ抵抗Ｒｏｎが次第に大きくなると、前掲式（２）における抵抗値Ｒｘが抵抗値Ｒ３に近づくため、分圧比α２が分圧比α１に近づく。これに伴い、減衰器１８５により抵抗１１および１２間のノードの信号に与えられる減衰量が次第に減り、増幅部１０の利得が次第に増加する。
【００４４】
以上が入力オーディオ信号ＶＩの電圧値が入力段最大電圧ＶＩＭＡＸから０Ｖに向けて低下してゆく過程における本実施形態の動作である。
【００４５】
入力端子１に対するオーディオ入力信号ＶＩの電圧値が低下し、抵抗１５１および１５２間のノードの電圧ＶＢが、Ｐチャネルトランジスタ１５５のゲート電圧ＶＧＰに対してＰチャネルトランジスタ１５５の閾値電圧を加えた電圧よりも低くなると、Ｐチャネルトランジスタ１５５はＯＦＦとなる。このＰチャネルトランジスタ１５５がＯＮからＯＦＦに切り換わるときの入力端子１の入力電圧ＶＩが上述した折れ点入力電圧＋ＶＩＺとなる。
【００４６】
オーディオ入力信号ＶＩの電圧値が正であり、かつ、折れ点入力電圧ＶＩＺ以下の領域では、Ｐチャネルトランジスタ１５５がＯＦＦとなり、前掲式（２）における抵抗値Ｒｘが抵抗値Ｒ３となるため、抵抗１５１および１５２間のノードの電圧ＶＢは、抵抗１２および１３間のノードの電圧Ｖ２３と一致する。従って、減衰器１８５による抵抗１１および１２間のノードの信号の減衰は行われず、増幅部１０の利得は最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
【００４７】
一方、入力端子１に対して負の入力段最大電圧−ＶＩＭＡＸが印加された場合、第２の電圧依存型分圧回路１５０Ａにおける抵抗１５１および１５２間のノードの電圧ＶＢは、負の入力リミット電圧−ＶＩＬＭＴと一致する。これは次の理由による。第１に、第２の電圧依存型分圧回路１５０Ａでは、第１の電圧依存型分圧回路１２０Ａの抵抗１２２ｐおよび１２３ｐに印加されるものと同じ大きさで極性を反転した入力段最大電圧−ＶＩＭＡＸが抵抗１５１および１５２に対して印加されるからである。第２に、理想的には第１の電圧依存型分圧回路１２０ＡのＰチャネルトランジスタ１３２に印加されるものと同じ絶対値の負極性のゲート電圧ＶＧＮがＮチャネルトランジスタ１５６に印加されるため、Ｎチャネルトランジスタ１５６のＯＮ抵抗が入力端子１に対して正の入力段最大電圧＋ＶＩＭＡＸが与えられたときのＰチャネルトランジスタ１５５のＯＮ抵抗と同じになるからである。第３に、殆どの場合、Ｐチャネルトランジスタ１５５には正のゲート電圧ＶＧＰが与えられるため、入力端子１に対して入力段最大電圧−ＶＩＭＡＸが印加された状態において、Ｐチャネルトランジスタ１５５はＯＦＦとなるからである。
【００４８】
次に入力端子１に対して与えられる電圧が入力段最大電圧−ＶＩＭＡＸから０Ｖに向けて上昇してゆくと、抵抗１５１および１５２間のノードの電圧ＶＢが０Ｖに向かって上昇する。このため、Ｎチャネルトランジスタ１５６のゲートおよびソース間電圧が減少し、Ｎチャネルトランジスタ１５６のＯＮ抵抗Ｒｏｎが大きくなり、前掲式（２）の抵抗値Ｒｘが抵抗値Ｒ３に近づき、分圧比α２が増加して分圧比α１に近づく。この結果、増幅部１０の利得が次第に増加する。そして、入力端子１に対する入力電圧が上昇し、抵抗１５１および１５２間のノードの電圧ＶＢが、Ｎチャネルトランジスタ１５６のゲート電圧ＶＧＮからＮチャネルトランジスタ１５６の閾値電圧を差し引いた電圧よりも高くなると、Ｎチャネルトランジスタ１５６はＯＦＦとなる。このＮチャネルトランジスタ１５６がＯＮからＯＦＦに切り換わるときの入力端子１の入力電圧ＶＩが折れ点入力電圧−ＶＩＺとなる。
【００４９】
オーディオ入力信号ＶＩの電圧値が負であり、かつ、負の折れ点入力電圧−ＶＩＺ以上の領域では、抵抗１５１および１５２間のノードの電圧ＶＢは、抵抗１２および１３間のノードの電圧Ｖ２３と一致する。従って、減衰器１８５による抵抗１１および１２間のノードの信号の減衰は行われず、増幅部１０の利得は最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
【００５０】
図４（ａ）〜（ｃ）は本実施形態におけるパワーアンプの各部の信号波形を示す図である。図４（ａ）は、入力オーディオ信号ＶＩの振幅を次第に大きくした場合において、減衰器１８５による減衰を行わせなかった場合における抵抗１２および１３間のノードの電圧Ｖ２３’と、抵抗１５１および１５２間のノードの電圧ＶＢの波形を示している。また、図４（ｂ）は、同様の場合における抵抗１２および１３間のノードの電圧Ｖ２３の波形Ｖ２３’と、抵抗１５１および１５２間のノードの電圧ＶＢの波形と、リファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎの各波形を示している。また、図４（ｃ）は、同様の場合における抵抗１２および１３間のノードの電圧Ｖ２３の波形Ｖ２３’と、リファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎの各波形と、増幅部１０から得られるオーディオ出力信号ＶＯの電圧値を抵抗１２および１３間のノードの電圧値に換算した波形ＶＯ’＝ＶＯ×Ｒ３／Ｒ４を示している。これらの図において、＋ＶＩＺ’および−ＶＩＺ’は、オーディオ入力信号ＶＩの電圧値が各々折れ点電圧＋ＶＩＺおよび−ＶＩＺである場合における抵抗１２および１３間のノードの電圧である。
【００５１】
オーディオ入力信号ＶＩの振幅が小さく、電圧Ｖ２３’が電圧＋ＶＩＺ’および−ＶＩＺ’間の範囲内にある場合（オーディオ入力信号ＶＩの振幅が折れ点電圧＋ＶＩＺおよび−ＶＩＺ間の範囲内にある場合）には、Ｐチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６がＯＦＦとなり、電圧ＶＢの波形は電圧Ｖ２３’の波形と一致する。
【００５２】
オーディオ入力信号ＶＩの振幅が大きくなり、電圧Ｖ２３’が電圧＋ＶＩＺ’を上回ると（オーディオ入力信号ＶＩの振幅が折れ点電圧＋ＶＩＺを上回ると）、電圧Ｖ２３’が電圧＋ＶＩＺ’を上回っている領域では、Ｐチャネルトランジスタ１５５がＯＮとなるため、電圧ＶＢは電圧Ｖ２３’よりも低くなる。また、電圧Ｖ２３’が電圧−ＶＩＺ’を下回ると（オーディオ入力信号ＶＩの振幅が折れ点電圧−ＶＩＺを下回ると）、電圧Ｖ２３’が電圧−ＶＩＺ’を下回っている領域では、Ｎチャネルトランジスタ１５６がＯＮとなるため、電圧ＶＢは電圧Ｖ２３’よりも高くなる（以上、図４（ａ）参照）。この場合の入力オーディオ信号ＶＩの電圧値に対する電圧ＶＢの依存性は、図３を参照して説明した通りである。
【００５３】
そして、図４（ｂ）に示すように、リファレンス電圧Ｖｒｅｆｐは、電圧ＶＢの正のピークに追従して立ち上がり、それ以降はピーク値を保持し、リファレンス電圧Ｖｒｅｆｎは、電圧ＶＢの負のピークに追従して立ち下がり、それ以降はピーク値を保持する。
【００５４】
オーディオ入力信号ＶＩの振幅が小さく、電圧Ｖ２３’がリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎ間の範囲内にある場合、減衰器１８５による抵抗１１および１２間のノードの信号の減衰は行われない。従って、増幅部１０では、オーディオ信号ＶＩが最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）で増幅され、オーディオ出力信号ＶＯが得られる。オーディオ入力信号ＶＩの振幅が大きく、電圧Ｖ２３’がリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎ間の範囲を越える領域では、減衰器１８５による抵抗１１および１２間のノードの信号の減衰が行われる。このため、オーディオ信号ＶＩは、増幅部１０においてＲ４／（Ｒ１＋Ｒ２＋Ｒ３）よりも低い利得で増幅される。
【００５５】
ここで、前掲図３を参照して説明したように、増幅部１０の利得は、オーディオ入力信号ＶＩの振幅が入力段最大電圧＋ＶＩＭＡＸおよび−ＶＩＭＡＸであるときにオーディオ信号ＶＯの振幅が出力リミット電圧−ＶＯＬＭＴおよび＋ＶＯＬＭＴとなるように調整される。従って、オーディオ入力信号ＶＩの振幅が入力段最大電圧＋ＶＩＭＡＸおよび−ＶＩＭＡＸ間の範囲内にある限り、オーディオ入力信号ＶＩに対して波形歪のないオーディオ出力信号ＶＯが得られる（図４（ｃ）における波形ＶＯ’参照）。
【００５６】
以上説明したように、本実施形態によれば、入力段最大電圧＋ＶＩＭＡＸが指定された場合に、オーディオ入力信号ＶＩの振幅が入力段最大電圧＋ＶＩＭＡＸとなるときにオーディオ出力信号ＶＯの振幅が出力リミット電圧ＶＯＬＭＴとなるような最適なダイナミックレンジ圧縮特性（前掲図２（ａ）および（ｂ）参照）を自動的に実現することができる。従って、増幅部１０が出力可能なオーディオ出力信号ＶＯの振幅範囲を最大限に利用し、出力波形に歪を発生させることなく、オーディオ入力信号ＶＩの増幅を増幅部１０に行わせることができる。
【００５７】
＜第２実施形態＞
図５はこの発明の第２実施形態であるダイナミックレンジ圧縮回路１００Ｂを備えたパワーアンプの構成を示す回路図である。なお、この図５に示す第２実施形態と上記第１実施形態（図１）において、互いに共通する部分には同一の符号が使用されている。本実施形態によるダイナミックレンジ圧縮回路１００Ｂでは、上記第１実施形態（図１）におけるリファレンス電圧生成部１１０Ａがリファレンス電圧生成部１１０Ｂに置き換えられている。このリファレンス電圧生成部１１０Ｂは、第１の電圧依存型分圧回路１２０Ｂと第２の電圧依存型分圧回路１５０Ｂとにより構成されている。また、上記第１実施形態では、共通の電圧ＶＢがピークホールド回路１７１および１７２に供給されたが、本実施形態ではリファレンス電圧生成部１１０Ｂから別個の電圧ＶＢｐおよびＶＢｎがピークホールド回路１７１および１７２に各々供給されるようになっている。
【００５８】
第１の電圧依存型分圧回路１２０Ｂには、負の入力段最大電圧−ＶＩＭＡＸが印加される電圧入力端子１２１ｎと、この電圧入力端子１２１ｎと接地線との間に直列に介挿された抵抗値Ｒ１＋Ｒ２の抵抗１２２ｎと抵抗値Ｒ３の抵抗１２３ｎが追加されている。差動増幅器１２４ｐと、電圧依存型抵抗器１３０Ａと、抵抗１２２ｐおよび１２３ｐとからなる回路の構成は、上記第１実施形態の第１の電圧依存型分圧回路１２０Ａと同様である。本実施形態では、上記第１実施形態における極性反転回路１２８が削除されて、その代わりに差動増幅器１２４ｎが追加され、上記第１実施形態における電圧依存型抵抗器１４０Ａが電圧依存型抵抗器１４０Ｂに置き換えられている。
【００５９】
差動増幅器１２４ｎは、抵抗１２２ｎおよび１２３ｎ間のノードに発生する電圧ＶＡｎと、負の入力リミット電圧−ＶＩＬＭＴとを比較し、ＶＡｎ＜−ＶＩＬＭＴである場合には出力信号ＶＣｎを正方向に変化させ、ＶＡｎ＞−ＶＩＬＭＴである場合には出力信号ＶＣｎを負方向に変化させる回路である。この差動増幅器１２４ｎの出力端子と抵抗１２２ｎおよび１２３ｎ間のノードとの間には電圧依存型抵抗器１４０Ｂが介挿されている。この電圧依存型抵抗器１４０Ｂは、上記第１実施形態における電圧依存型抵抗器１４０Ａに対してＮチャネルトランジスタ１４２を追加した構成となっている。このＮチャネルトランジスタ１４２は、ゲートがＮチャネルトランジスタ１４１のゲートおよびドレインに接続され、ドレインが電源＋ＶＤＤに接続され、ソースが抵抗１２２ｎおよび１２３ｎ間のノードに接続されている。
【００６０】
このような構成において、Ｎチャネルトランジスタ１４１のゲートおよびドレインとＮチャネルトランジスタ１４２のゲートの接続点の電圧ＶＧＮは、差動増幅器１２４ｎの出力電圧ＶＣｎからＮチャネルトランジスタ１４１の閾値電圧だけ上昇した電圧となる。
【００６１】
ここで、抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが入力リミット電圧−ＶＩＬＭＴよりも低くなって差動増幅器１２４ｎの出力電圧ＶＣｎが正方向に変化すると、Ｎチャネルトランジスタ１４１および１４２のゲート電圧ＶＧＮも正方向に変化する。この結果、Ｎチャネルトランジスタ１４２のＯＮ抵抗が小さくなり、抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが上昇する。
【００６２】
逆に抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが入力リミット電圧−ＶＩＬＭＴよりも高くなって差動増幅器１２４ｎの出力電圧ＶＣｎが負方向に変化すると、Ｎチャネルトランジスタ１４１および１４２のゲート電圧ＶＧＮも負方向に変化する。この結果、Ｎチャネルトランジスタ１４２のＯＮ抵抗が大きくなり、抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが低下する。このような負帰還が働く結果、抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎは入力リミット電圧−ＶＩＬＭＴに一致することとなる。
【００６３】
第２の電圧依存型分圧回路１５０Ｂでは、上記第１実施形態（図１）の第２の電圧依存型分圧回路１５０Ａに対して、入力端子１および接地線間に直列に介挿された抵抗値Ｒ１＋Ｒ２の抵抗１５３と抵抗値Ｒ３の抵抗１５４が追加されている。そして、Ｐチャネルトランジスタ１５５は、ゲートに対して電圧依存型抵抗器１３０Ａからのゲート電圧ＶＧＰが与えられ、ドレインが電源−ＶＤＤに接続され、ソースが抵抗１５１および１５２間のノードに接続されている。また、Ｎチャネルトランジスタ１５６は、ゲートに対して電圧依存型抵抗器１４０Ｂからのゲート電圧ＶＧＮが与えられ、ドレインが電源＋ＶＤＤに接続され、ソースが抵抗１５３および１５４間のノードに接続されている。ここで、Ｎチャネルトランジスタ１５６と電圧依存型抵抗器１４０ＢのＮチャネルトランジスタ１４２は、同じトランジスタサイズを有しており、同じソース電圧が与えられたときに同じＯＮ抵抗となる。この第２の電圧依存型分圧回路１５０Ｂにおいて、抵抗１５１および１５２間のノードの電圧ＶＢｐはピークホールド回路１７１に供給され、抵抗１５３および１５４間のノードの電圧ＶＢｎはピークホールド回路１７２に供給される。
【００６４】
本実施形態では、正の入力段最大電圧＋ＶＩＭＡＸの分圧結果である入力抵抗１２２ｐおよび１２３ｐ間のノードの電圧ＶＡｐが入力リミット電圧ＶＩＬＭＴとなるようにＰチャネルトランジスタ１３２に対するゲート電圧ＶＧＰが調整され、この調整されたゲート電圧ＶＧＰがＰチャネルトランジスタ１５５のゲートに与えられる。また、負の入力段最大電圧−ＶＩＭＡＸの分圧結果である入力抵抗１２２ｎおよび１２３ｎ間のノードの電圧ＶＡｎが入力リミット電圧−ＶＩＬＭＴとなるようにＮチャネルトランジスタ１４２に対するゲート電圧ＶＧＮが調整され、この調整されたゲート電圧ＶＧＮがＮチャネルトランジスタ１５６のゲートに与えられる。
【００６５】
ここで、入力端子１に対するオーディオ入力信号ＶＩの電圧値が入力段最大電圧＋ＶＩＭＡＸである場合には、抵抗１５１および１５２間のノードの電圧ＶＢｐは入力リミット電圧ＶＩＬＭＴとなる。また、入力端子１に対するオーディオ入力信号ＶＩの電圧値が入力段最大電圧−ＶＩＭＡＸである場合には、抵抗１５３および１５４間のノードの電圧ＶＢｎは入力リミット電圧−ＶＩＬＭＴとなる。従って、入力端子１に対するオーディオ入力信号ＶＩの振幅が±ＶＩＭＡＸである場合、ピークホールド回路１７１が出力するリファレンス電圧Ｖｒｅｆｐは入力リミット電圧＋ＶＩＬＭＴとなり、ピークホールド回路１７２が出力するリファレンス電圧Ｖｒｅｆｎは入力リミット電圧−ＶＩＬＭＴとなる。そして、抵抗１２および１３間の電圧Ｖ２３がこのリファレンス電圧Ｖｒｅｆｐ＝＋ＶＩＬＭＴおよびＶｒｅｆｎ＝−ＶＩＬＭＴ間の範囲を越えるのに応じて減衰器１８５による信号の減衰が行われる。この結果、増幅部１０が出力するオーディオ出力信号ＶＯの振幅は±ＶＯＬＭＴとなる。
【００６６】
入力端子１に対するオーディオ入力信号ＶＩの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下すると、その低下分に応じて抵抗１５１および１５２間のノードの電圧ＶＢｐが低下し、Ｐチャネルトランジスタ１５５のＯＮ抵抗が増加し、電圧ＶＢｐを発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。また、入力端子１に対するオーディオ入力信号ＶＩの電圧値が入力段最大電圧−ＶＩＭＡＸから上昇すると、その上昇分に応じて抵抗１５３および１５４間のノードの電圧ＶＢｎが上昇し、Ｎチャネルトランジスタ１５６のＯＮ抵抗が増加し、電圧ＶＢｎを発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。
【００６７】
従って、オーディオ入力信号ＶＩの振幅が入力段最大電圧±ＶＩＭＡＸから減少すると、その減少分に応じて、オーディオ入力信号ＶＩの振幅に対するリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎの絶対値の比が大きくなり、増幅部１０の利得は次第に増加する。
【００６８】
そして、オーディオ入力信号ＶＩの振幅が減少して、折れ点入力電圧以下になると、Ｐチャネルトランジスタ１５５およびＮチャネルトランジスタ１５６がＯＦＦとなり、以降、増幅部１０の利得は一定値Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
以上のように本実施形態においても上記第１実施形態と同様な効果が得られる。
【００６９】
＜第３実施形態＞
図６はこの発明の第３実施形態であるダイナミックレンジ圧縮回路１００Ｃを備えたパワーアンプの構成を示す回路図である。上記第１および第２実施形態におけるダイナミックレンジ圧縮回路はシングルエンド型の増幅部１０に適用された。これに対し、本実施形態によるダイナミックレンジ圧縮回路１００Ｃは、増幅部１０Ｃに適用される。この増幅部１０Ｃは、入力端子１ｐおよび１ｎに与えられる正逆２相のオーディオ入力信号ＶＩｐおよびＶＩｎを差動増幅し、出力端子２ｐおよび２ｎから差動増幅結果である正逆２相のオーディオ出力信号ＶＯｐおよびＶＯｎを出力する差動増幅型の増幅回路である。
【００７０】
増幅部１０Ｃにおいて、入力端子１ｐおよび出力端子２ｎ間には、抵抗値Ｒ１の抵抗１１ｐと、抵抗値Ｒ２の抵抗１２ｐと、抵抗値Ｒ３の抵抗１３ｐと、抵抗値Ｒ４の抵抗１４ｎが直列に介挿されている。また、入力端子１ｎおよび出力端子２ｐ間には、抵抗値Ｒ１の抵抗１１ｎと、抵抗値Ｒ２の抵抗１２ｎと、抵抗値Ｒ３の抵抗１３ｎと、抵抗値Ｒ４の抵抗１４ｐが直列に介挿されている。差動増幅器２１は、正相入力端子が抵抗１３ｐおよび１４ｎ間のノードが接続され、逆相入力端子が抵抗１３ｎおよび１４ｐ間のノードが接続され、正相出力端子が出力端子２ｐに接続され、逆相出力端子が出力端子２ｎに接続されている。この差動増幅器２１は、正相入力端子と逆相入力端子を仮想接地状態として、抵抗１１ｐ、１２ｐおよび１３ｐを介して入力される正相オーディオ入力信号ＶＩｐと抵抗１１ｎ、１２ｎおよび１３ｎを介して入力される逆相オーディオ入力信号ＶＩｎの差動増幅を行う。
【００７１】
ダイナミックレンジ圧縮回路１００Ｃは、リファレンス電圧生成部１１０Ｃと、減衰制御部１８０Ｃとにより構成されている。このダイナミックレンジ圧縮回路１００Ｃも、上記第１および第２実施形態と同様、前掲図２（ａ）および（ｂ）に例示のダイナミックレンジ圧縮特性を実現するものである。リファレンス電圧生成部１１０Ｃは、所望の入力段最大電圧ＶＩＭＡＸに適したダイナミックレンジ圧縮特性を実現するためのリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎをオーディオ入力信号ＶＩｐおよびＶＩｎから生成する回路である。減衰制御部１８０Ｃは、上記第１実施形態の減衰制御部１８０と同様の役割を果たす回路であり、コンパレータ１８６および１８７と、ＯＲゲート１８８と、時定数回路１８９と、減衰器１９０とにより構成されている。
【００７２】
コンパレータ１８６は、増幅部１０Ｃにおける抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐより低いときはＬレベルを、リファレンス電圧Ｖｒｅｆｐより高いときはＨレベルを出力する回路である。コンパレータ１８７は、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎより低いときはＬレベルを、リファレンス電圧Ｖｒｅｆｎより高いときはＨレベルを出力する回路である。ＯＲゲート１８８は、コンパレータ１８６および１８７の両方の出力信号がＬレベルである場合はＬレベルを、少なくとも一方がＨレベルである場合はＨレベルを出力する。
【００７３】
時定数回路１８９は、ＯＲゲート１８８の出力信号が立ち上がるときは所定のアタック時間を掛けて出力信号を立ち上げ、ＯＲゲート１８８の出力信号が立ち下がるときはに所定のリリース時間を掛けて出力信号を立ち下げる回路である。減衰器１９０は、例えば電界効果トランジスタにより構成されており、抵抗１１ｐおよび１２ｐ間のノードと抵抗１１ｎおよび１２ｎ間のノードとの間に介挿されている。この減衰器１９０は、時定数回路１８９の出力信号の電圧が上昇するのに応じてＯＮ抵抗が低くなり、抵抗１１ｐおよび１２ｐ間のノードに発生する信号と抵抗１１ｎおよび１２ｎ間のノードに発生する信号を減衰させ、増幅部１０Ｃの利得を低下させる。
【００７４】
次にリファレンス電圧生成部１１０Ｃについて説明する。このリファレンス電圧生成部１１０Ｃは、第１の電圧依存型分圧回路１２０Ｃおよび第２の電圧依存型分圧回路１５０Ｃと、ピークホールド回路１７３および１７４とにより構成されている。
【００７５】
第１の電圧依存型分圧回路１２０Ｃは、電圧入力端子２０１および接地線間に直列に介挿された抵抗値Ｒ１＋Ｒ２の抵抗２０２と抵抗値Ｒ３の抵抗２０３とを有している。ここで、電圧入力端子２０１には正の入力段最大電圧＋ＶＩＭＡＸが与えられる。また、第１の電圧依存型分圧回路１２０Ｃは、電圧入力端子２０４および接地線間に直列に介挿された抵抗値Ｒ１＋Ｒ２の抵抗２０５と抵抗値Ｒ３の抵抗２０６とを有している。ここで、電圧入力端子２０４には負の入力段最大電圧−ＶＩＭＡＸが与えられる。抵抗２０２および２０３間のノードと抵抗２０５および２０６間のノードとの間には電圧依存型抵抗器２１０が介挿されている。そして、差動増幅器２２０は、抵抗２０２および２０３間のノードの電圧ＶＡが入力リミット電圧＋ＶＩＬＭＴとなるように電圧依存型抵抗器２１０の抵抗を制御する。
【００７６】
さらに詳述すると、電圧依存型抵抗器２１０は、Ｎチャネルトランジスタ２１１および２１２と定電流源２１３とにより構成されている。ここで、Ｎチャネルトランジスタ２１１は、ドレインおよびゲートがＮチャネルトランジスタ２１２のゲートに接続されるとともに、定電流源２１３を介して電源＋ＶＤＤに接続されている。また、Ｎチャネルトランジスタ２１１のソースは差動増幅器２２０の出力端子に接続されている。従って、Ｎチャネルトランジスタ２１１および２１２のゲート電圧ＶＧＮは、差動増幅器２２０の出力電圧よりもＮチャネルトランジスタ２１１の閾値電圧だけ高い電圧値となる。Ｎチャネルトランジスタ２１２は、ドレインが抵抗２０２および２０３間のノードに接続され、ソースが抵抗２０５および２０６間のノードに接続されている。
【００７７】
差動増幅器２２０は、抵抗２０２および２０３間のノードの電圧ＶＡと入力リミット電圧＋ＶＩＬＭＴとを比較し、ＶＡ＞＋ＶＩＬＭＴの場合はＮチャネルトランジスタ２１１のソースに与える出力信号を立ち上げる。この結果、Ｎチャネルトランジスタ２１１および２１２のゲート電圧ＶＧＮが上昇し、Ｎチャネルトランジスタ２１２のＯＮ抵抗が小さくなり、抵抗２０２および２０３間のノードの電圧ＶＡが低下する。逆にＶＡ＜＋ＶＩＬＭＴの場合、差動増幅器２２０は、Ｎチャネルトランジスタ２１１のソースに与える出力信号を立ち下げる。この結果、Ｎチャネルトランジスタ２１１および２１２のゲート電圧ＶＧＮが低下し、Ｎチャネルトランジスタ２１２のＯＮ抵抗が大きくなり、抵抗２０２および２０３間のノードの電圧ＶＡが上昇する。このような負帰還制御が働く結果、抵抗２０２および２０３間のノードの電圧ＶＡは入力リミット電圧＋ＶＩＬＭＴと一致することとなる。
【００７８】
第２の電圧依存型分圧回路１５０Ｃは、抵抗値Ｒ１＋Ｒ２の抵抗２３１および２３３と、抵抗値Ｒ３の抵抗２３２および２３４と、Ｎチャネルトランジスタ２３５とにより構成されている。ここで、抵抗２３１および２３２は、入力端子１ｐおよび接地線間に直列に介挿され、抵抗２３３および２３４は、入力端子１ｎおよび接地線間に直列に介挿されている。Ｎチャネルトランジスタ２３５は、ドレインが抵抗２３１および２３２間のノードに接続され、ソースが抵抗２３３および２３４間のノードに接続されている。そして、Ｎチャネルトランジスタ２３５のゲートには、Ｎチャネルトランジスタ２１２のゲートに与えられるものと同じゲート電圧ＶＧＮが与えられる。
【００７９】
ピークホールド回路１７３は、抵抗２３１および２３２間のノードの電圧に正のピークが発生する都度、リファレンス電圧Ｖｒｅｆｐをそのピーク電圧に追従させる。ピークホールド回路１７４は、抵抗２３３および２３４間のノードの電圧に正のピークが発生する都度、リファレンス電圧Ｖｒｅｆｎをそのピーク電圧に追従させる。
【００８０】
本実施形態では、正の入力段最大電圧＋ＶＩＭＡＸの分圧結果である入力抵抗２０２および２０３間のノードの電圧ＶＡが入力リミット電圧＋ＶＩＬＭＴとなるようにＮチャネルトランジスタ２１２に対するゲート電圧ＶＧＮが調整され、この調整されたゲート電圧ＶＧＮがＮチャネルトランジスタ２３５のゲートに与えられる。
【００８１】
ここで、入力端子１ｐに対するオーディオ入力信号ＶＩｐの電圧値が入力段最大電圧＋ＶＩＭＡＸであり、入力端子１ｎに対するオーディオ入力信号ＶＩｎの電圧値が入力段最大電圧−ＶＩＭＡＸである場合、Ｎチャネルトランジスタ２３５のＯＮ抵抗はＮチャネルトランジスタ２１２のＯＮ抵抗と同じになる。従って、抵抗２３１および２３２間のノードの電圧ＶＢｐは入力リミット電圧＋ＶＩＬＭＴとなる。一方、入力端子１ｐに対するオーディオ入力信号ＶＩｐの電圧値が入力段最大電圧−ＶＩＭＡＸであり、入力端子１ｎに対するオーディオ入力信号ＶＩｎの電圧値が入力段最大電圧＋ＶＩＭＡＸである場合にもＮチャネルトランジスタ２３５のＯＮ抵抗はＮチャネルトランジスタ２１２のＯＮ抵抗と同じになる。この場合、抵抗２３３および２３４間のノードの電圧ＶＢｎが入力リミット電圧＋ＶＩＬＭＴとなる。従って、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸである場合、ピークホールド回路１７３が出力するリファレンス電圧Ｖｒｅｆｐは入力リミット電圧＋ＶＩＬＭＴとなり、ピークホールド回路１７４が出力するリファレンス電圧Ｖｒｅｆｎも入力リミット電圧＋ＶＩＬＭＴとなる。そして、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐ＝＋ＶＩＬＭＴを越えた場合または抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎ＝＋ＶＩＬＭＴを越えた場合に減衰器１９０による信号の減衰が行われる。従って、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸである場合、増幅部１０Ｃが出力するオーディオ出力信号ＶＯｐおよびＶＯｎの振幅は±ＶＯＬＭＴとなる。
【００８２】
オーディオ入力信号ＶＩｐの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下すると、その低下分に応じて抵抗２３１および２３２間のノードの電圧ＶＢｐが低下し、Ｎチャネルトランジスタ２３５のＯＮ抵抗が増加し、電圧ＶＢｐを発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。また、オーディオ入力信号ＶＩｎの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下すると、その低下分に応じて抵抗２３３および２３４間のノードの電圧ＶＢｎが低下し、Ｎチャネルトランジスタ２３５のＯＮ抵抗が増加し、電圧ＶＢｎを発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。
【００８３】
従って、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が入力段最大電圧±ＶＩＭＡＸから減少すると、その減少分に応じて、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅に対するリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎの比が大きくなり、増幅部１０Ｃの利得は次第に増加し、増幅部１０の利得は最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）に近づいてゆく。
【００８４】
そして、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が減少し、Ｎチャネルトランジスタ２３５のゲート電圧ＶＧＮと、抵抗２３１および２３２間のノードの電圧ＶＢｐまたは抵抗２３３および２３４間のノードの電圧ＶＢｎのうち低い方の電圧との差分が、Ｎチャネルトランジスタ２３５の閾値電圧よりも小さくなると、Ｎチャネルトランジスタ２３５がＯＦＦとなる。このときのオーディオ入力信号ＶＩｐおよびＶＩｎの振幅が折れ点入力電圧ＶＩＺとなる。そして、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が折れ点入力電圧ＶＩＺよりも小さい領域では、増幅部１０の利得は最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
【００８５】
以上説明したように、本実施形態によれば、増幅部１０Ｃが出力可能な振幅範囲±ＶＯＬＭＴを最大限に活用し、かつ、入力段最大電圧±ＶＩＭＡＸの範囲内において入力信号ＶＩｐおよびＶＩｎの振幅の変化を出力信号ＶＯｐおよびＶＯｎの振幅変化に反映させるダイナミックレンジ圧縮特性が実現される。
【００８６】
＜第４実施形態＞
図７はこの発明の第４実施形態であるダイナミックレンジ圧縮回路１００Ｄを備えたパワーアンプの構成を示す回路図である。なお、この図７に示す第４実施形態と上記第３実施形態（図６）において、互いに共通する部分には同一の符号が使用されている。本実施形態によるダイナミックレンジ圧縮回路１００Ｄは、差動増幅型のＤ級増幅器である増幅部１０Ｄに適用される。この増幅部１０Ｄでは、上記第３実施形態における差動増幅器２１が削除され、誤差積分器３００、パルス幅変調器３５０および三角波発生器３８０が追加されている。ダイナミックレンジ圧縮回路１００Ｄでは、上記第３実施形態における減衰制御部１８０Ｃが減衰制御部１８０Ｄに置き換えられている。この減衰制御部１８０Ｄでは、減衰制御部１８０Ｃの時定数回路１８９が減衰パルス発生部１９１に置き換えられている。上記第３実施形態におけるリファレンス電圧生成部１１０Ｃは、リファレンス電圧生成部１１０Ｄに置き換えられている。このリファレンス電圧生成部１１０Ｄは、第１の電圧依存型分圧回路１２０Ｄおよび第２の電圧依存型分圧回路１５０Ｄを有している。ここで、第１の電圧依存型分圧回路１２０Ｄは、上記第３実施形態の第１の電圧依存型分圧回路１２０Ｃにおける抵抗値Ｒ３の抵抗２０３および２０６を抵抗値Ｒ３＋Ｒ４の抵抗２０３’および２０６’に置き換えた構成となっている。第２の電圧依存型分圧回路１５０Ｄは、上記第３実施形態の第２の電圧依存型分圧回路１５０Ｃにおける抵抗値Ｒ３の抵抗２３２および２３４を抵抗値Ｒ３＋Ｒ４の抵抗２３２’および２３４’に置き換えた構成となっている。
【００８７】
図８は増幅部１０Ｄにおける誤差積分器３００とパルス幅変調器３５０と三角波発生器３８０と、減衰制御部１８０Ｄにおける減衰パルス発生部１９１の構成を示す回路図である。
【００８８】
誤差積分器３００は、抵抗１１ｐ、１２ｐおよび１３ｐを介して正相のオーディオ入力信号ＶＩｐが正相入力端子３０１ｐに与えられるとともに、抵抗１１ｎ、１２ｎおよび１３ｎを介して逆相のオーディオ入力信号ＶＩｎが逆相入力端子３０１ｎに与えられる。また、誤差積分器３００の正相入力端子３０１ｐには、抵抗１４ｎを介して逆相のオーディオ出力信号（デジタル信号）ＶＯｎが帰還され、誤差積分器３００の逆相入力端子３０１ｎには、抵抗１４ｐを介して正相のオーディオ出力信号ＶＯｐが帰還される。そして、誤差積分器３００は、このようにして与えられるオーディオ入力信号ＶＩｐおよびＶＩｎと、オーディオ出力信号ＶＯｐおよびＶＯｎとの誤差を積分して、積分結果を示す正逆２相の信号ＶＤｐおよびＶＤｎを正相出力端子３０２ｐおよび逆相出力端子３０２ｎから各々出力する回路である。
【００８９】
誤差積分器３００としては各種のものが考えられるが、図示の例では、差動増幅器３１０と、４個のキャパシタ３１１〜３１４と２個の抵抗３１５および３１６により構成された２次の誤差積分器３００が用いられている。ここで、差動増幅器３１０の正相入力端子および逆相入力端子は、各々誤差積分器３００の正相入力端子３０１ｐおよび逆相入力端子３０１ｎとなっており、差動増幅器３１０の正相出力端子と逆相出力端子は、各々誤差積分器３００の正相出力端子３０２ｐおよび逆相出力端子３０２ｎとなっている。そして、差動増幅器３１０の正相入力端子と逆相出力端子との間には、誤差を積分するためのキャパシタ３１１および３１２が直列に介挿されており、これらのキャパシタの共通接続点は抵抗３１５を介して接地されている。また、差動増幅器３１０の逆相入力端子と正相出力端子との間にも、誤差を積分するためのキャパシタ３１３および３１４が直列に介挿されており、これらのキャパシタの共通接続点は抵抗３１６を介して接地されている。
【００９０】
パルス幅変調器３５０の正相入力端子３５１ｐおよび逆相入力端子３５１ｎは、誤差積分器３００の正相出力端子３０２ｐおよび逆相出力端子３０２ｎに接続されている。また、パルス幅変調器３５０の三角波入力端３５３には、三角波発生器３８０から出力される三角波信号ＴＲが与えられる。そして、パルス幅変調器３５０の正相出力端子３５２ｐおよび逆相出力端子３５２ｎは、増幅部１０Ｄの出力端子２ｐおよび２ｎとなっている。パルス幅変調器３５０は、三角波入力端３５３に与えられる三角波信号ＴＲを用いて、誤差積分器３００の出力信号ＶＤｐおよびＶＤｎのレベルに応じたパルス幅の正逆２相のデジタル信号を生成し、オーディオ出力信号ＶＯｐおよびＶＯｎとして正相出力端子３５２ｐおよび逆相出力端子３５２ｎから各々出力する回路である。
【００９１】
このパルス幅変調器３５０も各種の構成のものが考えられるが、図示の例では、三角波信号ＴＲが各々正相入力端子に与えられ、誤差積分器３００の正相出力信号ＶＤｐおよび逆相出力信号ＶＤｎが各々の逆相入力端子に与えられるコンパレータ３６１ｐおよび３６１ｎと、コンパレータ３６１ｐおよび３６１ｎの出力信号ＶＥｐおよびＶＥｎのレベルを各々反転して出力するインバータ３６２ｐおよび３６２ｎと、コンパレータ３６１ｎの出力信号ＶＥｎとインバータ３６２ｐの出力信号が入力されるＮＡＮＤゲート３６３ｐと、コンパレータ３６１ｐの出力信号ＶＥｐとインバータ３６２ｎの出力信号が入力されるＮＡＮＤゲート３６３ｎと、ＮＡＮＤゲート３６３ｐおよび３６３ｎの出力信号のレベルを各々反転して、正相出力端子３５２ｐおよび逆相出力端子３５２ｎから信号ＶＯｐおよびＶＯｎとして各々出力するインバータ３６４ｐおよび３６４ｎにより構成されている。
【００９２】
次に減衰パルス発生部１９１について説明する。ＯＲゲート１８８は、図７におけるコンパレータ１８６および１８７の各出力信号Ｖ１１およびＶ１２の論理和を出力する。キャパシタ３７１および抵抗３７２は積分器３７０を構成している。この積分器３７０と電源ＶＤＤとの間には定電流源１８８Ａおよびスイッチ１８８Ｂが直列に介挿されている。そして、スイッチ１８８Ｂは、ＯＲゲート１８８の出力信号がＨレベルであるときにＯＮ、ＬレベルであるときにＯＦＦとなる。従って、積分器３７０は、ＯＲゲート１８８の出力信号がＨレベルである期間は、定電流源１８８Ａから供給される電流の積分を行い、ＯＲゲート１８８の出力信号がＬレベルである期間は、キャパシタ３７１の容量値および抵抗３７２の抵抗値により定まる時定数に従って積分値を減衰させる。差動増幅器３７３は、その出力端子と逆相入力端子とが短絡されており、積分器３７０の出力電圧を第１の比較用電圧ＶＣ１として後段に伝えるボルテージフォロワバッファを構成している。このボルテージフォロワバッファから出力される第１の比較用電圧ＶＣ１は、抵抗３７５を介して差動増幅器３７４の逆相入力端子に与えられる。この差動増幅器３７４の逆相入力端子と出力端子との間には抵抗３７５と同じ抵抗値の抵抗３７６が介挿されており、差動増幅器３７４の正相入力端子には三角波信号ＴＲの振幅ＶＴＲの半分の大きさの基準レベル＋ＶＴＲ／２が与えられる。ここで、差動増幅器３７４の出力電圧をＶＣ２とすると、次式が成立する。
（ＶＣ１＋ＶＣ２）／２＝ＶＴＲ／２ ……（４）
これをＶＣ２について解くと次のようになる。
ＶＣ２＝ＶＴＲ−ＶＣ１ ……（５）
すなわち、抵抗３７５および３７６と差動増幅器３７４からなる回路は、差動増幅器３７３から第１の比較用電圧ＶＣ１が出力される場合に、電圧ＶＴＲよりも電圧ＶＣ１だけ低い第２の比較用電圧ＶＣ２を出力する反転増幅器として働く。
【００９３】
コンパレータ３７７は、第１の比較用電圧ＶＣ１と三角波信号ＴＲとを比較し、後者が前者よりも高い場合にＨレベルの信号を、そうでない場合にはＬレベルの信号を出力する。また、コンパレータ３７８は、第２の比較用電圧ＶＣ２と三角波信号ＴＲとを比較し、前者が後者よりも高い場合にＨレベルの信号を、そうでない場合にはＬレベルの信号を出力する。ロウアクティブＯＲゲート３７９は、コンパレータ３７７または３７８の各出力信号の少なくとも一方がＬレベルであるときにＨレベル（アクティブレベル）となる減衰指令パルスＳＷを出力する。
以上が本実施形態の構成である。
【００９４】
次に本実施形態の動作を説明する。図９は増幅部１０Ｄの各部の信号波形を示す波形図である。誤差積分器３００は、オーディオ入力信号ＶＩｐおよびＶＩｎと、デジタル信号であるオーディオ出力信号ＶＯｐおよびＶＯｎとの誤差を積分するため、その出力信号ＶＤｐおよびＶＤｎの波形は、入力アナログ信号ＶＩｐおよびＶＩｎの波形に対して、オーディオ出力信号に相当するリップルが重畳したような波形となる。パルス幅変調器３５０では、この誤差積分器３００の出力信号ＶＤｐおよびＶＤｎと三角波信号ＴＲとの比較が行われる。そして、ＶＤｐ＞ＶＤｎである期間は、図９の左側に示すように、三角波信号ＴＲのレベルが信号ＶＤｎのレベルを越えてから信号ＶＤｐのレベルに至るまでの期間および三角波信号ＴＲのレベルが信号ＶＤｐのレベルを下回ってから信号ＶＤｎのレベルに至るまでの期間、デジタル信号ＶＯｐがＨレベルとなり、デジタル信号ＶＯｎは継続的にＬレベルとされる。また、ＶＤｎ＞ＶＤｐである期間は、図９の右側に示すように、三角波信号ＴＲのレベルが信号ＶＤｐのレベルを越えてから信号ＶＤｎのレベルに至るまでの期間および三角波信号ＴＲのレベルが信号ＶＤｎのレベルを下回ってから信号ＶＤｐのレベルに至るまでの期間、デジタル信号ＶＯｎがＨレベルとなり、デジタル信号ＶＯｐは継続的にＬレベルとされる。このようにして、パルス幅変調器３５０では、誤差積分器３００の２相の出力信号ＶＤｐおよびＶＤｎのレベル差に比例したパルス幅を有するオーディオ出力信号ＶＯｐおよびＶＯｎが発生される。
【００９５】
図９に示すように、増幅部１０Ｄがパルス幅変調されたオーディオ出力信号ＶＯｐを出力する期間は、オーディオ出力信号ＶＯｎは０Ｖとなる。この間、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐは、オーディオ入力信号ＶＩｐを分圧比（Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）により分圧した電圧値となる。そして、増幅部１０Ｄは、この間、抵抗１３ｐおよび１４ｎ間のノードの電圧に対して、抵抗１３ｎおよび１４ｐ間のノードの電圧を一致（仮想短絡）させて増幅動作を行う。また、増幅部１０Ｄがパルス幅変調されたオーディオ出力信号ＶＯｎを出力する期間は、オーディオ出力信号ＶＯｐは０Ｖとなる。この間、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎは、オーディオ入力信号ＶＩｎを分圧比（Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）により分圧した電圧値となる。そして、増幅部１０Ｄは、この間、抵抗１３ｎおよび１４ｐ間のノードの電圧に対して、抵抗１３ｐおよび１４ｎ間のノードの電圧を一致（仮想短絡）させて増幅動作を行う。そこで、本実施形態では、上述したように、リファレンス電圧生成部１１０Ｄにおける抵抗２０３’、２０６’、２３２’および２３４’の各抵抗値をＲ３＋Ｒ４にしているのである。
【００９６】
次に減衰制御部１８０Ｄの動作について説明する。図１０（ａ）は、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐ以下であり、かつ、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎ以下であり、コンパレータ１８６および１８７の出力信号Ｖ１１およびＶ１２がＬレベルを維持している場合における減衰制御部１８０Ｄの各部の波形を示している。この場合、ＯＲゲート１８８の出力信号が継続的にＬレベルとなるため、第１の比較用電圧ＶＣ１は０Ｖ、第２の比較用電圧ＶＣ２は＋ＶＴＲとなる。このため、三角波信号ＴＲは、比較用電圧ＶＣ１およびＶＣ２と交差せず、減衰パルスＳＷは発生せず、スイッチである減衰器１９０は継続的にＯＦＦとなり、抵抗１１ｐおよび１２ｐ間のノードのアナログ信号ＶＩｐ’の波形と、抵抗１１ｎおよび１２ｎ間のノードのアナログ信号ＶＩｎ’の波形は、図示のように、オーディオ入力信号ＶＩｐおよびＶＩｎに対して相似形の波形となる。
【００９７】
図１０（ｂ）は、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐを上回り、または抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎを上回り、コンパレータ１８６または１８７の出力信号Ｖ１１またはＶ１２がＨレベルとなる場合における減衰制御部１８０Ｄの各部の波形を示している。この場合、第１の比較用電圧ＶＣ１は、信号Ｖ１１またはＶ１２がＨレベルになったときに上昇し、信号Ｖ１１またはＶ１２がＬレベルになった以後は、次に信号Ｖ１１またはＶ１２がＨレベルになるまでの間、キャパシタ３７１の蓄積電荷が抵抗３７２を介して放電されるのに従って低下する、という脈動を繰り返す。また、第１の比較用電圧ＶＣ１がこのような挙動を示すのに伴い、第２の比較用電圧ＶＣ２（＝＋ＶＴＲ−ＶＣ１）は、電圧＋ＶＴＲから低下し、電圧ＶＣ１と同様の脈動を繰り返す。このため、三角波信号ＴＲが比較用電圧ＶＣ１およびＶＣ２と交差し、三角波信号ＴＲが電圧ＶＣ１よりも低い期間および三角波信号ＴＲが電圧ＶＣ２よりも高い期間にＨレベル（アクティブレベル）となる減衰パルスＳＷがロウアクティブＯＲゲート３７９から断続的に出力される。
【００９８】
ここで、減衰器１９０は、この減衰パルスＳＷがＬレベルの期間はＯＦＦ、Ｈレベルの期間はＯＮとなる。このため、減衰器１９０の両端におけるアナログ信号ＶＩｐ’およびＶＩｎ’は、減衰パルスＳＷがＬレベルの期間は、元の入力アナログ信号ＶＩｐおよびＶＩｎに対応した信号値、減衰パルスＳＷがＨレベルの期間は０Ｖとなり、図示のように、一定時間間隔で間引きを行った波形となる。従って、誤差積分器３００に対して実質的に入力されるアナログ信号が減衰し、増幅部１０Ｄの利得が低下する。
【００９９】
このように本実施形態では、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐがリファレンス電圧Ｖｒｅｆｐを越え、または抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｎを越えると、増幅部１０Ｄの利得を低下させる負帰還制御が働き、電圧Ｖ２３ｐおよびＶ２３ｎがリファレンス電圧ＶｒｅｆｐおよびＶｒｅｆｎと一致するように、増幅部１０Ｄの利得が自動的に調整される。従って、本実施形態においても、上記第３実施形態と同様、前掲図２（ａ）および（ｂ）のようなダイナミックレンジ圧縮特性を実現することができる。
【０１００】
＜第５実施形態＞
図１１はこの発明の第５実施形態であるダイナミックレンジ圧縮回路１００Ｅを備えたパワーアンプの構成を示す回路図である。このダイナミックレンジ圧縮回路１００Ｅは、例えば上記第３実施形態における増幅部１０Ｃまたは上記第４実施形態における増幅部１０Ｄに適用される。図１１に示すように、本実施形態によるダイナミックレンジ圧縮回路１００Ｅは、リファレンス電圧生成部１１０Ｅと、減衰制御部１８０Ｅとにより構成されている。
【０１０１】
リファレンス電圧生成部１１０Ｅは、上記第１実施形態における第１の電圧依存型分圧回路１２０Ａまたは上記第２実施形態における第１の電圧依存型分圧回路１２０Ｂと同様な構成の第１の電圧依存型分圧回路と、第２の電圧依存型分圧回路１５０Ｅと、４個のピークホールド回路１７５ｐ、１７６ｐ、１７５ｎおよび１７６ｎとを有する。
【０１０２】
第２の電圧依存型分圧回路１５０Ｅは、入力端子１ｐおよび接地線間に直列に介挿された抵抗２４１ｐおよび２４２ｐと、同じく入力端子１ｐおよび接地線間に直列に介挿された抵抗２４１ｎおよび２４２ｎとを有している。また、第２の電圧依存型分圧回路１５０Ｅは、入力端子１ｎおよび接地線間に直列に介挿された抵抗２４３ｐよび２４４ｐと、同じく入力端子１ｎおよび接地線間に直列に介挿された抵抗２４３ｎおよび２４４ｎとを有している。ここで、抵抗２４１ｐ、２４３ｐ、２４１ｎおよび２４３ｎは、抵抗値Ｒ１＋Ｒ２を有している。また、抵抗２４２ｐ、２４４ｐ、２４２ｎおよび２４４ｎは、ダイナミックレンジ圧縮回路１００Ｅを上記第３実施形態の増幅部１０Ｃに適用する場合には、図示の通り、抵抗値Ｒ３を有するものが用いられ、上記第４実施形態の増幅部１０Ｄに適用する場合には、抵抗値Ｒ３＋Ｒ４を有するものが用いられる。第１の電圧依存型分圧回路の分圧用の抵抗（例えば図１の抵抗１２２ｐおよび１２３ｐのうちの抵抗１２３ｐ）についても同様である。
【０１０３】
また、第２の電圧依存型分圧回路１５０Ｅは、Ｐチャネルトランジスタ２４５ｐおよび２４６ｐと、Ｎチャネルトランジスタ２４５ｎおよび２４６ｎを有している。ここで、Ｐチャネルトランジスタ２４５ｐは、ソースが抵抗２４１ｐおよび２４２ｐ間のノードに接続され、ドレインが電源−ＶＤＤに接続されている。また、Ｐチャネルトランジスタ２４６ｐは、ソースが抵抗２４３ｐおよび２４４ｐ間のノードに接続され、ドレインが電源−ＶＤＤに接続されている。また、Ｎチャネルトランジスタ２４５ｎは、ソースが抵抗２４１ｎおよび２４２ｎ間のノードに接続され、ドレインが電源＋ＶＤＤに接続されている。また、Ｎチャネルトランジスタ２４６ｎは、ソースが抵抗２４３ｎおよび２４４ｎ間のノードに接続され、ドレインが電源＋ＶＤＤに接続されている。
【０１０４】
電圧依存型分圧回路１２０Ａまたは１２０Ｂである第１の電圧依存型分圧回路は、オーディオ入力信号ＶＩｐまたはＶＩｎの電圧値が入力段電源電圧＋ＶＩＭＡＸである場合に抵抗２４１ｐおよび２４２ｐ間のノードの電圧ＶＢｐ１と抵抗２４３ｐおよび２４４ｐ間のノードの電圧ＶＢｐ２とを入力リミット電圧＋ＶＩＬＭＴとするゲート電圧ＶＧＰを発生し、このゲート電圧ＶＧＰをＰチャネルトランジスタ２４５ｐおよび２４６ｐの各ゲートに供給する。また、電圧依存型分圧回路１２０Ａまたは１２０Ｂである第１の電圧依存型分圧回路は、オーディオ入力信号ＶＩｐまたはＶＩｎの電圧値が入力段電源電圧−ＶＩＭＡＸである場合に抵抗２４１ｎおよび２４２ｎ間のノードの電圧ＶＢｎ１と抵抗２４３ｎおよび２４４ｎ間のノードの電圧ＶＢｎ２とを入力リミット電圧−ＶＩＬＭＴとするゲート電圧ＶＧＮを発生し、このゲート電圧ＶＧＮをＮチャネルトランジスタ２４５ｎおよび２４６ｎの各ゲートに供給する。
【０１０５】
ピークホールド回路１７５ｐは、電圧ＶＢｐ１に生じる正のピークに基づいてリファレンス電圧Ｖｒｅｆｐ１を発生し、ピークホールド回路１７６ｐは、電圧ＶＢｐ２に生じる正のピークに基づいてリファレンス電圧Ｖｒｅｆｐ２を発生する。さらに詳述すると、ピークホールド回路１７５ｐは、電圧ＶＢｐ１に生じる正のピークに追従させてリファレンス電圧Ｖｒｅｆｐ１を立ち上げ、その後再び電圧ＶＢｐ１に正のピークが発生するまでリファレンス電圧Ｖｒｅｆｐ１を十分に大きな時定数に従って減衰させる動作を繰り返す。ピークホールド回路１７６ｐも同様である。
【０１０６】
ピークホールド回路１７５ｎは、電圧ＶＢｎ１に生じる負のピークに基づいてリファレンス電圧Ｖｒｅｆｎ１を発生し、ピークホールド回路１７６ｎは、電圧ＶＢｎ２に生じる負のピークに基づいてリファレンス電圧Ｖｒｅｆｎ２を発生する。さらに詳述すると、ピークホールド回路１７５ｎは、電圧ＶＢｎ１に生じる負のピークに追従させてリファレンス電圧Ｖｒｅｆｎ１を立ち下げ、その後再び電圧ＶＢｎ１に負のピークが発生するまでリファレンス電圧Ｖｒｅｆｎ１を十分に大きな時定数に従って減衰させる動作を繰り返す。ピークホールド回路１７６ｎも同様である。
【０１０７】
減衰制御部１８０Ｅは、４個のコンパレータ１９３ｐ、１９４ｐ、１９３ｎおよび１９４ｎと、ＯＲゲート１９５と、上記第３実施形態における時定数回路１８９または上記第４実施形態における減衰パルス発生部１９１に相当するものとを有する。
【０１０８】
ここで、コンパレータ１９３ｐは、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐとリファレンス電圧Ｖｒｅｆｐ１とを比較し、Ｖ２３ｐ＞Ｖｒｅｆｐ１の場合にＨレベルを、Ｖ２３ｐ＜Ｖｒｅｆｐ１の場合にＬレベルを出力する。コンパレータ１９４ｐは、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎとリファレンス電圧Ｖｒｅｆｐ２とを比較し、Ｖ２３ｎ＞Ｖｒｅｆｐ２の場合にＨレベルを、Ｖ２３ｎ＜Ｖｒｅｆｐ２の場合にＬレベルを出力する。コンパレータ１９３ｎは、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐとリファレンス電圧Ｖｒｅｆｎ１とを比較し、Ｖ２３ｐ＜Ｖｒｅｆｎ１の場合にＨレベルを、Ｖ２３ｐ＞Ｖｒｅｆｎ１の場合にＬレベルを出力する。コンパレータ１９４ｎは、抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎとリファレンス電圧Ｖｒｅｆｎ２とを比較し、Ｖ２３ｎ＜Ｖｒｅｆｎ２の場合にＨレベルを、Ｖ２３ｎ＞Ｖｒｅｆｎ２の場合にＬレベルを出力する。ＯＲゲート１９５は、コンパレータ１９３ｐ、１９４ｐ、１９３ｎおよび１９４ｎの各出力信号の論理和を上記第３実施形態における時定数回路１８９または上記第４実施形態における減衰パルス発生部１９１に相当するものに供給する。そして、上記第３実施形態または第４実施形態と同様、時定数回路１８９または減衰パルス発生部１９１に相当するものの出力信号は減衰器１９０に供給される。
【０１０９】
本実施形態によれば、入力端子１ｐに対するオーディオ入力信号ＶＩｐの電圧値が入力段最大電圧＋ＶＩＭＡＸであり、入力端子１ｎに対するオーディオ入力信号ＶＩｎの電圧値が入力段最大電圧−ＶＩＭＡＸである場合、抵抗２４１ｐおよび２４２ｐ間のノードの電圧ＶＢｐ１が入力リミット電圧＋ＶＩＬＭＴとなり、抵抗２４３ｎおよび２４４ｎ間のノードの電圧ＶＢｎ２が入力リミット電圧−ＶＩＬＭＴとなる。一方、入力端子１ｐに対するオーディオ入力信号ＶＩｐの電圧値が入力段最大電圧−ＶＩＭＡＸであり、入力端子１ｎに対するオーディオ入力信号ＶＩｎの電圧値が入力段最大電圧＋ＶＩＭＡＸである場合、抵抗２４３ｐおよび２４４ｐ間のノードの電圧ＶＢｐ２が入力リミット電圧＋ＶＩＬＭＴとなり、抵抗２４１ｎおよび２４２ｎ間のノードの電圧ＶＢｎ１が入力リミット電圧−ＶＩＬＭＴとなる。
【０１１０】
従って、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸである場合、ピークホールド回路１７５ｐおよび１７６ｐが出力するリファレンス電圧Ｖｒｅｆｐ１およびＶｒｅｆｐ２は入力リミット電圧＋ＶＩＬＭＴとなり、ピークホールド回路１７５ｎおよび１７６ｎが出力するリファレンス電圧Ｖｒｅｆｎ１およびＶｒｅｆｎ２は入力リミット電圧−ＶＩＬＭＴとなる。そして、抵抗１２ｐおよび１３ｐ間のノードの電圧Ｖ２３ｐまたは抵抗１２ｎおよび１３ｎ間のノードの電圧Ｖ２３ｎがリファレンス電圧Ｖｒｅｆｐ１＝Ｖｒｅｆｐ２＝＋ＶＩＬＭＴを上回った場合およびリファレンス電圧Ｖｒｅｆｎ１＝Ｖｒｅｆｎ２＝−ＶＩＬＭＴを下回った場合に減衰器１９０による信号の減衰が行われる。従って、前掲図２（ａ）および（ｂ）に示すように、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸである場合、増幅部１０Ｃまたは１０Ｄが出力するオーディオ出力信号ＶＯｐおよびＶＯｎの振幅は±ＶＯＬＭＴとなる。
【０１１１】
オーディオ入力信号ＶＩｐの電圧値が正、オーディオ入力信号ＶＩｎの電圧値が負である場合において、オーディオ入力信号ＶＩｐの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下すると、その低下分に応じて抵抗２４１ｐおよび２４２ｐ間のノードの電圧ＶＢｐ１が低下し、Ｐチャネルトランジスタ２４５ｐのＯＮ抵抗が増加し、電圧ＶＢｐ１を発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。また、オーディオ入力信号ＶＩｎの電圧値が入力段最大電圧−ＶＩＭＡＸから上昇すると、その上昇分に応じて抵抗２４３ｎおよび２４４ｎ間のノードの電圧ＶＢｎ２が上昇し、Ｎチャネルトランジスタ２４６ｎのＯＮ抵抗が増加し、電圧ＶＢｎ２を発生するための分圧比はＲ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。オーディオ入力信号ＶＩｐの電圧値が入力段最大電圧−ＶＩＭＡＸから上昇し、オーディオ入力信号ＶＩｎの電圧値が入力段最大電圧＋ＶＩＭＡＸから低下する場合も同様であり、電圧ＶＢｐ２、ＶＢｎ１を発生するための分圧比は、Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。このため、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅が±ＶＩＭＡＸから減少するに従い、増幅部１０Ｃまたは１０Ｄの利得は、最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）に向けて増加する。
【０１１２】
そして、オーディオ入力信号ＶＩｐおよびＶＩｎの振幅がＰチャネルトランジスタ２４５ｐおよび２４６ｐ、Ｎチャネルトランジスタ２４５ｎおよび２４６ｎをＯＦＦさせる折れ点入力電圧以下になる領域では、増幅部１０Ｃまたは１０Ｄの利得は、最大利得Ｇ０＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３）となる。
以上のように、本実施形態によれば、上記第１および第２実施形態と同様な効果が得られる。
【０１１３】
以上、この発明の第１〜第５実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。
【０１１４】
（１）上記第１および第２実施形態では、正のリファレンス電圧Ｖｒｅｆｐおよび負のリファレンス電圧Ｖｒｅｆｎを発生し、抵抗１２および１３間のノードの電圧Ｖ２３をリファレンス電圧＋Ｖｒｅｆｐおよび−Ｖｒｅｆｎ間の範囲内に収める負帰還制御を行った。しかし、そのようにする代わりに、例えば正のリファレンス電圧Ｖｒｅｆｐのみを発生し、ピークホールド回路１７１の時定数またはピーク値を維持する期間を上記第１および第２実施形態の２倍にして、抵抗１２および１３間のノードの電圧Ｖ２３をリファレンス電圧＋Ｖｒｅｆｐ以内に収める負帰還制御を行うようにしてもよい。この態様は、回路構成が簡素になるという利点がある。
【０１１５】
（２）上記実施形態では、第１および第２の電圧依存型分圧回路を電界効果トランジスタを用いて構成したが、バイポーラトランジスタを用いて構成してもよい。
【０１１６】
（３）上記各実施形態では、増幅部の利得を低下させる減衰を発生させる減衰器をオーディオ入力信号の入力経路に設けたが、それ以外の箇所に設けてもよい。例えば上記第１実施形態では、差動増幅器２０の出力端子から逆相入力端子への負帰還を行わせるための抵抗１４を互いに直列接続された２個の抵抗に置き換え、それらの抵抗間のノードに減衰器を接続してもよい。
【０１１７】
（４）上記第３および第４実施形態では、Ｎチャネルトランジスタ２１１、２１２および２３５により電圧依存型分圧回路を構成したが、Ｐチャネルトランジスタにより電圧依存型分圧回路を構成してもよい。
【０１１８】
（５）上記第１および第２実施形態では、ゲート電圧ＶＧＰを正の電圧、ゲート電圧ＶＧＮを負の電圧として、ダイナミックレンジ圧縮特性に折れ点Ｚを生じさせた。しかし、ゲート電圧ＶＧＰを負の電圧、ゲート電圧ＶＧＮを正の電圧として、ダイナミックレンジ圧縮特性に折れ点Ｚを生じさせないようにしてもよい。
【０１１９】
（６）上記各実施形態において、出力リミット電圧ＶＯＬＭＴは、増幅部が出力可能な最大電圧としてもよく、パワー制限等の目的のために、図示しない操作部の操作等により任意に設定し得るようにしてもよい。また、図示しない操作部の操作等により入力リミット電圧ＶＩＬＭＴが設定された場合に、この設定された入力リミット電圧ＶＩＬＭＴに基づいて出力リミット電圧ＶＯＬＭＴが設定されるように構成してもよい。
【０１２０】
（７）上記各実施形態において、多彩なダイナミックレンジ圧縮特性を実現するために、入力段最大電圧±ＶＩＭＡＸを入力段回路の最大出力電圧とは無関係に任意に設定し得るように構成してもよい。
【符号の説明】
【０１２１】
１０，１０Ｃ，１０Ｄ…増幅部、１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ…ダイナミックレンジ圧縮回路、１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ，１１０Ｅ…リファレンス電圧発生部、１８０，１８０Ｃ，１８０Ｄ，１８０Ｅ…減衰制御部、１８５，１９０…減衰器、１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ…第１の電圧依存型分圧回路、１５０Ａ，１５０Ｂ，１５０Ｃ，１５０Ｄ，１５０Ｅ…第２の電圧依存型分圧回路、１７１，１７２，１７３，１７４，１７５ｐ，１７６ｐ，１７５ｎ，１７６ｎ…ピークホールド回路、１３０Ａ，１４０Ａ，１４０Ｂ，２１０…電圧依存型抵抗器、１８４，１８９…時定数回路、１９１…減衰パルス発生部。
【特許請求の範囲】
【請求項１】
増幅部の利得を低下させる減衰を前記増幅部内の所定のノードの信号に与える減衰手段を含み、前記増幅部の入力段最大電圧と同じ振幅の入力信号が前記増幅部に与えられた場合に前記増幅部の出力信号の振幅が任意の出力リミット電圧となるように前記減衰手段により前記増幅部の利得を低下させ、前記増幅部の入力信号の振幅が前記入力段最大電圧に満たない場合には、所定の最大利得を限度として、前記減衰手段により与える減衰の程度を前記増幅部の入力信号の振幅の前記入力段最大電圧からの減少分に応じて減らして前記増幅部の利得を増加させる利得制御手段を具備することを特徴とするダイナミックレンジ圧縮回路。
【請求項２】
前記利得制御手段は、
前記増幅部に対する入力信号を当該入力信号の電圧値に依存した分圧比で分圧してリファレンス電圧を発生するリファレンス電圧発生手段と、
前記増幅部に対する入力信号を所定の分圧比で分圧した電圧が前記リファレンス電圧を越えるのに応じて前記減衰手段により前記増幅部内の所定のノードの信号に減衰を与えて前記増幅部の利得を低下させる減衰制御手段とを具備し、
前記リファレンス電圧発生手段は、前記増幅部に対する入力信号の振幅が前記増幅部の入力段最大電圧である場合に、前記増幅部の出力信号の振幅を前記出力リミット電圧に減衰させる大きさのリファレンス電圧が発生される分圧比で前記増幅部に対する入力信号を分圧し、前記増幅部に対する入力信号の振幅が前記入力段最大振幅に満たない場合には、前記リファレンス電圧を発生するための分圧比を前記増幅部に対する入力信号の振幅の前記入力段最大電圧からの減少分に応じて増加させることを特徴とする請求項１に記載のダイナミックレンジ圧縮回路。
【請求項３】
前記リファレンス電圧発生手段は、第１および第２の電圧依存型分圧回路を含み、
前記第１の電圧依存型分圧回路は、
互いに直列接続され、前記入力段最大電圧が与えられる第１および第２の抵抗と、
抵抗値が制御電圧に依存するとともに、両端間電圧の減少に応じて抵抗値が増加する電圧依存型抵抗器であって、前記第１の抵抗および前記第２の抵抗間のノードと他の所定のノードに両端が接続された第１の電圧依存型抵抗器と、
前記第１の抵抗および前記第２の抵抗間のノードの電圧が前記出力リミット電圧を前記増幅部に出力させるための前記増幅部の入力電圧である入力リミット電圧となるように前記第１の電圧依存型抵抗器に対する制御電圧を制御する手段を有し、
前記第２の電圧依存型分圧回路は、
互いに直列接続され、前記増幅部に対する入力信号が与えられる第３および第４の抵抗と、
前記第１の電圧依存型抵抗器に与えられる制御電圧が与えられ、抵抗値が前記制御電圧に依存するとともに、両端間電圧の減少に応じて抵抗値が増加する電圧依存型抵抗器であって、前記第３の抵抗および前記第４の抵抗間のノードと他の所定のノードに両端が接続された第２の電圧依存型抵抗器とを具備し、
前記第３の抵抗および前記第４の抵抗間のノードの電圧に基づいて前記リファレンス電圧を発生することを特徴とする請求項２に記載のダイナミックレンジ圧縮回路。
【請求項４】
前記リファレンス電圧発生手段は、前記第２の電圧依存型分圧回路の分圧結果である出力信号のピークを保持することにより前記リファレンス電圧を発生するピークホールド回路を有することを特徴とする請求項３に記載のダイナミックレンジ圧縮回路。
【請求項５】
前記減衰手段は、前記増幅部に対する入力信号の経路上のノードの信号を減衰させることを特徴とする請求項１〜４のいずれか一項に記載のダイナミックレンジ圧縮回路。
【請求項１】
増幅部の利得を低下させる減衰を前記増幅部内の所定のノードの信号に与える減衰手段を含み、前記増幅部の入力段最大電圧と同じ振幅の入力信号が前記増幅部に与えられた場合に前記増幅部の出力信号の振幅が任意の出力リミット電圧となるように前記減衰手段により前記増幅部の利得を低下させ、前記増幅部の入力信号の振幅が前記入力段最大電圧に満たない場合には、所定の最大利得を限度として、前記減衰手段により与える減衰の程度を前記増幅部の入力信号の振幅の前記入力段最大電圧からの減少分に応じて減らして前記増幅部の利得を増加させる利得制御手段を具備することを特徴とするダイナミックレンジ圧縮回路。
【請求項２】
前記利得制御手段は、
前記増幅部に対する入力信号を当該入力信号の電圧値に依存した分圧比で分圧してリファレンス電圧を発生するリファレンス電圧発生手段と、
前記増幅部に対する入力信号を所定の分圧比で分圧した電圧が前記リファレンス電圧を越えるのに応じて前記減衰手段により前記増幅部内の所定のノードの信号に減衰を与えて前記増幅部の利得を低下させる減衰制御手段とを具備し、
前記リファレンス電圧発生手段は、前記増幅部に対する入力信号の振幅が前記増幅部の入力段最大電圧である場合に、前記増幅部の出力信号の振幅を前記出力リミット電圧に減衰させる大きさのリファレンス電圧が発生される分圧比で前記増幅部に対する入力信号を分圧し、前記増幅部に対する入力信号の振幅が前記入力段最大振幅に満たない場合には、前記リファレンス電圧を発生するための分圧比を前記増幅部に対する入力信号の振幅の前記入力段最大電圧からの減少分に応じて増加させることを特徴とする請求項１に記載のダイナミックレンジ圧縮回路。
【請求項３】
前記リファレンス電圧発生手段は、第１および第２の電圧依存型分圧回路を含み、
前記第１の電圧依存型分圧回路は、
互いに直列接続され、前記入力段最大電圧が与えられる第１および第２の抵抗と、
抵抗値が制御電圧に依存するとともに、両端間電圧の減少に応じて抵抗値が増加する電圧依存型抵抗器であって、前記第１の抵抗および前記第２の抵抗間のノードと他の所定のノードに両端が接続された第１の電圧依存型抵抗器と、
前記第１の抵抗および前記第２の抵抗間のノードの電圧が前記出力リミット電圧を前記増幅部に出力させるための前記増幅部の入力電圧である入力リミット電圧となるように前記第１の電圧依存型抵抗器に対する制御電圧を制御する手段を有し、
前記第２の電圧依存型分圧回路は、
互いに直列接続され、前記増幅部に対する入力信号が与えられる第３および第４の抵抗と、
前記第１の電圧依存型抵抗器に与えられる制御電圧が与えられ、抵抗値が前記制御電圧に依存するとともに、両端間電圧の減少に応じて抵抗値が増加する電圧依存型抵抗器であって、前記第３の抵抗および前記第４の抵抗間のノードと他の所定のノードに両端が接続された第２の電圧依存型抵抗器とを具備し、
前記第３の抵抗および前記第４の抵抗間のノードの電圧に基づいて前記リファレンス電圧を発生することを特徴とする請求項２に記載のダイナミックレンジ圧縮回路。
【請求項４】
前記リファレンス電圧発生手段は、前記第２の電圧依存型分圧回路の分圧結果である出力信号のピークを保持することにより前記リファレンス電圧を発生するピークホールド回路を有することを特徴とする請求項３に記載のダイナミックレンジ圧縮回路。
【請求項５】
前記減衰手段は、前記増幅部に対する入力信号の経路上のノードの信号を減衰させることを特徴とする請求項１〜４のいずれか一項に記載のダイナミックレンジ圧縮回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−１５１６８７（Ｐ２０１２−１５１６８７Ａ）
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１１−９１９５（Ｐ２０１１−９１９５）
【出願日】平成２３年１月１９日（２０１１．１．１９）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願日】平成２３年１月１９日（２０１１．１．１９）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]