チップ電源モデル生成装置および方法
【課題】低周波成分を有する電流波形データを容易に生成することのできるチップ電源モデル生成装置および方法を提供する。
【解決手段】実施形態のチップ電源モデル生成装置１は、簡易モデル生成部１１が、チップを格子状に分割した矩形領域ごとに、レイアウトデータ１０００から抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、チップの電源系の簡易モデルを生成する。単周期分電流波形生成部１２が、チップに集積された回路の動作モードごとに、上述の矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形ＩＷＶとして生成する。パッド波形生成部１３が、単周期分電流波形ＩＷＶを各電源パッドに分散させ、電源パッドごとのパッド波形ＰＷＶを生成する。波形結合部１４が、指定されたモード変化およびクロック数の分、パッド波形ＰＷＶを結合する。
【解決手段】実施形態のチップ電源モデル生成装置１は、簡易モデル生成部１１が、チップを格子状に分割した矩形領域ごとに、レイアウトデータ１０００から抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、チップの電源系の簡易モデルを生成する。単周期分電流波形生成部１２が、チップに集積された回路の動作モードごとに、上述の矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形ＩＷＶとして生成する。パッド波形生成部１３が、単周期分電流波形ＩＷＶを各電源パッドに分散させ、電源パッドごとのパッド波形ＰＷＶを生成する。波形結合部１４が、指定されたモード変化およびクロック数の分、パッド波形ＰＷＶを結合する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、チップ電源モデル生成装置および方法に関する。
【背景技術】
【０００２】
近年、電子機器の動作速度の向上に伴い、電子機器から放射される電磁雑音の増大が問題になっている。そのため、電子機器の基板設計の段階で、電源系雑音の解析が行われる。この解析の手法の１つとして、基板に搭載されるＬＳＩチップの電源供給網をモデル化し、基板に実装した状態を想定したシミュレーションが行われる。このとき、チップの電源供給網モデル（チップ電源モデル）は、電源供給網のＳＰＩＣＥのＲＬＣ等価回路と、電源パッドにおける電流波形（電流の時間変化）と、で表される。
【０００３】
このうち、電源パッドにおける電流波形は、チップ内部をＲＣモデル化して、波形シミュレーションを行うことによって生成される。
【０００４】
一方、ＬＳＩには、例えば携帯電話機用のアプリケーションプロセッサなどを例にとると、ビデオ再生モードや音楽再生モード、通話モード、待機状態モードといったさまざまな動作モードがある。動作モードが異なると、ＬＳＩに流れる電流の大きさも大きく異なる。したがって、動作モードを周期的に変化させたときの電流の変化を解析すると、その電流成分には、例えば１０ｋＨｚオーダーの低周波成分が含まれていることがある。
【０００５】
このような低周波成分をモデル化するには、１００μＳオーダーの電流波形が必要になる。高速動作のチップでは、１サイクルが１０ｎＳ程度であるので、１００μＳオーダーの電流波形を得るには、１０００サイクル程度の波形シミュレーションが必要となる。
【０００６】
しかし、従来の波形シミュレーションは、チップ内を詳細に解析するため、１サイクルの実行にも相当の時間を要する。そのため、１０００サイクルのシミュレーションは、現実的には実行が非常に困難である。すなわち、従来は、チップ電源モデルとして、低周波成分を有する電流波形を生成することが難しい、という問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−１２０２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、低周波成分を有する電流波形データを容易に生成することのできるチップ電源モデル生成装置および方法を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態のチップ電源モデル生成装置は、簡易モデル生成部が、チップを格子状に分割した矩形領域ごとに、レイアウトデータから抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、前記チップの電源系の簡易モデルを生成する。単周期分電流波形生成部が、チップに集積された回路の動作モードごとに、前記矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形として生成する。パッド波形生成部が、前記単周期分電流波形を各電源パッドに分散させ、電源パッドごとのパッド波形を生成する。波形結合部が、指定されたモード変化およびクロック数の分、前記パッド波形を結合する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態のチップ電源モデル生成装置の構成の例を示すブロック図。
【図２】第１の実施形態のチップ電源モデル生成装置の処理の流れの例を示すフロー図。
【図３】チップ内の電源配線と矩形領域を模式的に示した概念図。
【図４】電源系簡易モデルの矩形領域内の構成の例を示す回路図。
【図５】単周期分シナリオと矩形領域内電流源の電流波形の例を示す図。
【図６】パッド波形の結合例を示す図。
【図７】電流波形データの出力例を示す図。
【図８】第２の実施形態のチップ電源モデル生成装置の構成の例を示すブロック図。
【図９】第２の実施形態のチップ電源モデル生成装置の単周期分電流波形生成部の処理の流れの例を示すフロー図。
【図１０】平均電流と単周期分電流波形の想定例を示す図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１２】
（第１の実施形態）
図１は、第１の実施形態のチップ電源モデル生成装置の構成の例を示すブロック図である。
【００１３】
本実施形態のチップ電源モデル生成装置１は、チップを格子状に分割した矩形領域ごとに、レイアウトデータ１０００から抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、チップの電源系の簡易モデルを生成する簡易モデル生成部１１と、チップに集積された回路の動作モードごとに、上述の矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形として生成する単周期分電流波形生成部１２と、上述の単周期分電流波形を各電源パッドに分散させ、電源パッドごとのパッド波形を生成するパッド波形生成部１３と、指定されたモード変化およびクロック数の分、上述のパッド波形を結合する波形結合部１４と、を備える。
【００１４】
ここで、本実施形態の単周期分電流波形生成部１２は、チップ内の各インスタンスの動作状態が記録されたＶＣＤデータ（論理シミュレーション結果データ）２０００から、動作モードごとに１クロック周期分の信号変化を切り出し、各動作モードの単周期分シナリオＳＮＲとする単周期分シナリオ生成部１２１と、単周期分シナリオＳＮＲ中で動作するインスタンスの消費電流をセルのスイッチング電流波形データ３００から算出して、上述の矩形領域ごとに加算し、各領域に配置された電流源の電流波形として設定する電流波形設定部１２２と、上述の簡易モデルを用いて単周期分シナリオＳＮＲの電流解析を実行する単周期分電流解析部１２３と、を有する。
【００１５】
次に、本実施形態のチップ電源モデル生成装置１の処理の流れについて、図２に示す負フロー図を用いて、説明する。なお、ここでは、処理対象のチップは、図３に示すように、チップ内の電源配線が、水平方向配線と垂直方向配線により構成され、周辺に配置された複数の電源パッドに接続されているものとする。
【００１６】
図２のフローにおいて、処理が開始されると、まず、簡易モデル生成部１１が、レイアウトデータ１０００から電源配線のネットワーク構造を解析し、そのネットワークを構成する要素の抵抗成分（Ｒ）および容量成分（Ｃ）の値をレイアウトデータ１０００から算出し、チップ内のＲＣネットワークを抽出する（ステップＳ１１）。
【００１７】
続いて、簡易モデル生成部１１は、チップ内を、例えば水平方向にｍ分割、垂直方向にｎ分割した、ｍ×ｎの矩形領域（図３参照）に分割し（ステップＳ１２）、その領域ごとに、先に抽出したＲＣネットワークを簡略化し、また、各領域に電流源を配置して、チップの電源系の簡易モデルを作成する（ステップＳ１３）。
【００１８】
図４に、この簡易モデルにおける各領域内の回路構成の例を示す。
【００１９】
例えば、水平方向ｉ番目、垂直方向ｊ番目の領域（ｉ，ｊ）の場合、水平方向に抵抗Ｒｉ１、Ｒｉ２が直列に接続され、その直列接続点に垂直方向の抵抗Ｒｊ１およびＲｊ２が接続され、また、その直列接続点に容量Ｃｉｊおよび電流源Ｉｉｊが接続される構成をとる。
【００２０】
図２のフローに戻って、次に、単周期分シナリオ生成部１２１が、チップ内の各インスタンスの動作状態が記録されたＶＣＤデータ２０００から、図５（ａ）に示すように、動作モードごとに１クロック周期分の信号変化を切り出し、各動作モードの単周期分シナリオＳＮＲを生成する（ステップＳ１４）。
【００２１】
例えば、動作モードがモード１〜モードｋまでのｋ種類あった場合、モード１シナリオ〜モードｋシナリオまでの、ｋ個の単周期分シナリオＳＮＲが生成される。
【００２２】
次に、電流波形設定部１２２が、単周期分シナリオＳＮＲ中で動作するインスタンスを抽出し（ステップＳ１５）、その動作するインスタンスの消費電流をセルのスイッチング電流波形データ３００から算出して、上述の矩形領域ごとに加算し、各領域に配置された電流源の電流波形として設定する（ステップＳ１６）。
【００２３】
図５（ｂ）に、電流源の電流波形の設定例を示す。
【００２４】
ここでは、ｍ×ｎ個の矩形領域を領域（１，１）〜領域（ｍ，ｎ）とし、それぞれの領域の電流源をＩ１１〜Ｉｍｎと表わした場合の、各モードの単周期分シナリオＳＮＲに対する電流源Ｉ１１〜Ｉｍｎの電流波形の例を示す。
【００２５】
図２のフローに戻って、次に、単周期分電流解析部１２３が、簡易モデル生成部１１により生成された簡易モデルを用いて単周期分シナリオＳＮＲの電流解析を実行し、各モードの単周期分電流波形ＩＷＶを生成する（ステップＳ１７）。
【００２６】
すなわち、モード１〜モードｋまでのｋ種類の動作モードに対して、モード１電流波形〜モードｋ電流波形までの、ｋ個の単周期分電流波形ＩＷＶが生成される。
【００２７】
次に、パッド波形生成部１３が、単周期分電流波形ＩＷＶを各電源パッドへ分散させて電源パッドごとのパッド波形ＰＷＶを生成する（ステップＳ１８）。
【００２８】
これにより、電源パッドごとに、単周期分電流波形ＩＷＶとして、モード１パッド波形〜モードｋパッド波形が生成される。
【００２９】
このとき、パッド波形生成部１３は、各電源パッドのチップ内での配置位置に応じて、パッド波形ＰＷＶをそれぞれの電源パッドへ分散させる。すなわち、各矩形領域の電流源Ｉ１１〜Ｉｍｎからそれぞれの電源パッドへ電源ネットワークを介して伝搬する電流の変化を演算し、その電流変化を重畳させた波形が、各電源パッドのパッド波形ＰＷＶとなる。
【００３０】
最後に、波形結合部１４が、指定されたモード変化およびクロック数の分、各電源パッドのパッド波形ＰＷＶを、電源パッドごとに結合する（ステップＳ１９）。
【００３１】
図６に、波形結合部１４による結合結果の例を示す。ここでは、各モードのクロック数の合計が１０００サイクル分となるモード変化が指定されている。
【００３２】
本実施例では、モードの指定が変化するごとに、指定されたモードのパッド波形ＰＷＶが呼び出され、指定のクロック数分、結合される。
【００３３】
そのため、例えば１０００サイクルなど、サイクル数が多くても、予め生成されたパッド波形ＰＷＶを呼び出すだけでよいので、短時間で電流解析を行うことができる。
【００３４】
このとき、図６に示すように、サイクル数を多くし、電流値のピークの変動が大きくなるように動作モードを変化させれば、電流変化に含まれる低周波成分を捕捉することが可能となる。
【００３５】
図７に、波形結合部１４から出力される電流波形データ１００の記述例を示す。電流波形データ１００には、各電源パッドの、時刻ごとの電流値が、記述されている。
【００３６】
このような本実施形態によれば、電源ネットワークを簡略化すること、および電流源の数を矩形領域ごとに１個とすることにより、電流解析に要する実行時間を短縮することができる。また、多サイクル数の電流解析を行う場合も、動作モード数分の単周期分電流波形を生成するだけでよいので、電流解析に要する実行時間を大幅に短縮することができる。
【００３７】
これにより、多サイクル数の電流解析を容易に行うことができ、低周波成分を有する電流波形データを容易に生成することができる。
【００３８】
（第２の実施形態）
第１の実施形態では、単周期分電流波形を生成するために各モード１サイクル分のシミュレーションが必要であり、その分の実行時間が必要となる。そこで、本実施形態では、シミュレーションを必要とせず、実行時間をさらに短縮することのできるチップ電源モデル生成装置の例を示す。
【００３９】
図８は、第２の実施形態のチップ電源モデル生成装置の構成の例を示すブロック図である。
【００４０】
本実施形態のチップ電源モデル生成装置２が第１の実施形態と異なる点は、第１の実施形態の単周期分電流波形生成部１２の代わりに単周期分電流波形生成部２２を備える点である。また、本実施形態のパッド波形生成部１３Ａは、各電源パッドへの電流の分散を、ユーザからの分散割合の指定に従って行う。
【００４１】
本実施形態の単周期分電流波形生成部２２は、各矩形領域の動作モードごとの平均消費電力ＡＶＰを電力計算ツール実行結果４０００から算出する平均消費電力算出部２２１と、平均消費電力ＡＶＰの値をもとに各矩形領域の動作モードごとの単周期分電流波形ＩＷＶａを想定する電流波形想定部２２２と、を有する。
【００４２】
図９は、この電流波形生成部２２の処理の流れの例を示すフロー図である。このフロー図を用いて、電流波形生成部２２の動作について説明する。
【００４３】
電流波形生成部２２における処理では、まず、平均消費電力算出部２２１が、電力計算ツール実行結果４０００のデータを利用して、ｍ×ｎ個の矩形領域それぞれの動作モードごとの平均消費電力ＡＶＰを算出する（ステップＳ２１）。
【００４４】
すなわち、モード１〜モードｋまでのｋ種類の動作モードに対して、モード１平均消費電力〜モードｋ平均消費電力までの、ｋ個の平均消費電力ＡＶＰが算出される。
【００４５】
次に、電流波形想定部２２２が、平均消費電力ＡＶＰの値から、各領域のモードごとの平均電流αを算出する（ステップＳ２２）。
【００４６】
この平均電流αは、図１０（ａ）に示すように、時間ｔに対して変化しない電流である。
【００４７】
続いて、電流波形想定部２２２は、クロック周期をＴとして、各領域の動作モードごとの単周期分電流波形ＩＷＶａを、
ＩＷＶａ＝｜√２αｓｉｎ（ｔ／２Ｔ×π）｜
と想定して生成する（ステップＳ２２）。
【００４８】
すなわち、モード１〜モードｋまでのｋ種類の動作モードに対して、モード１電流波形〜モードｋ電流波形までの、ｋ個の単周期分電流波形ＩＷＶａが生成される。
【００４９】
図１０（ｂ）に、この単周期分電流波形ＩＷＶの波形の例を示す。
【００５０】
このように、本実施形態では、各領域の動作モードごとの単周期分電流波形ＩＷＶａを、周期２Ｔの正弦波を半波整流した波形と想定する。
【００５１】
このように、本実施形態では、シミュレーションを実行することなく、各領域の動作モードごとの単周期分電流波形ＩＷＶａを生成することができる。
【００５２】
本実施形態では、この単周期分電流波形ＩＷＶａが、パッド波形生成部１３Ａにより各電源パッドへ分散される。
【００５３】
このとき、パッド波形生成部１３Ａは、各電源パッドへの電流の分散を、ユーザからの分散割合の指定に従って行う。これにより、本実施形態では、電源パッドへの電流分散に関する演算の実行も必要なく、実行時間をより短縮することができる。
【００５４】
波形結合部１４は、指定されたモード変化およびクロック数の分、パッド波形生成部１３Ａから出力されたパッド波形ＰＷＶを結合する。
【００５５】
このような本実施形態によれば、電力計算ツール実行結果４０００から各領域の動作モードごとの単周期分電流波形ＩＷＶａを想定するので、シミュレーションの実行が不要であり、単周期分電流波形の生成に要する時間を短縮することができる。
【００５６】
また、各電源パッドへの電流の分散を、ユーザからの分散割合の指定に従って行うので、電源パッドへの電流分散に関する実行時間も短縮することができる。
【００５７】
以上説明した少なくとも１つの実施形態のチップ電源モデル生成装置および方法によれば、低周波成分を有する電流波形データを容易に生成することができる。
【００５８】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１、２ チップ電源モデル生成装置
１１ 簡易モデル生成部
１２、２２ 単周期分電流波形生成部
１３、１３Ａ パッド波形生成部
１４ 波形結合部
１２１ 単周期分シナリオ生成部
１２２ 電流波形設定部
１２３ 単周期分電流解析部
２２１ 平均消費電力算出部
２２２ 電流波形想定部
１００ 電流波形データ
１０００ レイアウトデータ
２０００ ＶＣＤデータ
３０００ セルのスイッチング電流波形データ
４０００ 電力計算ツール実行結果
【技術分野】
【０００１】
本発明の実施形態は、チップ電源モデル生成装置および方法に関する。
【背景技術】
【０００２】
近年、電子機器の動作速度の向上に伴い、電子機器から放射される電磁雑音の増大が問題になっている。そのため、電子機器の基板設計の段階で、電源系雑音の解析が行われる。この解析の手法の１つとして、基板に搭載されるＬＳＩチップの電源供給網をモデル化し、基板に実装した状態を想定したシミュレーションが行われる。このとき、チップの電源供給網モデル（チップ電源モデル）は、電源供給網のＳＰＩＣＥのＲＬＣ等価回路と、電源パッドにおける電流波形（電流の時間変化）と、で表される。
【０００３】
このうち、電源パッドにおける電流波形は、チップ内部をＲＣモデル化して、波形シミュレーションを行うことによって生成される。
【０００４】
一方、ＬＳＩには、例えば携帯電話機用のアプリケーションプロセッサなどを例にとると、ビデオ再生モードや音楽再生モード、通話モード、待機状態モードといったさまざまな動作モードがある。動作モードが異なると、ＬＳＩに流れる電流の大きさも大きく異なる。したがって、動作モードを周期的に変化させたときの電流の変化を解析すると、その電流成分には、例えば１０ｋＨｚオーダーの低周波成分が含まれていることがある。
【０００５】
このような低周波成分をモデル化するには、１００μＳオーダーの電流波形が必要になる。高速動作のチップでは、１サイクルが１０ｎＳ程度であるので、１００μＳオーダーの電流波形を得るには、１０００サイクル程度の波形シミュレーションが必要となる。
【０００６】
しかし、従来の波形シミュレーションは、チップ内を詳細に解析するため、１サイクルの実行にも相当の時間を要する。そのため、１０００サイクルのシミュレーションは、現実的には実行が非常に困難である。すなわち、従来は、チップ電源モデルとして、低周波成分を有する電流波形を生成することが難しい、という問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−１２０２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、低周波成分を有する電流波形データを容易に生成することのできるチップ電源モデル生成装置および方法を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態のチップ電源モデル生成装置は、簡易モデル生成部が、チップを格子状に分割した矩形領域ごとに、レイアウトデータから抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、前記チップの電源系の簡易モデルを生成する。単周期分電流波形生成部が、チップに集積された回路の動作モードごとに、前記矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形として生成する。パッド波形生成部が、前記単周期分電流波形を各電源パッドに分散させ、電源パッドごとのパッド波形を生成する。波形結合部が、指定されたモード変化およびクロック数の分、前記パッド波形を結合する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態のチップ電源モデル生成装置の構成の例を示すブロック図。
【図２】第１の実施形態のチップ電源モデル生成装置の処理の流れの例を示すフロー図。
【図３】チップ内の電源配線と矩形領域を模式的に示した概念図。
【図４】電源系簡易モデルの矩形領域内の構成の例を示す回路図。
【図５】単周期分シナリオと矩形領域内電流源の電流波形の例を示す図。
【図６】パッド波形の結合例を示す図。
【図７】電流波形データの出力例を示す図。
【図８】第２の実施形態のチップ電源モデル生成装置の構成の例を示すブロック図。
【図９】第２の実施形態のチップ電源モデル生成装置の単周期分電流波形生成部の処理の流れの例を示すフロー図。
【図１０】平均電流と単周期分電流波形の想定例を示す図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１２】
（第１の実施形態）
図１は、第１の実施形態のチップ電源モデル生成装置の構成の例を示すブロック図である。
【００１３】
本実施形態のチップ電源モデル生成装置１は、チップを格子状に分割した矩形領域ごとに、レイアウトデータ１０００から抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、チップの電源系の簡易モデルを生成する簡易モデル生成部１１と、チップに集積された回路の動作モードごとに、上述の矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形として生成する単周期分電流波形生成部１２と、上述の単周期分電流波形を各電源パッドに分散させ、電源パッドごとのパッド波形を生成するパッド波形生成部１３と、指定されたモード変化およびクロック数の分、上述のパッド波形を結合する波形結合部１４と、を備える。
【００１４】
ここで、本実施形態の単周期分電流波形生成部１２は、チップ内の各インスタンスの動作状態が記録されたＶＣＤデータ（論理シミュレーション結果データ）２０００から、動作モードごとに１クロック周期分の信号変化を切り出し、各動作モードの単周期分シナリオＳＮＲとする単周期分シナリオ生成部１２１と、単周期分シナリオＳＮＲ中で動作するインスタンスの消費電流をセルのスイッチング電流波形データ３００から算出して、上述の矩形領域ごとに加算し、各領域に配置された電流源の電流波形として設定する電流波形設定部１２２と、上述の簡易モデルを用いて単周期分シナリオＳＮＲの電流解析を実行する単周期分電流解析部１２３と、を有する。
【００１５】
次に、本実施形態のチップ電源モデル生成装置１の処理の流れについて、図２に示す負フロー図を用いて、説明する。なお、ここでは、処理対象のチップは、図３に示すように、チップ内の電源配線が、水平方向配線と垂直方向配線により構成され、周辺に配置された複数の電源パッドに接続されているものとする。
【００１６】
図２のフローにおいて、処理が開始されると、まず、簡易モデル生成部１１が、レイアウトデータ１０００から電源配線のネットワーク構造を解析し、そのネットワークを構成する要素の抵抗成分（Ｒ）および容量成分（Ｃ）の値をレイアウトデータ１０００から算出し、チップ内のＲＣネットワークを抽出する（ステップＳ１１）。
【００１７】
続いて、簡易モデル生成部１１は、チップ内を、例えば水平方向にｍ分割、垂直方向にｎ分割した、ｍ×ｎの矩形領域（図３参照）に分割し（ステップＳ１２）、その領域ごとに、先に抽出したＲＣネットワークを簡略化し、また、各領域に電流源を配置して、チップの電源系の簡易モデルを作成する（ステップＳ１３）。
【００１８】
図４に、この簡易モデルにおける各領域内の回路構成の例を示す。
【００１９】
例えば、水平方向ｉ番目、垂直方向ｊ番目の領域（ｉ，ｊ）の場合、水平方向に抵抗Ｒｉ１、Ｒｉ２が直列に接続され、その直列接続点に垂直方向の抵抗Ｒｊ１およびＲｊ２が接続され、また、その直列接続点に容量Ｃｉｊおよび電流源Ｉｉｊが接続される構成をとる。
【００２０】
図２のフローに戻って、次に、単周期分シナリオ生成部１２１が、チップ内の各インスタンスの動作状態が記録されたＶＣＤデータ２０００から、図５（ａ）に示すように、動作モードごとに１クロック周期分の信号変化を切り出し、各動作モードの単周期分シナリオＳＮＲを生成する（ステップＳ１４）。
【００２１】
例えば、動作モードがモード１〜モードｋまでのｋ種類あった場合、モード１シナリオ〜モードｋシナリオまでの、ｋ個の単周期分シナリオＳＮＲが生成される。
【００２２】
次に、電流波形設定部１２２が、単周期分シナリオＳＮＲ中で動作するインスタンスを抽出し（ステップＳ１５）、その動作するインスタンスの消費電流をセルのスイッチング電流波形データ３００から算出して、上述の矩形領域ごとに加算し、各領域に配置された電流源の電流波形として設定する（ステップＳ１６）。
【００２３】
図５（ｂ）に、電流源の電流波形の設定例を示す。
【００２４】
ここでは、ｍ×ｎ個の矩形領域を領域（１，１）〜領域（ｍ，ｎ）とし、それぞれの領域の電流源をＩ１１〜Ｉｍｎと表わした場合の、各モードの単周期分シナリオＳＮＲに対する電流源Ｉ１１〜Ｉｍｎの電流波形の例を示す。
【００２５】
図２のフローに戻って、次に、単周期分電流解析部１２３が、簡易モデル生成部１１により生成された簡易モデルを用いて単周期分シナリオＳＮＲの電流解析を実行し、各モードの単周期分電流波形ＩＷＶを生成する（ステップＳ１７）。
【００２６】
すなわち、モード１〜モードｋまでのｋ種類の動作モードに対して、モード１電流波形〜モードｋ電流波形までの、ｋ個の単周期分電流波形ＩＷＶが生成される。
【００２７】
次に、パッド波形生成部１３が、単周期分電流波形ＩＷＶを各電源パッドへ分散させて電源パッドごとのパッド波形ＰＷＶを生成する（ステップＳ１８）。
【００２８】
これにより、電源パッドごとに、単周期分電流波形ＩＷＶとして、モード１パッド波形〜モードｋパッド波形が生成される。
【００２９】
このとき、パッド波形生成部１３は、各電源パッドのチップ内での配置位置に応じて、パッド波形ＰＷＶをそれぞれの電源パッドへ分散させる。すなわち、各矩形領域の電流源Ｉ１１〜Ｉｍｎからそれぞれの電源パッドへ電源ネットワークを介して伝搬する電流の変化を演算し、その電流変化を重畳させた波形が、各電源パッドのパッド波形ＰＷＶとなる。
【００３０】
最後に、波形結合部１４が、指定されたモード変化およびクロック数の分、各電源パッドのパッド波形ＰＷＶを、電源パッドごとに結合する（ステップＳ１９）。
【００３１】
図６に、波形結合部１４による結合結果の例を示す。ここでは、各モードのクロック数の合計が１０００サイクル分となるモード変化が指定されている。
【００３２】
本実施例では、モードの指定が変化するごとに、指定されたモードのパッド波形ＰＷＶが呼び出され、指定のクロック数分、結合される。
【００３３】
そのため、例えば１０００サイクルなど、サイクル数が多くても、予め生成されたパッド波形ＰＷＶを呼び出すだけでよいので、短時間で電流解析を行うことができる。
【００３４】
このとき、図６に示すように、サイクル数を多くし、電流値のピークの変動が大きくなるように動作モードを変化させれば、電流変化に含まれる低周波成分を捕捉することが可能となる。
【００３５】
図７に、波形結合部１４から出力される電流波形データ１００の記述例を示す。電流波形データ１００には、各電源パッドの、時刻ごとの電流値が、記述されている。
【００３６】
このような本実施形態によれば、電源ネットワークを簡略化すること、および電流源の数を矩形領域ごとに１個とすることにより、電流解析に要する実行時間を短縮することができる。また、多サイクル数の電流解析を行う場合も、動作モード数分の単周期分電流波形を生成するだけでよいので、電流解析に要する実行時間を大幅に短縮することができる。
【００３７】
これにより、多サイクル数の電流解析を容易に行うことができ、低周波成分を有する電流波形データを容易に生成することができる。
【００３８】
（第２の実施形態）
第１の実施形態では、単周期分電流波形を生成するために各モード１サイクル分のシミュレーションが必要であり、その分の実行時間が必要となる。そこで、本実施形態では、シミュレーションを必要とせず、実行時間をさらに短縮することのできるチップ電源モデル生成装置の例を示す。
【００３９】
図８は、第２の実施形態のチップ電源モデル生成装置の構成の例を示すブロック図である。
【００４０】
本実施形態のチップ電源モデル生成装置２が第１の実施形態と異なる点は、第１の実施形態の単周期分電流波形生成部１２の代わりに単周期分電流波形生成部２２を備える点である。また、本実施形態のパッド波形生成部１３Ａは、各電源パッドへの電流の分散を、ユーザからの分散割合の指定に従って行う。
【００４１】
本実施形態の単周期分電流波形生成部２２は、各矩形領域の動作モードごとの平均消費電力ＡＶＰを電力計算ツール実行結果４０００から算出する平均消費電力算出部２２１と、平均消費電力ＡＶＰの値をもとに各矩形領域の動作モードごとの単周期分電流波形ＩＷＶａを想定する電流波形想定部２２２と、を有する。
【００４２】
図９は、この電流波形生成部２２の処理の流れの例を示すフロー図である。このフロー図を用いて、電流波形生成部２２の動作について説明する。
【００４３】
電流波形生成部２２における処理では、まず、平均消費電力算出部２２１が、電力計算ツール実行結果４０００のデータを利用して、ｍ×ｎ個の矩形領域それぞれの動作モードごとの平均消費電力ＡＶＰを算出する（ステップＳ２１）。
【００４４】
すなわち、モード１〜モードｋまでのｋ種類の動作モードに対して、モード１平均消費電力〜モードｋ平均消費電力までの、ｋ個の平均消費電力ＡＶＰが算出される。
【００４５】
次に、電流波形想定部２２２が、平均消費電力ＡＶＰの値から、各領域のモードごとの平均電流αを算出する（ステップＳ２２）。
【００４６】
この平均電流αは、図１０（ａ）に示すように、時間ｔに対して変化しない電流である。
【００４７】
続いて、電流波形想定部２２２は、クロック周期をＴとして、各領域の動作モードごとの単周期分電流波形ＩＷＶａを、
ＩＷＶａ＝｜√２αｓｉｎ（ｔ／２Ｔ×π）｜
と想定して生成する（ステップＳ２２）。
【００４８】
すなわち、モード１〜モードｋまでのｋ種類の動作モードに対して、モード１電流波形〜モードｋ電流波形までの、ｋ個の単周期分電流波形ＩＷＶａが生成される。
【００４９】
図１０（ｂ）に、この単周期分電流波形ＩＷＶの波形の例を示す。
【００５０】
このように、本実施形態では、各領域の動作モードごとの単周期分電流波形ＩＷＶａを、周期２Ｔの正弦波を半波整流した波形と想定する。
【００５１】
このように、本実施形態では、シミュレーションを実行することなく、各領域の動作モードごとの単周期分電流波形ＩＷＶａを生成することができる。
【００５２】
本実施形態では、この単周期分電流波形ＩＷＶａが、パッド波形生成部１３Ａにより各電源パッドへ分散される。
【００５３】
このとき、パッド波形生成部１３Ａは、各電源パッドへの電流の分散を、ユーザからの分散割合の指定に従って行う。これにより、本実施形態では、電源パッドへの電流分散に関する演算の実行も必要なく、実行時間をより短縮することができる。
【００５４】
波形結合部１４は、指定されたモード変化およびクロック数の分、パッド波形生成部１３Ａから出力されたパッド波形ＰＷＶを結合する。
【００５５】
このような本実施形態によれば、電力計算ツール実行結果４０００から各領域の動作モードごとの単周期分電流波形ＩＷＶａを想定するので、シミュレーションの実行が不要であり、単周期分電流波形の生成に要する時間を短縮することができる。
【００５６】
また、各電源パッドへの電流の分散を、ユーザからの分散割合の指定に従って行うので、電源パッドへの電流分散に関する実行時間も短縮することができる。
【００５７】
以上説明した少なくとも１つの実施形態のチップ電源モデル生成装置および方法によれば、低周波成分を有する電流波形データを容易に生成することができる。
【００５８】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１、２ チップ電源モデル生成装置
１１ 簡易モデル生成部
１２、２２ 単周期分電流波形生成部
１３、１３Ａ パッド波形生成部
１４ 波形結合部
１２１ 単周期分シナリオ生成部
１２２ 電流波形設定部
１２３ 単周期分電流解析部
２２１ 平均消費電力算出部
２２２ 電流波形想定部
１００ 電流波形データ
１０００ レイアウトデータ
２０００ ＶＣＤデータ
３０００ セルのスイッチング電流波形データ
４０００ 電力計算ツール実行結果
【特許請求の範囲】
【請求項１】
チップを格子状に分割した矩形領域ごとに、レイアウトデータから抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、前記チップの電源系の簡易モデルを生成する簡易モデル生成部と、
チップに集積された回路の動作モードごとに、前記矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形として生成する単周期分電流波形生成部と、
前記単周期分電流波形を各電源パッドに分散させ、電源パッドごとのパッド波形を生成するパッド波形生成部と、
指定されたモード変化およびクロック数の分、前記パッド波形を結合する波形結合部と
を備えることを特徴とするチップ電源モデル生成装置。
【請求項２】
前記単周期分電流波形生成部が、
前記チップ内の各インスタンスの動作状態が記録された論理シミュレーション結果データから、動作モードごとに１クロック周期分の信号変化を切り出し、各動作モードの単周期分シナリオとする単周期分シナリオ生成部と、
前記単周期分シナリオ中で動作するインスタンスの消費電流をセルのスイッチング電流波形データから算出して、前記矩形領域ごとに加算し、前記電流源の電流波形として設定する電流波形設定部と、
前記簡易モデルを用いて前記単周期分シナリオの電流解析を実行する単周期分電流解析部と
を有することを特徴とする請求項１に記載のチップ電源モデル生成装置。
【請求項３】
前記パッド波形生成部が、
各電源パッドの前記チップ内の配置位置に応じて前記単周期分電流波形をそれぞれの電源パッドへ分散させる
ことを特徴とする請求項２に記載のチップ電源モデル生成装置。
【請求項４】
前記単周期分電流波形生成部が、
前記矩形領域の動作モードごとの平均消費電力を電力計算ツールの実行結果から算出する平均消費電力算出部と、
前記平均消費電力の値をもとに前記矩形領域の動作モードごとの単周期分電流波形を想定する電流波形想定部と、
を有することを特徴とする請求項１に記載のチップ電源モデル生成装置。
【請求項５】
前記パッド波形生成部が、
ユーザの指定に従って前記単周期分電流波形をそれぞれの電源パッドへ分散させる
ことを特徴とする請求項４に記載のチップ電源モデル生成装置。
【請求項６】
チップを格子状に分割した矩形領域ごとに、レイアウトデータから抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、前記チップの電源系の簡易モデルを生成する工程と、
チップに集積された回路の動作モードごとに、前記矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形として生成する工程と、
前記単周期分電流波形を各電源パッドに分散させ、電源パッドごとのパッド波形を生成する工程と、
指定されたモード変化およびクロック数の分、前記パッド波形を結合する工程と
を備えることを特徴とするチップ電源モデル生成方法。
【請求項７】
前記単周期分電流波形を生成する工程が、
前記チップ内の各インスタンスの動作状態が記録された論理シミュレーション結果データから、動作モードごとに１クロック周期分の信号変化を切り出し、各動作モードの単周期分シナリオとする工程と、
前記単周期分シナリオ中で動作するインスタンスの消費電流をセルのスイッチング電流波形データから算出して、前記矩形領域ごとに加算し、前記電流源の電流波形として設定する工程と
前記簡易モデルを用いて前記単周期分シナリオの電流解析を実行する工程と
を有することを特徴とする請求項６に記載のチップ電源モデル生成方法。
【請求項８】
前記パッド波形を生成する工程が、
各電源パッドの前記チップ内の配置位置に応じて前記単周期分電流波形をそれぞれの電源パッドへ分散させる
ことを特徴とする請求項７に記載のチップ電源モデル生成方法。
【請求項９】
前記単周期分電流波形を生成する工程が、
前記矩形領域の動作モードごとの平均消費電力を電力計算ツールの実行結果から算出する工程と、
前記平均消費電力の値をもとに前記矩形領域の動作モードごとの単周期分電流波形を想定する工程と
を有することを特徴とする請求項６に記載のチップ電源モデル生成方法。
【請求項１０】
前記パッド波形を生成する工程が、
ユーザの指定に従って前記単周期分電流波形をそれぞれの電源パッドへ分散させる
ことを特徴とする請求項９に記載のチップ電源モデル生成方法。
【請求項１】
チップを格子状に分割した矩形領域ごとに、レイアウトデータから抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、前記チップの電源系の簡易モデルを生成する簡易モデル生成部と、
チップに集積された回路の動作モードごとに、前記矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形として生成する単周期分電流波形生成部と、
前記単周期分電流波形を各電源パッドに分散させ、電源パッドごとのパッド波形を生成するパッド波形生成部と、
指定されたモード変化およびクロック数の分、前記パッド波形を結合する波形結合部と
を備えることを特徴とするチップ電源モデル生成装置。
【請求項２】
前記単周期分電流波形生成部が、
前記チップ内の各インスタンスの動作状態が記録された論理シミュレーション結果データから、動作モードごとに１クロック周期分の信号変化を切り出し、各動作モードの単周期分シナリオとする単周期分シナリオ生成部と、
前記単周期分シナリオ中で動作するインスタンスの消費電流をセルのスイッチング電流波形データから算出して、前記矩形領域ごとに加算し、前記電流源の電流波形として設定する電流波形設定部と、
前記簡易モデルを用いて前記単周期分シナリオの電流解析を実行する単周期分電流解析部と
を有することを特徴とする請求項１に記載のチップ電源モデル生成装置。
【請求項３】
前記パッド波形生成部が、
各電源パッドの前記チップ内の配置位置に応じて前記単周期分電流波形をそれぞれの電源パッドへ分散させる
ことを特徴とする請求項２に記載のチップ電源モデル生成装置。
【請求項４】
前記単周期分電流波形生成部が、
前記矩形領域の動作モードごとの平均消費電力を電力計算ツールの実行結果から算出する平均消費電力算出部と、
前記平均消費電力の値をもとに前記矩形領域の動作モードごとの単周期分電流波形を想定する電流波形想定部と、
を有することを特徴とする請求項１に記載のチップ電源モデル生成装置。
【請求項５】
前記パッド波形生成部が、
ユーザの指定に従って前記単周期分電流波形をそれぞれの電源パッドへ分散させる
ことを特徴とする請求項４に記載のチップ電源モデル生成装置。
【請求項６】
チップを格子状に分割した矩形領域ごとに、レイアウトデータから抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、前記チップの電源系の簡易モデルを生成する工程と、
チップに集積された回路の動作モードごとに、前記矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形として生成する工程と、
前記単周期分電流波形を各電源パッドに分散させ、電源パッドごとのパッド波形を生成する工程と、
指定されたモード変化およびクロック数の分、前記パッド波形を結合する工程と
を備えることを特徴とするチップ電源モデル生成方法。
【請求項７】
前記単周期分電流波形を生成する工程が、
前記チップ内の各インスタンスの動作状態が記録された論理シミュレーション結果データから、動作モードごとに１クロック周期分の信号変化を切り出し、各動作モードの単周期分シナリオとする工程と、
前記単周期分シナリオ中で動作するインスタンスの消費電流をセルのスイッチング電流波形データから算出して、前記矩形領域ごとに加算し、前記電流源の電流波形として設定する工程と
前記簡易モデルを用いて前記単周期分シナリオの電流解析を実行する工程と
を有することを特徴とする請求項６に記載のチップ電源モデル生成方法。
【請求項８】
前記パッド波形を生成する工程が、
各電源パッドの前記チップ内の配置位置に応じて前記単周期分電流波形をそれぞれの電源パッドへ分散させる
ことを特徴とする請求項７に記載のチップ電源モデル生成方法。
【請求項９】
前記単周期分電流波形を生成する工程が、
前記矩形領域の動作モードごとの平均消費電力を電力計算ツールの実行結果から算出する工程と、
前記平均消費電力の値をもとに前記矩形領域の動作モードごとの単周期分電流波形を想定する工程と
を有することを特徴とする請求項６に記載のチップ電源モデル生成方法。
【請求項１０】
前記パッド波形を生成する工程が、
ユーザの指定に従って前記単周期分電流波形をそれぞれの電源パッドへ分散させる
ことを特徴とする請求項９に記載のチップ電源モデル生成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−１０９７０３（Ｐ２０１３−１０９７０３Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５６０５８（Ｐ２０１１−２５６０５８）
【出願日】平成２３年１１月２４日（２０１１．１１．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２４日（２０１１．１１．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]