デジタルカメラ装置
【課題】 簡単な回路構成で、位相同期した複数のクロックを得る。
【解決手段】 ＣＣＤ１０１で撮像した信号をＡ／Ｄコンバータ１０２デジタル信号に変換して、ＤＳＰ１０３で処理した後、映像変換部１０４，１０６で変換するように構成されたデジタルカメラにおいて、映像変換部１０４，１０６での映像変換処理の際に必要な複数種のクロックを、ＤＳＰ１０３に内蔵されたＰＬＬ回路によって生成することで、互いに位相同期したクロックを適用することが可能となり、ビート妨害による画質の劣化を除去することができる。
【解決手段】 ＣＣＤ１０１で撮像した信号をＡ／Ｄコンバータ１０２デジタル信号に変換して、ＤＳＰ１０３で処理した後、映像変換部１０４，１０６で変換するように構成されたデジタルカメラにおいて、映像変換部１０４，１０６での映像変換処理の際に必要な複数種のクロックを、ＤＳＰ１０３に内蔵されたＰＬＬ回路によって生成することで、互いに位相同期したクロックを適用することが可能となり、ビート妨害による画質の劣化を除去することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタルカメラ装置に関し、特にデジタル信号処理の過程で発生するビート妨害に基づく画質劣化を抑制することが可能なデジタルカメラ装置に関する。
【背景技術】
【０００２】
一般にデジタルカメラ装置は、撮像素子として例えばＣＣＤ（Charge Coupled Device）が用いられる。ＣＣＤで光学像を電気信号に変換して撮像信号として取得し、取得した撮像信号をデジタル信号に変換して、圧縮等の処理を施してメモリカード等の記録媒体に記録する他、標準テレビジョン信号に変換して表示手段で画像としてモニタするという使い方がされる。
【０００３】
デジタル信号の処理に関しては、ＤＳＰ（Digital Signal Processor）による処理が実行され、さらにテレビジョン信号のフォーマット変換が行われる。デジタル信号処理においては、当然ながら、クロック信号が用いられるが、各回路部分において、異なった周波数のクロックを必要とするため、通常、各周波数毎に発振器を設けて、必要な周波数のクロックを供給するようにしている。
【０００４】
そのように、周波数毎に発振器を設けてクロックを得るように構成した場合、各クロックは互いに非同期状態にあるため、回路の電源あるいは接地点で干渉を起こすことがあり、それが映像信号のビートとなって現れ、モニタ画面上に縞模様が、縦、横、あるいは斜め方向に流れるように出現するようになり画質を著しく劣化させるという問題があった。
【０００５】
異なる周波数のクロックを、唯一のＰＬＬ発振器の出力を分周して得るようにした提案が特許文献１に示されているが、ＰＬＬ回路を他の回路から独立させて構築するものであり回路構成が複雑になるという問題を備えている。
【特許文献１】特開２００４−１０４７２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上のように、従来デジタルカメラにおいて、デジタル信号処理回路で使用する異なる周波数の複数のクロックを、ＰＬＬ回路出力を分周して得るようにした提案はなされているが、回路構成が複雑になるという問題があった。
【０００７】
本発明は、以上の点に鑑みてなされたもので、ＤＳＰ回路内部に存在するＰＬＬ回路を利用して、互いに同期した異なる周波数の複数のクロックを得るように構成することで、簡単な回路構成で、高い品位の画像信号を出力することができるデジタルカメラ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るデジタルカメラ装置は、固体撮像素子、この固体撮像素子で撮像した信号をデジタル信号に変換するアナログ／デジタル変換手段、デジタル信号に変換された撮像信号を処理して映像信号を得る処理手段及び処理手段から出力される映像信号の走査方式あるいは解像度を変換して出力する映像変換手段を備えたデジタルカメラ装置において、前記映像変換手段で使用する複数種のクロックを、前記処理手段に内蔵されたＰＬＬ回路によって、当該処理手段で使用するクロックと互いに位相同期するように生成したことを特徴とする。
【発明の効果】
【０００９】
発明によれば、ＤＳＰ回路内のＰＬＬ回路を利用することで、簡単にかつ確実に、互いに同期した異なる周波数のクロックを得ることができるため、ビート妨害による画質劣化を防止することができるものである。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１は、この実施の形態で説明するデジタルカメラ装置１００の回路ブロック図である。
【００１１】
まず、映像信号系について説明する。図１において、デジタルカメラ装置１００は、ＣＣＤ１０１から出力される撮像信号をＡ／Ｄ（Analog Digital）コンバータ１０２でデジタル信号に変換してＤＳＰ１０３に導出する。
【００１２】
ＤＳＰ１０３では、デジタル信号に対してカメラ本来の機能に関する処理を施してデジタル映像信号として出力する。例えば、ホワイトバランス調整処理、ガンマ補正処理、色変換処理、画像サイズ（画素数）の設定処理、電子ズーム処理等である。
【００１３】
ＤＳＰ１０３から出力されるデジタル映像信号は、第１映像変換部１０４に供給され、ここで、必要に応じて映像信号の走査方式の変換処理が行われる。例えばインターレース走査からプログレッシブ走査への変換である。この変換処理は、第１映像変換部１０４に接続された第１メモリ１０５を用いて実行される。
【００１４】
第１映像変換部１０４の出力は、第２映像変換部１０６に供給される。第２映像変換部１０６は、必要に応じて映像信号の解像度（ＸＧＡ，ＳＸＧＡ等）を変換して出力する。この変換処理は、第２映像変換部１０６に接続された第２メモリ１０７を用いて実行される。
【００１５】
第２映像変換部１０６の出力は、デジタル出力部１０８とＤ／Ａ（Digital Analog）コンバータ１０９に供給される。デジタル出力部１０８は、デジタル映像信号として出力するもので、例えば液晶モニタに供給される。Ｄ／Ａコンバータ１０９は、デジタル映像信号をアナログ信号に変換するものであり、変換されたアナログ映像信号は、例えば陰極線管モニタに供給される。
【００１６】
次に制御系について説明する。制御部１１０は、例えばＭＰＵ（Micro Processing Unit）で構成され、後述するタイミングゼネレータ、ＤＳＰ１０３、第１映像変換部１０４及び第２映像変換部１０６に対して一点鎖線で示す制御信号を送って、各機能を制御する。
【００１７】
次にクロック系について説明する。なお、クロック供給線路を点線で示す。タイミングゼネレータ１１１は、制御部１１０の制御の下、第１発振器１１２からの信号を受け、ＣＣＤ１０１に対して駆動パルスを供給する。さらに、タイミングゼネレータ１１１は、Ａ／Ｄコンバータ１０２に対して、第１の周波数のクロックＡを供給すると共に、ＤＳＰ１０３に対してクロックＡと第２の周波数のクロックＢを供給する。
【００１８】
ＤＳＰ１０３は、ＰＬＤ（Programmable Logic Device）として開発製造されており、内部機能としてＰＬＬ発振回路を含み、タイミングゼネレータ１１１から供給されるパルス信号に同期した、第３の周波数のクロックＣを生成して出力する。また、クロックＢをそのまま、あるいはＰＬＬの出力として導出する。
【００１９】
クロックＣは、第１映像変換部１０４、第１メモリ１０５、第２映像変換部１０６及び第２メモリ１０７に供給され、クロックＢは第１映像変換部１０４に供給される。
【００２０】
さらに、デジタルカメラ装置１００は、発振周波数が第４の周波数である第２発振器１１３を備え、その出力をＤ／Ａコンバータ１０９にクロックＤとして供給すると共に、１／２分周器１１４で分周して、クロックＥとして第２映像変換部１０６とデジタル出力部１０８に供給する。
【００２１】
図２は、ＤＳＰ１０３の内部に、ＰＬＬ回路が構成された状態を模式的に示すものであり、ＤＳＰ１０３は、ＤＳＰ信号処理部２０１と、第１ＰＬＬ回路２０２と第２ＰＬＬ回路２０３を含む。
【００２２】
タイミングゼネレータ１１１からのクロックＢが、第１ＰＬＬ回路２０２と第２ＰＬＬ回路２０３に供給されて、クロックＢとクロックＣを出力する。
【００２３】
なお、図２において、ＤＳＰ信号処理部２０１はその入力端が、Ａ／Ｄコンバータ１０２の出力端に接続され、出力端は第１映像変換部１０４に接続されている。
【００２４】
図３は、ＰＬＬ回路２０２，２０３の具体的回路構成の一実施の形態を示すもので、基準周波数信号源３０１と、位相比較器３０２と、ループフィルタ３０３と、電圧制御発振器３０４と、１／Ｎ分周器３０５と、１／Ｍ分周器３０６とで構成される。
【００２５】
基準周波数信号源３０１は、この場合、例えばタイミングゼネレータ１１１と同一であるとすることができる。位相比較器３０２は、基準周波数信号源３０１の出力と、電圧制御発振器３０４の発振出力を１／Ｎに分周した信号との位相を比較する。位相比較器３０２の出力は、ループフィルタ２０３で直流電圧に変換され、制御電圧として電圧制御発振器３０４に供給されてその周波数を制御する。その結果、電圧制御発振器３０４は、基準周波数信号に同期してＮ倍の周波数で発振することになる。電圧制御発振器３０４の発振出力は、１／Ｍ分周器で必要に応じて、１／Ｍに分周されて出力される。
【００２６】
本発明のデジタルカメラ装置は、以上説明したように、ＤＳＰに内蔵されているＰＬＬ回路で、互いに位相同期した複数のクロックを生成するようにしたので、ＰＬＬ回路を新たに構築する必要がなく、位相同期した複数のクロックを簡単に生成することができるものである。それによって、ビートの発生を防止することができるため、モニタの表示画像の品位を高く保つことができるものである。
【００２７】
本発明は、その趣旨を逸脱しない範囲で種々実施可能である。
【図面の簡単な説明】
【００２８】
【図１】この発明に係わるデジタルカメラ装置の一実施の形態を示す回路ブロック図。
【図２】図１に示す装置の要部を説明するために示す図。
【図３】図１に示す装置のさらに他の要部を説明するために示す図。
【符号の説明】
【００２９】
１００…デジタルカメラ装置
１０１…ＣＣＤ
１０２…Ａ／Ｄコンバータ
１０３…ＤＳＰ
１０４…第１映像変換部
１０５…第１メモリ
１０６…第２映像変換部
１０７…第２メモリ
１０８…デジタル出力部
１０９…Ｄ／Ａコンバータ
１１０…制御部
１１１…タイミングゼネレータ
１１２…第１発振器
１１３…第２発振器
１１４…１／２分周器
【技術分野】
【０００１】
この発明は、デジタルカメラ装置に関し、特にデジタル信号処理の過程で発生するビート妨害に基づく画質劣化を抑制することが可能なデジタルカメラ装置に関する。
【背景技術】
【０００２】
一般にデジタルカメラ装置は、撮像素子として例えばＣＣＤ（Charge Coupled Device）が用いられる。ＣＣＤで光学像を電気信号に変換して撮像信号として取得し、取得した撮像信号をデジタル信号に変換して、圧縮等の処理を施してメモリカード等の記録媒体に記録する他、標準テレビジョン信号に変換して表示手段で画像としてモニタするという使い方がされる。
【０００３】
デジタル信号の処理に関しては、ＤＳＰ（Digital Signal Processor）による処理が実行され、さらにテレビジョン信号のフォーマット変換が行われる。デジタル信号処理においては、当然ながら、クロック信号が用いられるが、各回路部分において、異なった周波数のクロックを必要とするため、通常、各周波数毎に発振器を設けて、必要な周波数のクロックを供給するようにしている。
【０００４】
そのように、周波数毎に発振器を設けてクロックを得るように構成した場合、各クロックは互いに非同期状態にあるため、回路の電源あるいは接地点で干渉を起こすことがあり、それが映像信号のビートとなって現れ、モニタ画面上に縞模様が、縦、横、あるいは斜め方向に流れるように出現するようになり画質を著しく劣化させるという問題があった。
【０００５】
異なる周波数のクロックを、唯一のＰＬＬ発振器の出力を分周して得るようにした提案が特許文献１に示されているが、ＰＬＬ回路を他の回路から独立させて構築するものであり回路構成が複雑になるという問題を備えている。
【特許文献１】特開２００４−１０４７２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上のように、従来デジタルカメラにおいて、デジタル信号処理回路で使用する異なる周波数の複数のクロックを、ＰＬＬ回路出力を分周して得るようにした提案はなされているが、回路構成が複雑になるという問題があった。
【０００７】
本発明は、以上の点に鑑みてなされたもので、ＤＳＰ回路内部に存在するＰＬＬ回路を利用して、互いに同期した異なる周波数の複数のクロックを得るように構成することで、簡単な回路構成で、高い品位の画像信号を出力することができるデジタルカメラ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るデジタルカメラ装置は、固体撮像素子、この固体撮像素子で撮像した信号をデジタル信号に変換するアナログ／デジタル変換手段、デジタル信号に変換された撮像信号を処理して映像信号を得る処理手段及び処理手段から出力される映像信号の走査方式あるいは解像度を変換して出力する映像変換手段を備えたデジタルカメラ装置において、前記映像変換手段で使用する複数種のクロックを、前記処理手段に内蔵されたＰＬＬ回路によって、当該処理手段で使用するクロックと互いに位相同期するように生成したことを特徴とする。
【発明の効果】
【０００９】
発明によれば、ＤＳＰ回路内のＰＬＬ回路を利用することで、簡単にかつ確実に、互いに同期した異なる周波数のクロックを得ることができるため、ビート妨害による画質劣化を防止することができるものである。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１は、この実施の形態で説明するデジタルカメラ装置１００の回路ブロック図である。
【００１１】
まず、映像信号系について説明する。図１において、デジタルカメラ装置１００は、ＣＣＤ１０１から出力される撮像信号をＡ／Ｄ（Analog Digital）コンバータ１０２でデジタル信号に変換してＤＳＰ１０３に導出する。
【００１２】
ＤＳＰ１０３では、デジタル信号に対してカメラ本来の機能に関する処理を施してデジタル映像信号として出力する。例えば、ホワイトバランス調整処理、ガンマ補正処理、色変換処理、画像サイズ（画素数）の設定処理、電子ズーム処理等である。
【００１３】
ＤＳＰ１０３から出力されるデジタル映像信号は、第１映像変換部１０４に供給され、ここで、必要に応じて映像信号の走査方式の変換処理が行われる。例えばインターレース走査からプログレッシブ走査への変換である。この変換処理は、第１映像変換部１０４に接続された第１メモリ１０５を用いて実行される。
【００１４】
第１映像変換部１０４の出力は、第２映像変換部１０６に供給される。第２映像変換部１０６は、必要に応じて映像信号の解像度（ＸＧＡ，ＳＸＧＡ等）を変換して出力する。この変換処理は、第２映像変換部１０６に接続された第２メモリ１０７を用いて実行される。
【００１５】
第２映像変換部１０６の出力は、デジタル出力部１０８とＤ／Ａ（Digital Analog）コンバータ１０９に供給される。デジタル出力部１０８は、デジタル映像信号として出力するもので、例えば液晶モニタに供給される。Ｄ／Ａコンバータ１０９は、デジタル映像信号をアナログ信号に変換するものであり、変換されたアナログ映像信号は、例えば陰極線管モニタに供給される。
【００１６】
次に制御系について説明する。制御部１１０は、例えばＭＰＵ（Micro Processing Unit）で構成され、後述するタイミングゼネレータ、ＤＳＰ１０３、第１映像変換部１０４及び第２映像変換部１０６に対して一点鎖線で示す制御信号を送って、各機能を制御する。
【００１７】
次にクロック系について説明する。なお、クロック供給線路を点線で示す。タイミングゼネレータ１１１は、制御部１１０の制御の下、第１発振器１１２からの信号を受け、ＣＣＤ１０１に対して駆動パルスを供給する。さらに、タイミングゼネレータ１１１は、Ａ／Ｄコンバータ１０２に対して、第１の周波数のクロックＡを供給すると共に、ＤＳＰ１０３に対してクロックＡと第２の周波数のクロックＢを供給する。
【００１８】
ＤＳＰ１０３は、ＰＬＤ（Programmable Logic Device）として開発製造されており、内部機能としてＰＬＬ発振回路を含み、タイミングゼネレータ１１１から供給されるパルス信号に同期した、第３の周波数のクロックＣを生成して出力する。また、クロックＢをそのまま、あるいはＰＬＬの出力として導出する。
【００１９】
クロックＣは、第１映像変換部１０４、第１メモリ１０５、第２映像変換部１０６及び第２メモリ１０７に供給され、クロックＢは第１映像変換部１０４に供給される。
【００２０】
さらに、デジタルカメラ装置１００は、発振周波数が第４の周波数である第２発振器１１３を備え、その出力をＤ／Ａコンバータ１０９にクロックＤとして供給すると共に、１／２分周器１１４で分周して、クロックＥとして第２映像変換部１０６とデジタル出力部１０８に供給する。
【００２１】
図２は、ＤＳＰ１０３の内部に、ＰＬＬ回路が構成された状態を模式的に示すものであり、ＤＳＰ１０３は、ＤＳＰ信号処理部２０１と、第１ＰＬＬ回路２０２と第２ＰＬＬ回路２０３を含む。
【００２２】
タイミングゼネレータ１１１からのクロックＢが、第１ＰＬＬ回路２０２と第２ＰＬＬ回路２０３に供給されて、クロックＢとクロックＣを出力する。
【００２３】
なお、図２において、ＤＳＰ信号処理部２０１はその入力端が、Ａ／Ｄコンバータ１０２の出力端に接続され、出力端は第１映像変換部１０４に接続されている。
【００２４】
図３は、ＰＬＬ回路２０２，２０３の具体的回路構成の一実施の形態を示すもので、基準周波数信号源３０１と、位相比較器３０２と、ループフィルタ３０３と、電圧制御発振器３０４と、１／Ｎ分周器３０５と、１／Ｍ分周器３０６とで構成される。
【００２５】
基準周波数信号源３０１は、この場合、例えばタイミングゼネレータ１１１と同一であるとすることができる。位相比較器３０２は、基準周波数信号源３０１の出力と、電圧制御発振器３０４の発振出力を１／Ｎに分周した信号との位相を比較する。位相比較器３０２の出力は、ループフィルタ２０３で直流電圧に変換され、制御電圧として電圧制御発振器３０４に供給されてその周波数を制御する。その結果、電圧制御発振器３０４は、基準周波数信号に同期してＮ倍の周波数で発振することになる。電圧制御発振器３０４の発振出力は、１／Ｍ分周器で必要に応じて、１／Ｍに分周されて出力される。
【００２６】
本発明のデジタルカメラ装置は、以上説明したように、ＤＳＰに内蔵されているＰＬＬ回路で、互いに位相同期した複数のクロックを生成するようにしたので、ＰＬＬ回路を新たに構築する必要がなく、位相同期した複数のクロックを簡単に生成することができるものである。それによって、ビートの発生を防止することができるため、モニタの表示画像の品位を高く保つことができるものである。
【００２７】
本発明は、その趣旨を逸脱しない範囲で種々実施可能である。
【図面の簡単な説明】
【００２８】
【図１】この発明に係わるデジタルカメラ装置の一実施の形態を示す回路ブロック図。
【図２】図１に示す装置の要部を説明するために示す図。
【図３】図１に示す装置のさらに他の要部を説明するために示す図。
【符号の説明】
【００２９】
１００…デジタルカメラ装置
１０１…ＣＣＤ
１０２…Ａ／Ｄコンバータ
１０３…ＤＳＰ
１０４…第１映像変換部
１０５…第１メモリ
１０６…第２映像変換部
１０７…第２メモリ
１０８…デジタル出力部
１０９…Ｄ／Ａコンバータ
１１０…制御部
１１１…タイミングゼネレータ
１１２…第１発振器
１１３…第２発振器
１１４…１／２分周器
【特許請求の範囲】
【請求項１】
固体撮像素子、この固体撮像素子で撮像した信号をデジタル信号に変換するアナログ／デジタル変換手段、デジタル信号に変換された撮像信号を処理して映像信号を得る処理手段及び処理手段から出力される映像信号の走査方式あるいは解像度を変換して出力する映像変換手段を備えたデジタルカメラ装置において、
前記映像変換手段で使用する複数種のクロックを、前記処理手段に内蔵されたＰＬＬ回路によって、当該処理手段で使用するクロックと互いに位相同期するように生成したことを特徴とするデジタルカメラ装置。
【請求項２】
前記処理手段は、プログラマブル・ロジック・デバイスとして構築されたデジタル・プロセッシング・デバイスであることを特徴とする請求項１に記載のデジタルカメラ装置。
【請求項１】
固体撮像素子、この固体撮像素子で撮像した信号をデジタル信号に変換するアナログ／デジタル変換手段、デジタル信号に変換された撮像信号を処理して映像信号を得る処理手段及び処理手段から出力される映像信号の走査方式あるいは解像度を変換して出力する映像変換手段を備えたデジタルカメラ装置において、
前記映像変換手段で使用する複数種のクロックを、前記処理手段に内蔵されたＰＬＬ回路によって、当該処理手段で使用するクロックと互いに位相同期するように生成したことを特徴とするデジタルカメラ装置。
【請求項２】
前記処理手段は、プログラマブル・ロジック・デバイスとして構築されたデジタル・プロセッシング・デバイスであることを特徴とする請求項１に記載のデジタルカメラ装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−１５７７２０（Ｐ２００６−１５７７２０Ａ）
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願番号】特願２００４−３４７６００（Ｐ２００４−３４７６００）
【出願日】平成１６年１１月３０日（２００４．１１．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願日】平成１６年１１月３０日（２００４．１１．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]