パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法
【課題】自己組織化材料を用いて様々な微細パターンを低コストに形成する。
【解決手段】本実施形態によれば、パターンデータ生成装置は、パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部を備える。パターンデータ生成装置は、さらに、デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、を備える。
【解決手段】本実施形態によれば、パターンデータ生成装置は、パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部を備える。パターンデータ生成装置は、さらに、デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化に伴い、微細パターン形成のためのリソグラフィ工程にＥＵＶ露光装置やＡｒＦ液浸露光装置が使用され、コストがかかっていた。微細パターンを低コストに形成する技術として、ブロック共重合体の自己組織化材料を用いるものが知られている。半導体デバイスにはサイズや形状の異なる様々なパターンが含まれており、これらのパターンを、自己組織化材料を用いて形成することが求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００６／０３５８５９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、自己組織化材料を用いて様々な微細パターンを低コストに形成するためのパターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本実施形態によれば、パターンデータ生成装置は、パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部を備える。パターンデータ生成装置は、さらに、デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、を備える。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態に係るパターンデータ生成装置のハードウェア構成図である。
【図２】テーブルに規定されているＤＳＡ情報の一例を示す図である。
【図３】ＤＳＡ材料の分子量及び比率と形成される構造との関係を示す図である。
【図４】パターンデータ生成プログラムの実行により実現される機能ブロック図である。
【図５】同実施形態に係るパターンデータ生成方法を説明するフローチャートである。
【図６】分割レイアウトの一例を示す図である。
【図７】同実施形態に係るパターン形成方法を説明するフローチャートである。
【図８】同実施形態に係るパターン形成方法の工程図である。
【図９】図８に続く工程図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施の形態を図面に基づいて説明する。
【０００８】
図１に本発明の実施形態に係るパターンデータ生成装置のハードウェア構成を示す。パターンデータ生成装置１００は、ＣＰＵ（中央演算処理装置）１１０、ディスク装置１２０、メインメモリ１３０、及び入出力部１４０を備える。パターンデータ生成装置１００の各部はバス１５０を介して接続されている。
【０００９】
ディスク装置１２０は、ＣＰＵ１１０により実行されるパターンデータ生成プログラム１２１を格納する。また、ディスク装置１２０は、図２に示すような、自己組織化（Direct Self Assembly、以下ＤＳＡ）材料、分子量、膜厚、プロセス条件、及び自己組織単分子膜（Self Assembled Monolayer、以下ＳＡＭ）を組み合わせたＤＳＡ情報を、パターン寸法別に規定したテーブル１２２を格納している。
【００１０】
例えば、図３に示すように、ＤＳＡ材料を構成するポリマーＡ及びポリマーＢの分子量を変えると、ＤＳＡ材料で形成されるパターンのサイズが変わる。また、ＤＳＡ材料を構成するポリマーＡ及びポリマーＢの比率を変えると、ＤＳＡ材料で形成されるパターンの構造が変わる。
【００１１】
また、ＤＳＡ材料で形成されるパターンのサイズは、塗布するＤＳＡ材料の膜厚や、自己組織化させる際のＤＳＡ材料に対するプロセス条件によっても変わる。また、ＤＳＡ材料の種類によって、下地として好適なＳＡＭは異なる。
【００１２】
つまり、テーブル１２２は、所望の寸法のパターンを形成するために必要なＤＳＡ材料（材料名や分子量）、ＤＳＡ材料の膜厚、ＤＳＡ材料に対するプロセス条件、及びＤＳＡ材料の下地となるＳＡＭを組み合わせたＤＳＡ情報を規定したものになっている。
【００１３】
例えば、図２に示すテーブル１２２から、ハーフピッチ１５ｎｍのラインアンドスペースパターンを形成する場合は、下地のＳＡＭをｐ−クロロフェニルトリメトキシシランとし、ＰＳ（ポリスチレン）−ＰＭＭＡ（ポリメチルメタクリレート）（分子量２００００−２００００）を４０ｎｍ塗布し、２３０℃で５分アニールすればよいことがわかる。
【００１４】
ディスク装置１２０は、さらに、予め設計された半導体デバイスの（ＧＤＳフォーマットの）レイアウトデータ１２３を格納している。半導体デバイスは複数の層で構成され、レイアウトデータ１２３は各層に対応したレイアウトデータを含んでいる。
【００１５】
ディスク装置１２０は、例えばハードディスクである。なお、パターンデータ生成プログラム１２１は、ディスク装置１２０でなく、ＲＯＭや磁気テープ（共に図示せず）に格納されていてもよい。
【００１６】
ＣＰＵ１１０は、ディスク装置１２０内のパターンデータ生成プログラム１２１をメインメモリ１３０にロードして、パターンデータ生成プログラム１２１を実行する。このとき、ディスク装置１２０内のテーブル１２２をメインメモリ１３０にロードするようにしてもよい。パターンデータ生成プログラム１２１の実行に伴い、メインメモリ１３０上には、レイアウトデータをパターン寸法毎に分割した分割レイアウトを格納する領域が確保される。
【００１７】
図４に、ＣＰＵ１１０がパターンデータ生成プログラム１２１を実行することで実現される機能ブロック図を示す。パターンデータ生成プログラム１２１の実行により、分割部１１１、抽出部１１２、及び生成部１１３が実現される。
【００１８】
分割部１１１、抽出部１１２、及び生成部１１３において実行される処理を、図５に示すフローチャートと共に説明する。
【００１９】
（ステップＳ１０１）レイアウトデータが読み込まれる。レイアウトデータ１２３は複数の層に対応したレイアウトデータで構成されており、ここではいずれか１層に対応するレイアウトデータが読み込まれる。
【００２０】
（ステップＳ１０２）分割部１１１が、パターン寸法に基づいてレイアウトデータを分割する。分割されたレイアウトデータは、分割レイアウトとしてメインメモリ１３０に格納される。
【００２１】
例えば、図６に示すように、１チップのレイアウトデータに、ハーフピッチ１５ｎｍのラインアンドスペースパターンからなる領域ｎ１、ハーフピッチ２５ｎｍのラインアンドスペースパターンからなる領域ｎ２、及びハーフピッチ３５ｎｍのラインアンドスペースパターンからなる領域ｎ３が含まれている場合、分割部１１１は、領域ｎ１、ｎ２、ｎ３をそれぞれ分割レイアウトｎ１、ｎ２、ｎ３として分割する。
【００２２】
（ステップＳ１０３）抽出部１１２が、ステップＳ１０２で分割された分割レイアウトのパターン寸法に対応するＤＳＡ情報をテーブル１２２から抽出する。
【００２３】
例えば、ステップＳ１０２において図６に示すような分割レイアウトｎ１、ｎ２、ｎ３が生成された場合、抽出部１１２は、図２に示すテーブル１２２から、分割レイアウトｎ１、ｎ２、ｎ３におけるパターン寸法に基づいて、ＤＳＡ情報ｄ１、ｄ２、ｄ３を抽出する。
【００２４】
（ステップＳ１０４）生成部１１３が、ステップＳ１０２において分割部１１１により分割された分割レイアウトと、ステップＳ１０３において抽出部１１２によりテーブル１２２から抽出されたＤＳＡ情報とを組み合わせて、パターンデータを生成する。
【００２５】
例えば、生成部１１３は、分割レイアウトｎ１とＤＳＡ情報ｄ１、分割レイアウトｎ２とＤＳＡ情報ｄ２、分割レイアウトｎ３とＤＳＡ情報ｄ３をそれぞれ組み合わせてパターンデータを生成する。
【００２６】
生成部１１３により生成されたパターンデータはディスク装置１２０に格納され、入出力部１４０を介して外部装置へ出力される。
【００２７】
次に、このようなパターンデータを用いて基板上にパターンを形成する方法を図７に示すフローチャートを用いて説明する。
【００２８】
（ステップＳ２０１）パターンデータが、パターン形成に用いられる装置、例えばＤＳＡ材料を塗布する装置やベーカ等に読み込まれる。
【００２９】
（ステップＳ２０２）分割レイアウトを１つ選択する。上述したように、レイアウトデータはパターン寸法に基づいて複数の分割レイアウトに分割されており、本ステップでは複数の分割レイアウトのうちの１つを選択する。
【００３０】
以下のステップＳ２０３〜Ｓ２０５では、本ステップで選択した分割レイアウトに組み合わせられているＤＳＡ情報が用いられる。
【００３１】
（ステップＳ２０３）ＤＳＡ情報に基づいて、被加工膜上にＳＡＭを形成する。ＳＡＭ形成後、露光による表面改質処理を行ってもよい。例えば、ＳＡＭの形成後、表面を露光して、露光部分を疎水性から親水性に改質し、ＤＳＡ材料を形成しやすくする。
【００３２】
（ステップＳ２０４）ＤＳＡ情報に基づいて、ＤＳＡ材料を塗布する。
【００３３】
（ステップＳ２０５）ＤＳＡ情報に基づいて、ベーク等によりＤＳＡ材料にエネルギーを与えて自己組織化させる（分子を自発的に集合させる）。これにより、ＤＳＡ材料は構造が変化して、図３に示すような薄板状になったり、円筒形状になったりする。
【００３４】
（ステップＳ２０６）構造変化したＤＳＡ材料をマスクにして、被加工膜をエッチングする。
【００３５】
（ステップＳ２０７）未選択の分割レイアウトがある場合はステップＳ２０２に戻る。
【００３６】
例えば、分割レイアウトｎ１とＤＳＡ情報ｄ１、分割レイアウトｎ２とＤＳＡ情報ｄ２、分割レイアウトｎ３とＤＳＡ情報ｄ３をそれぞれ組み合わせたパターンデータを用いてパターンを形成する場合、まず、分割レイアウトｎ１を選択し、ＤＳＡ情報ｄ１を用いて処理を行う。
【００３７】
図８（ａ）に示すように、ウェーハＷ上には複数のチップＣが設けられており、各チップＣの分割レイアウトｎ１に対応する領域８０１に、ＤＳＡ情報ｄ１で規定されているＳＡＭ８０２を形成する。次に、図８（ｂ）に示すように、ＳＡＭ８０２上にＤＳＡ情報ｄ１で規定されているＤＳＡ材料８０３を塗布する。
【００３８】
続いて、ＤＳＡ情報ｄ１で規定されているプロセス条件に基づいてベーク等を行い、ＤＳＡ材料８０３を自己組織化させる。そして、ＤＳＡ材料８０３をマスクにして被加工膜をエッチングし、被加工膜を所望のパターンに加工する。
【００３９】
次に、図９（ａ）に示すように、分割レイアウトｎ２に対応する領域９０１において、ＤＳＡ情報ｄ２に基づくＤＳＡ材料の塗布、ベーク等を行い、ＤＳＡ材料をマスクにして被加工膜をエッチングし、被加工膜を所望のパターン形状に加工する。
【００４０】
続いて、図９（ｂ）に示すように、分割レイアウトｎ３に対応する領域９０２において、ＤＳＡ情報ｄ３に基づくＤＳＡ材料の塗布、ベーク等を行い、ＤＳＡ材料をマスクにして被加工膜をエッチングし、被加工膜を所望のパターン形状に加工する。このような処理により、ＤＳＡ材料を用いて、ウェーハ上に寸法の異なる複数種類のパターンを形成することができる。
【００４１】
このように、本実施形態では、所望の寸法のパターンを形成するために必要なＤＳＡ材料、ＤＳＡ材料の膜厚、プロセス条件、及びＤＳＡ材料の下地となるＳＡＭを組み合わせたＤＳＡ情報を予め準備しておき、設計された半導体デバイスのレイアウトパターンに対して、パターン寸法に応じたＤＳＡ情報を割り当てる。そして、割り当てたＤＳＡ情報に基づいて、ＤＳＡ材料を用いてパターンを形成する。そのため、ＤＳＡ材料（自己組織化材料）を用いて様々な微細パターンを低コストに形成することができる。
【００４２】
上記実施形態では、テーブル１２２は、ラインアンドスペースパターンについてのＤＳＡ情報を規定していたが、ホール等の形状の異なるパターンについてのＤＳＡ情報を規定してもよい。
【００４３】
上記実施形態において、ＤＳＡ情報は、ＤＳＡ材料の下地となるＳＡＭについての情報を含んでいなくてもよい。
【００４４】
また、半導体デバイスのレイアウトデータ１２３のうち、所定寸法以下の微細パターンについてのみ分割し、ＤＳＡ情報を割り当ててパターンデータを生成してもよい。
【００４５】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４６】
１００ パターンデータ生成装置
１１０ ＣＰＵ
１１１ 分割部
１１２ 抽出部
１１３ 生成部
１２０ ディスク装置
１３０ メインメモリ
１４０ 入出力部
【技術分野】
【０００１】
本発明の実施形態は、パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化に伴い、微細パターン形成のためのリソグラフィ工程にＥＵＶ露光装置やＡｒＦ液浸露光装置が使用され、コストがかかっていた。微細パターンを低コストに形成する技術として、ブロック共重合体の自己組織化材料を用いるものが知られている。半導体デバイスにはサイズや形状の異なる様々なパターンが含まれており、これらのパターンを、自己組織化材料を用いて形成することが求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００６／０３５８５９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、自己組織化材料を用いて様々な微細パターンを低コストに形成するためのパターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本実施形態によれば、パターンデータ生成装置は、パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部を備える。パターンデータ生成装置は、さらに、デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、を備える。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態に係るパターンデータ生成装置のハードウェア構成図である。
【図２】テーブルに規定されているＤＳＡ情報の一例を示す図である。
【図３】ＤＳＡ材料の分子量及び比率と形成される構造との関係を示す図である。
【図４】パターンデータ生成プログラムの実行により実現される機能ブロック図である。
【図５】同実施形態に係るパターンデータ生成方法を説明するフローチャートである。
【図６】分割レイアウトの一例を示す図である。
【図７】同実施形態に係るパターン形成方法を説明するフローチャートである。
【図８】同実施形態に係るパターン形成方法の工程図である。
【図９】図８に続く工程図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施の形態を図面に基づいて説明する。
【０００８】
図１に本発明の実施形態に係るパターンデータ生成装置のハードウェア構成を示す。パターンデータ生成装置１００は、ＣＰＵ（中央演算処理装置）１１０、ディスク装置１２０、メインメモリ１３０、及び入出力部１４０を備える。パターンデータ生成装置１００の各部はバス１５０を介して接続されている。
【０００９】
ディスク装置１２０は、ＣＰＵ１１０により実行されるパターンデータ生成プログラム１２１を格納する。また、ディスク装置１２０は、図２に示すような、自己組織化（Direct Self Assembly、以下ＤＳＡ）材料、分子量、膜厚、プロセス条件、及び自己組織単分子膜（Self Assembled Monolayer、以下ＳＡＭ）を組み合わせたＤＳＡ情報を、パターン寸法別に規定したテーブル１２２を格納している。
【００１０】
例えば、図３に示すように、ＤＳＡ材料を構成するポリマーＡ及びポリマーＢの分子量を変えると、ＤＳＡ材料で形成されるパターンのサイズが変わる。また、ＤＳＡ材料を構成するポリマーＡ及びポリマーＢの比率を変えると、ＤＳＡ材料で形成されるパターンの構造が変わる。
【００１１】
また、ＤＳＡ材料で形成されるパターンのサイズは、塗布するＤＳＡ材料の膜厚や、自己組織化させる際のＤＳＡ材料に対するプロセス条件によっても変わる。また、ＤＳＡ材料の種類によって、下地として好適なＳＡＭは異なる。
【００１２】
つまり、テーブル１２２は、所望の寸法のパターンを形成するために必要なＤＳＡ材料（材料名や分子量）、ＤＳＡ材料の膜厚、ＤＳＡ材料に対するプロセス条件、及びＤＳＡ材料の下地となるＳＡＭを組み合わせたＤＳＡ情報を規定したものになっている。
【００１３】
例えば、図２に示すテーブル１２２から、ハーフピッチ１５ｎｍのラインアンドスペースパターンを形成する場合は、下地のＳＡＭをｐ−クロロフェニルトリメトキシシランとし、ＰＳ（ポリスチレン）−ＰＭＭＡ（ポリメチルメタクリレート）（分子量２００００−２００００）を４０ｎｍ塗布し、２３０℃で５分アニールすればよいことがわかる。
【００１４】
ディスク装置１２０は、さらに、予め設計された半導体デバイスの（ＧＤＳフォーマットの）レイアウトデータ１２３を格納している。半導体デバイスは複数の層で構成され、レイアウトデータ１２３は各層に対応したレイアウトデータを含んでいる。
【００１５】
ディスク装置１２０は、例えばハードディスクである。なお、パターンデータ生成プログラム１２１は、ディスク装置１２０でなく、ＲＯＭや磁気テープ（共に図示せず）に格納されていてもよい。
【００１６】
ＣＰＵ１１０は、ディスク装置１２０内のパターンデータ生成プログラム１２１をメインメモリ１３０にロードして、パターンデータ生成プログラム１２１を実行する。このとき、ディスク装置１２０内のテーブル１２２をメインメモリ１３０にロードするようにしてもよい。パターンデータ生成プログラム１２１の実行に伴い、メインメモリ１３０上には、レイアウトデータをパターン寸法毎に分割した分割レイアウトを格納する領域が確保される。
【００１７】
図４に、ＣＰＵ１１０がパターンデータ生成プログラム１２１を実行することで実現される機能ブロック図を示す。パターンデータ生成プログラム１２１の実行により、分割部１１１、抽出部１１２、及び生成部１１３が実現される。
【００１８】
分割部１１１、抽出部１１２、及び生成部１１３において実行される処理を、図５に示すフローチャートと共に説明する。
【００１９】
（ステップＳ１０１）レイアウトデータが読み込まれる。レイアウトデータ１２３は複数の層に対応したレイアウトデータで構成されており、ここではいずれか１層に対応するレイアウトデータが読み込まれる。
【００２０】
（ステップＳ１０２）分割部１１１が、パターン寸法に基づいてレイアウトデータを分割する。分割されたレイアウトデータは、分割レイアウトとしてメインメモリ１３０に格納される。
【００２１】
例えば、図６に示すように、１チップのレイアウトデータに、ハーフピッチ１５ｎｍのラインアンドスペースパターンからなる領域ｎ１、ハーフピッチ２５ｎｍのラインアンドスペースパターンからなる領域ｎ２、及びハーフピッチ３５ｎｍのラインアンドスペースパターンからなる領域ｎ３が含まれている場合、分割部１１１は、領域ｎ１、ｎ２、ｎ３をそれぞれ分割レイアウトｎ１、ｎ２、ｎ３として分割する。
【００２２】
（ステップＳ１０３）抽出部１１２が、ステップＳ１０２で分割された分割レイアウトのパターン寸法に対応するＤＳＡ情報をテーブル１２２から抽出する。
【００２３】
例えば、ステップＳ１０２において図６に示すような分割レイアウトｎ１、ｎ２、ｎ３が生成された場合、抽出部１１２は、図２に示すテーブル１２２から、分割レイアウトｎ１、ｎ２、ｎ３におけるパターン寸法に基づいて、ＤＳＡ情報ｄ１、ｄ２、ｄ３を抽出する。
【００２４】
（ステップＳ１０４）生成部１１３が、ステップＳ１０２において分割部１１１により分割された分割レイアウトと、ステップＳ１０３において抽出部１１２によりテーブル１２２から抽出されたＤＳＡ情報とを組み合わせて、パターンデータを生成する。
【００２５】
例えば、生成部１１３は、分割レイアウトｎ１とＤＳＡ情報ｄ１、分割レイアウトｎ２とＤＳＡ情報ｄ２、分割レイアウトｎ３とＤＳＡ情報ｄ３をそれぞれ組み合わせてパターンデータを生成する。
【００２６】
生成部１１３により生成されたパターンデータはディスク装置１２０に格納され、入出力部１４０を介して外部装置へ出力される。
【００２７】
次に、このようなパターンデータを用いて基板上にパターンを形成する方法を図７に示すフローチャートを用いて説明する。
【００２８】
（ステップＳ２０１）パターンデータが、パターン形成に用いられる装置、例えばＤＳＡ材料を塗布する装置やベーカ等に読み込まれる。
【００２９】
（ステップＳ２０２）分割レイアウトを１つ選択する。上述したように、レイアウトデータはパターン寸法に基づいて複数の分割レイアウトに分割されており、本ステップでは複数の分割レイアウトのうちの１つを選択する。
【００３０】
以下のステップＳ２０３〜Ｓ２０５では、本ステップで選択した分割レイアウトに組み合わせられているＤＳＡ情報が用いられる。
【００３１】
（ステップＳ２０３）ＤＳＡ情報に基づいて、被加工膜上にＳＡＭを形成する。ＳＡＭ形成後、露光による表面改質処理を行ってもよい。例えば、ＳＡＭの形成後、表面を露光して、露光部分を疎水性から親水性に改質し、ＤＳＡ材料を形成しやすくする。
【００３２】
（ステップＳ２０４）ＤＳＡ情報に基づいて、ＤＳＡ材料を塗布する。
【００３３】
（ステップＳ２０５）ＤＳＡ情報に基づいて、ベーク等によりＤＳＡ材料にエネルギーを与えて自己組織化させる（分子を自発的に集合させる）。これにより、ＤＳＡ材料は構造が変化して、図３に示すような薄板状になったり、円筒形状になったりする。
【００３４】
（ステップＳ２０６）構造変化したＤＳＡ材料をマスクにして、被加工膜をエッチングする。
【００３５】
（ステップＳ２０７）未選択の分割レイアウトがある場合はステップＳ２０２に戻る。
【００３６】
例えば、分割レイアウトｎ１とＤＳＡ情報ｄ１、分割レイアウトｎ２とＤＳＡ情報ｄ２、分割レイアウトｎ３とＤＳＡ情報ｄ３をそれぞれ組み合わせたパターンデータを用いてパターンを形成する場合、まず、分割レイアウトｎ１を選択し、ＤＳＡ情報ｄ１を用いて処理を行う。
【００３７】
図８（ａ）に示すように、ウェーハＷ上には複数のチップＣが設けられており、各チップＣの分割レイアウトｎ１に対応する領域８０１に、ＤＳＡ情報ｄ１で規定されているＳＡＭ８０２を形成する。次に、図８（ｂ）に示すように、ＳＡＭ８０２上にＤＳＡ情報ｄ１で規定されているＤＳＡ材料８０３を塗布する。
【００３８】
続いて、ＤＳＡ情報ｄ１で規定されているプロセス条件に基づいてベーク等を行い、ＤＳＡ材料８０３を自己組織化させる。そして、ＤＳＡ材料８０３をマスクにして被加工膜をエッチングし、被加工膜を所望のパターンに加工する。
【００３９】
次に、図９（ａ）に示すように、分割レイアウトｎ２に対応する領域９０１において、ＤＳＡ情報ｄ２に基づくＤＳＡ材料の塗布、ベーク等を行い、ＤＳＡ材料をマスクにして被加工膜をエッチングし、被加工膜を所望のパターン形状に加工する。
【００４０】
続いて、図９（ｂ）に示すように、分割レイアウトｎ３に対応する領域９０２において、ＤＳＡ情報ｄ３に基づくＤＳＡ材料の塗布、ベーク等を行い、ＤＳＡ材料をマスクにして被加工膜をエッチングし、被加工膜を所望のパターン形状に加工する。このような処理により、ＤＳＡ材料を用いて、ウェーハ上に寸法の異なる複数種類のパターンを形成することができる。
【００４１】
このように、本実施形態では、所望の寸法のパターンを形成するために必要なＤＳＡ材料、ＤＳＡ材料の膜厚、プロセス条件、及びＤＳＡ材料の下地となるＳＡＭを組み合わせたＤＳＡ情報を予め準備しておき、設計された半導体デバイスのレイアウトパターンに対して、パターン寸法に応じたＤＳＡ情報を割り当てる。そして、割り当てたＤＳＡ情報に基づいて、ＤＳＡ材料を用いてパターンを形成する。そのため、ＤＳＡ材料（自己組織化材料）を用いて様々な微細パターンを低コストに形成することができる。
【００４２】
上記実施形態では、テーブル１２２は、ラインアンドスペースパターンについてのＤＳＡ情報を規定していたが、ホール等の形状の異なるパターンについてのＤＳＡ情報を規定してもよい。
【００４３】
上記実施形態において、ＤＳＡ情報は、ＤＳＡ材料の下地となるＳＡＭについての情報を含んでいなくてもよい。
【００４４】
また、半導体デバイスのレイアウトデータ１２３のうち、所定寸法以下の微細パターンについてのみ分割し、ＤＳＡ情報を割り当ててパターンデータを生成してもよい。
【００４５】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４６】
１００ パターンデータ生成装置
１１０ ＣＰＵ
１１１ 分割部
１１２ 抽出部
１１３ 生成部
１２０ ディスク装置
１３０ メインメモリ
１４０ 入出力部
【特許請求の範囲】
【請求項１】
パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部と、
デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、
前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、
前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、
を備えるパターンデータ生成装置。
【請求項２】
前記自己組織化情報は、前記自己組織化材料の下地となる自己組織単分子膜も組み合わされていることを特徴とする請求項１に記載のパターンデータ生成装置。
【請求項３】
デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する工程と、
パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルから、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を抽出する工程と、
前記分割レイアウトに、抽出した前記自己組織化情報を割り当ててパターンデータを生成する工程と、
を備えるパターンデータ生成方法。
【請求項４】
請求項３に記載のパターンデータ生成方法により生成された前記パターンデータから、１つの分割レイアウトを選択する工程と、
選択した分割レイアウトに対応するウェーハ上の領域において、この分割レイアウトに割り当てられた前記自己組織化情報に基づいて、前記自己組織化材料を被加工膜上に塗布し、前記プロセス条件に応じた処理を行って前記自己組織化材料の構造を変化させる工程と、
構造変化した前記自己組織化材料をマスクとして、前記被加工膜をパターニングする工程と、
を備えるパターン形成方法。
【請求項１】
パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部と、
デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、
前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、
前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、
を備えるパターンデータ生成装置。
【請求項２】
前記自己組織化情報は、前記自己組織化材料の下地となる自己組織単分子膜も組み合わされていることを特徴とする請求項１に記載のパターンデータ生成装置。
【請求項３】
デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する工程と、
パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルから、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を抽出する工程と、
前記分割レイアウトに、抽出した前記自己組織化情報を割り当ててパターンデータを生成する工程と、
を備えるパターンデータ生成方法。
【請求項４】
請求項３に記載のパターンデータ生成方法により生成された前記パターンデータから、１つの分割レイアウトを選択する工程と、
選択した分割レイアウトに対応するウェーハ上の領域において、この分割レイアウトに割り当てられた前記自己組織化情報に基づいて、前記自己組織化材料を被加工膜上に塗布し、前記プロセス条件に応じた処理を行って前記自己組織化材料の構造を変化させる工程と、
構造変化した前記自己組織化材料をマスクとして、前記被加工膜をパターニングする工程と、
を備えるパターン形成方法。
【図１】
【図２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図３】
【図２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図３】
【公開番号】特開２０１２−１７８４２８（Ｐ２０１２−１７８４２８Ａ）
【公開日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願番号】特願２０１１−４００９０（Ｐ２０１１−４００９０）
【出願日】平成２３年２月２５日（２０１１．２．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願日】平成２３年２月２５日（２０１１．２．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]