パワーアナライザ装置
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は複数チャネルの入力被測定信号により電力を測定するだけなく、それら被測定信号に含まれている基本波および高調波成分を解析し、その基本波および高調波を測定、表示可能とするパワーアナライザ装置に係り、更に詳しくは各入力被測定信号の１サイクル（周期）分を所定数に分割し、この分割に応じた所定数のディジタルデータを取り込む際、ＰＬＬ（Ｐｈａｓｅ ＬｏｃｋｅｄＬｏｏｐ）同期方式により各Ａ／Ｄ変換のサンプリング信号を入力被測定信号のうちの最適な入力被測定信号に同期させ、各入力被測定信号の１サイクルのディジタルデータを正確に取り込むようにするパワーアナライザ装置に関するものである。
【０００２】
【従来例】近年、半導体電力変換装置（例えばインバータ装置）が多くの機器に利用されるに伴い、より多くの測定データを簡単に、かつ迅速にデータ処理し、その電力系を計測する電力計が提案されるようになった。このような電力計としては、例えば図４に示す構成をしたものがある。
【０００３】同図において、電圧／電流入力アナログ回路１は、３ｃｈ（チャネル）分の被測定信号（被測定電圧（Ｖ１，Ｖ２，Ｖ３）、電流（Ａ１，Ａ２，Ａ３））を入力し、それら３ｃｈの被測定電圧、電流を検出し、かつそれら電圧、電流をアナログ演算して電力を算出し、これら電圧、電流および電力のアナログ信号を出力する。
【０００４】電圧／電流アナログ回路１からのアナログ信号をマルチプレクサ２で切り替え、この切り替えたアナログ信号をＡ／Ｄコンバータ３でディジタル変換してＲＡＭ／ＲＯＭ（メモリ）４に書き込むが、そのメモリ４に書き込まれているプログラムにしたがってＣＰＵ５がそのデータの取り込む処理を行なうことになる。
【０００５】ＣＰＵ５のバスライン６にはそのメモリ４、Ｉ／Ｏポート７、表示部８およびキーボード９等が接続されており、そのＣＰＵ５はＩ／Ｏポート７を介してマルチプレクサ２を切り替え、そのディジタルデータをメモリ４に書き込み、それらディジタルデータに基づいて電力、皮相電力、無効電力および力率等を演算し、これら演算結果等を表示処理し、また取り込んだデータおよび演算したデータに基づいて測定値に時間係数を掛け加算積算して積算量を算出し、その積算量を表示処理する。
【０００６】表示部８はそのＣＰＵ５の表示処理にしたがって被測定信号の測定結果、電圧、電流、電力、皮相電力、無効電力および力率を表示する。
【０００７】上記構成の電力計においては、電圧／電流入力アナログ回路１にそれぞれ交流ゼロフラックス法動作原理を採用し、かつＰＴおよびクランプＣＴを採用していることから、１０Ｈｚ乃至２０ｋＨｚに渡る広い周波数範囲で良好な特性を確保し、正確な電圧、電流、電力等の測定が可能になっている。
【０００８】
【発明が解決しようとする課題】ところで、上記半導体電力装置、例えばインバータ装置のように、パルス状の電圧波形でモータを駆動する場合、その電流には高調波成分が含まれ、この高調波成分が雑音や振動の原因となっている。このような、高調波による機器の障害が問題視され、特に家電機器等の場合その高調波成分よる雑音や振動が問題になることから、半導体電力装置の電力系の測定だけなく、その高調波成分の測定が必要になっている。
【０００９】しかしながら、上記電力計にあっては、基本波および高調波を含んだ被測定信号に基づいて電圧、電流、電力の測定が可能であるが、その高調波成分を直接測定することができなかった。そのために、半導体電力装置の電力系を計測する場合、電力計とその高調波成分を測定する高価な高調波解析装置（例えばＦＦＴアナライザ）の２つの測定装置を用意する必要があるだけなく、そのＦＦＴアナライザの操作は複雑であり、高調波成分の測定が面倒であるので、電力だけなく、高調波成分も測定できる装置が要望されている。
【００１０】また、上記ＦＦＴアナライザ等の高調波解析装置には、例えば入力が２チャネル（被電圧および電流用）であり、これらチャネルの入力被測定信号のアナログ信号をＡ／Ｄ変換し、これら変換したディジタルデータを取り込む際、そのＡ／Ｄ変換のサンプリング信号の同期合わせとしてはＰＬＬ同期方式を採用しているものがある。このＰＬＬ同期方式にあっては、ＰＬＬ同期が２チャネルのうち１チャネルの入力被測定信号に固定されており、例えばその固定チャネルの入力被測定信号の波形が歪、あるいはそのレベルが低いと、データを確実に取り込むことができず、測定精度が悪くなる。
【００１１】この場合、２チャネルの入力の結線を替えてやればよいが、入力がパワーラインであるため、扱いが面倒であり、かつ不便であった。
【００１２】この発明は上記課題に鑑みなされたものであり、その目的は各チャネルの入力被測定信号により電圧、電流、電力だけでなく、それら入力被測定信号に含まれている基本波および所定次数の高調波を測定することができ、かつそれら測定のために各チャネルの入力被測定信号をそれぞれＡ／Ｄ変換してディジタルデータを取り込む際、ＰＬＬ同期方式によりそれらＡ／Ｄ変換のタイミング同期をとり、しかも複数の入力被測定信号のうち最適な入力被測定信号に容易に同期を合わせることができるようにしたパワーアナライザ装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するために、この発明は、複数チャネルの入力被測定信号をＡ／Ｄ変換し、これらディジタルに変換したデータを記憶するとともに、これらディジタルデータに基づいて入力被測定信号により電圧、電流、電力を算出し、かつＦＦＴ演算により入力被測定信号に含まれている基本波および所定次数の高調波を算出するパワーアナライザ装置等に、少なくとも複数チャネルの入力被測定信号（被測定電圧、電流）をそれぞれ入力可能なレベルのアナログ信号に変換する複数の入力処理部と、これら入力処理部にて得たアナログ信号を所定周波数のサンプリング信号でそれぞれディジタルに変換し、前記入力被測定信号の１サイクルのディジタルデータをそれぞれ得るＡ／Ｄ変換部と、これらＡ／Ｄ変換部にて得たディジタルデータをそれぞれ記憶する記憶部と、これらＡ／Ｄ変換部の所定周波数のサンプリング信号、および上記記憶部の書き込みタイミング信号を出力し、かつ少なくともそのサンプリング信号を上記入力被測定信号に同期して出力するストレージ制御部と、上記複数の入力処理部にて得たアナログ信号のうち１つを選択する切替部と、この切替部の切り替え指示を出す切替指示手段と、上記切替部で選択したアナログ信号を波形整形し、矩形波信号とする波形整形部と、この波形整形部にて得た矩形波信号をソースとし、その矩形波信号と上記Ａ／Ｄ変換部のサンプリング周波数を整数分の１とした信号との位相差を検出し、この差に応じて上記ストレージ制御部に出力するサンプリング信号の周波数を可変し、上記Ａ／Ｄ変換部のサンプリング信号を上記選択した入力被測定信号の１つに同期させるＰＬＬ部とを備えたことを要旨とする。
【００１４】
【作用】上記構成としたので、各チャネルの入力被測定信号のアナログ信号をそれぞれＡ／Ｄ変換し、これら変換したディジタルデータを取り込む際、上記切替部にて各入力被測定信号を入力可能なレベルとしたアナログ信号のうちの１つが選択されており、この選択されたアナログ信号が上記ＰＬＬ部のソースにされ、このＰＬＬ部にてそれらＡ／Ｄ変換のサンプンリング同期がとられる。
【００１５】このＰＬＬ同期方式においては、例えばそのＰＬＬ部のソースとしている入力被測定信号の波形が歪、あるいはそのレベルが低いと、各Ａ／Ｄ変換の同期が外れ、Ａ／Ｄ変換したディジタルデータを正確に取り込めなくなるが、この場合当該装置のパネル操作を行なうことにより、上記切替部が駆動され、アナログ信号が切り替えられ、つまり上記ＰＬＬ部のソースが切り替えられる。
【００１６】このようにして、上記切替部にて所望のアナログ信号が選択されることから、各チャネルの入力被測定信号であるパワーラインの結線を替えるという面倒な操作が必要とぜす、波形に歪のない、あるいは最適レベルの入力被測定信号をＰＬＬ同期のソースにすることができ、各入力被測定信号のディジタルデータを正確に取り込むことができる。
【００１７】
【実施例】以下、この発明の実施例を図１乃至図３に基づいて説明する。図１において、このパワーアナライザ装置は、複数の入力被測定信号（被測定電圧、電流）を入力可能なレベルに変換する３チャネル（被測定電圧（Ｖ１乃至Ｖ３）、電流（Ａ１乃至Ａ３）の入力ユニット１０乃至１２と、これら入力ユニット１０乃至１２を介した被測定信号（被測定電圧，電流）のアナログ信号に含まれている基本波および高調波等をそれぞれ通す所定遮断周波数可変可能で、折り返し歪防止用のフィルタ部１３乃至１８と、これらフィルタ部１３乃至１８を通ったアナログ信号を所定周波数のサンプリング信号でそれぞれディジタル変換するＡ／Ｄ変換部１９乃至２４と、これらＡ／Ｄ変換部１９乃至２４で変換したディジタルデータを記憶するメモリ（記憶部）２５乃至３０と、上記入力ユニット１０乃至１２を介したアナログ信号を切り替える第１の切替部３１と、この第１の切替部３１で切り替えられたアナログ信号を波形整形して矩形波信号とするフィルタ波形整形部３２と、上記フィルタ部１３乃至１８の遮断周波数を可変制御する信号、Ａ／Ｄ変換部１９乃至２４の所定周波数のサンプリング信号およびメモリ２５乃至３０の書き込み信号を出力し、かつそのサンプリング信号を入力被測定信号に同期し、例えばその周波数を入力被測定信号の周波数の整数倍（例えば５１２倍）とするストレージ制御部３３と、上記フィルタ波形整形部３２からの矩形波信号をソースとし、その矩形波信号と上記Ａ／Ｄ変換部１９乃至２４のサンプリング周波数を整数（例えば５１２）分の１とした信号との位相差を検出し、この位相差に応じて内部ＶＣＯの電圧を可変し、所定周波数の信号をストレージ制御部３３に出力し、そのＡ／Ｄ変換部１９乃至２４のサンプリング信号を上記切替部３１で切り替えたアナログ信号に同期させ、かつそのサンプリング信号の周波数の安定化を図るためのＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部３４とを備えている。
【００１８】また、このパワーアナライザ装置は、上記フィルタ波形整形部３２で得た矩形波信号により、入力被測定信号の周波数を測定する周波数測定部３５と、固定の所定周波数信号を出力する発振部３６と、この発振部３６からの周波数信号とＰＬＬ部３４からの周波数信号とを切り替えてストレージ制御部３３に出力する第２の切替部３７とを備えている。したがって、その第２の切替部３７の切り替えにより、Ａ／Ｄ変換のサンプリングモード、つまりストレージモードはＰＬＬ同期方式、固定同期方式の２種類が可能になっている。
【００１９】さらに、このパワーアナライザ装置は、上記メモリ２５乃至３０に取り込んだディジタルデータに基づいて入力被測定信号による電圧、電流、電力等を算出するだけなく、その入力被測定信号に含まれている基本波および所定次数の高調波をＦＦＴ（高速フーリェ変換）演算で算出する。
【００２０】そのため、図２に示すように、このパワーアナライザ装置は、当該装置の全体を制御する中央処理装置のＣＰＵ３８を備え、このＣＰＵ３８のバスライン３９に上記メモリ２５乃至３０、ストレージ制御部３３、ＰＬＬ部３４、周波数測定部３５および発振部３６の他に、メモリ部２５乃至３０に書き込まれているディジタルデータに基づいて電圧、電流、電力を高速演算し、かつＦＦＴ演算により入力被測定信号に含まれている基本波および所定次数（例えば４９次まで）の高調波を高速演算するＤＰＳ（ディジタルシグナルプロセッサ）４０と、当該装置の制御プログラムおよびその演算プログラム等を記憶しているＥＰＲＯＭ部４１と、それら演算結果等のデータ（数値データ）を記憶するＲＡＭ部（ＳＲＡＭ，ＤＲＡＭ）４２と、このＲＡＭ部４２の書き込み、読み出しを制御するＤＭＡ（ダイレクト メモリ アクセス）コントローラ部４３と、上記演算結果による数値データ、および波形データを書き込み、読み出し可能なＶＲＡＭ（ビデオ・ラム）部４４と、このＶＲＡＭ部４４のデータを書き込み、読み出し、表示制御するＣＲＴコントローラ部４５と、その数値や波形等をプリントアウトするプリンタ部４６等を接続するためのパラレルインターフェイス４７と、それら数値や波形等のデータをフロッピィ等に記憶するフロッピィディスクドライブ部４８を制御するＦＤＣ（フロッピィディスク コントローラ）４９と、その数値や波形等のデータを外部に出力し、他の装置からのデータを入力するためのＧＰ−ＩＢインターフェイス５０および非同期コミュニケーションズインターフェイス５１とを接続している。
【００２１】さらにまた、このパワーアナライザ装置は上記ＣＲＴコントローラ部４５にて表示処理した数値あるいは波形を表示する表示部（例えば液晶表示装置）５２と、図示しないが当該装置の測定操作スイッチ等とによるパネルを備えており、そのパネル操作に応じた信号がインターフェイス、バスライン３６を介してＣＰＵ３８に入力する。
【００２２】ここに、３チャネルの入力ユニット１０乃至１２はそれぞれ２つの入力部１０ａ，１０ｂ、１１ａ，１１ｂ，１２ａ，１２ｂを備え、各チャネルの入力部に被測定信号の電圧および電流が印加することから、単相乃至３相の電力測定が可能である。そして、複数の被測定信号がそれぞれ各入力ユニット部１０乃至１２に入力され、例えばインバータ装置の電力測定操作が行われると、ＣＰＵ３８にてその電力測定に必要な制御が行われ、例えば周波数測定部３５の測定周波数に基づいてＡ／Ｄ変換のサンプリング、メモリ２５の書き込み制御が行われる。
【００２３】すると、ストレージ制御部３３にてＡ／Ｄ変換部１９乃至２４のサンプリング信号が出力され、メモリ２５乃至３０の書き込み信号が出力され、一方入力被測定信号がそれぞれ上記Ａ／Ｄ変換部１９乃至２４の入力可能レベルにレベル変換される。これにより、フィルタ１３乃至１８を介したアナログ信号が各Ａ／Ｄ変換部１９乃至２４でディジタルデータに変換され、各メモリ２５乃至３０に記憶される。
【００２４】このとき、各Ａ／Ｄ変換部１９乃至２４が同時に動作することから、それぞれディジタル変換されたディジタルデータが各メモリ２５乃至３０に同時に記憶される。また、ストレージモードが固定同期方式でなく、ＰＬＬ同期方式が採られる場合、第２の切替部３７がＰＬＬ部３４側に切り替えられることから、入力被測定信号のうち、第１の切替部３１で選択されている１つの入力被測定信号（被測定電圧（Ｖ１，Ｖ２，Ｖ３）あるいは電流（Ａ１，Ａ２，Ａ３））のアナログ信号がＰＬＬ部３４のソースにされる。
【００２５】既に説明したように、そのアナログ信号がフィルタ波形整形部３２に矩形波信号に波形整形され、この矩形波信号がＰＬＬ部３４に入力されることから、そのＰＬ部３４にてその上記Ａ／Ｄ変換部１９乃至２４の所定周波数のサンプリング信号とその選択された被測定信号の同期が合わせられる。この場合、少なくともその選択被測定信号の数サイクル間にはその同期がかかり、それぞれ入力被測定信号のゼロクロス点をＡ／Ｄ変換のスタート点とし、入力被測定信号の１サイクルを正確に捉えることができる。
【００２６】また、ＦＦＴ演算により被測定信号に含まれている高調波のうち、２次乃至４９次の高調波を正確に算出するために、その入力被測定信号の１サイクルを５１２に分割し、この５１２ポイントのデータを得ている。この場合、上記ＰＬＬ同期方式により、その１サイクル分が正確に捉えられることから、その５１２ポイントのディジタルデータを確実に取り込むことができる。
【００２７】一方、各メモリ２５乃至３０にそれぞれ記憶されたデータ、つまり取り込まれた５１２ポイントのディジタルデータに基づいて、各チャネルの入力被測定信号による電圧、電流、電力が従来の電力計と同様に算出され、かつＦＦＴ演算により各チャネルの被測定信号（被測定電圧、電流）に含まれている基本波および所定次数（例えば４９次まで）の高調波がリアルタイムで算出される。
【００２８】例えば図３に示すように、チャネル１の入力被測定信号（Ｖ１，Ａ１）に含まれている基本波および高調波の算出値表示操作が行われている場合、表示部５２にはその基本波および２次から４９次までの高調波の算出値がリアルタイムで表示される。
【００２９】図３において、“ｋ”欄の“１”にはチャネル１の入力被測定信号による基本波（１次）の算出値（電圧、電流）が表示され、かつ“２”乃至“４９”にはその被測定信号に含まれている２次乃至４９次の高調波の算出値が表示される。また、例えば第１の切替部３１が入力部１０ａ側に切り替えられている場合、その表示部５２の画面には上記ＰＬＬ部３４のソースとなっている被測定信号の入力部を表す“ＰＬＬ（Ｖ１）”が表示される（図の矢印Ａに示す）。
【００３０】ここで、上記被測定信号（被測定電圧（Ｖ１））の歪が大きすぎ、あるいはそのレベルが低すぎると、フィルタ波形整形部３２にてチャネル１の入力被測定信号のアナログ信号を波形整形したときに、正常な矩形波信号が得られないこともある。すると、上記ＰＬＬ部３４の動作が正常範囲から外れ、つまり同期ずれが生じ、入力被測定信号の１サイクルが５１２に分割されなくなる。この結果、その１サイクルで５１２ポイントのディジタルデータが得られず、正確な測定、特に入力被測定信号に含まれている高調波が正確に算出されなくなってしまう。
【００３１】この場合、当該装置のパネル操作により、上記表示“ＰＬＬ（Ｖ１）”を例えば“ＰＬＬ（Ｖ２）”に切り替えると、ＣＰＵ３８にて切替部３１が切り替えられるため、チャネル２の被測定電圧（Ｖ２）を選択することができる。このように、各チャネルの入力被測定信号であるパワーラインの結線を替えるという面倒な操作を必要とせず、例えばパネルの表示部５２に表示されている測定結果を参照し、Ｓ／Ｎ比の良好な入力被測定信号を選択し、つまり波形の歪が大きすぎない、あるいはそのレベルが低すぎない入力被測定信号を選択すれば、最適な入力被測定信号をＰＬＬ部３４のソースにすることができる。
【００３２】これにより、ＰＬＬ部３４によるＰＬＬ同期が最適な入力被測定信号に合わせられることから、上記各入力被測定信号の１サイクルで５１２ポイントのディジタルデータを取り込むことができるようになる。
【００３３】このように、Ｓ／Ｎ比の良好な入力被測定信号を簡単な操作で選択することができることから、Ａ／Ｄ変換部１９乃至２４のサンプリング同期が合わせられ、各入力被測定信号の１サイクルを所定数（５１２）に正確に分割し、この所定数のポイントでのディジタルデータを確実に取り込むことができ、これらディジタルデータに基づいて、電力の算出およびＦＦＴ演算による高調波の算出に際し、所定次数まで（２次乃至４９次）の高調波を正確に算出することができ、ひいては測定精度の向上を図ることができる。
【００３４】
【発明の効果】以上説明したように、この発明によれば、複数チャネルの入力被測定信号を入力可能なレベルのアナログ信号に変換し、これらアナログ信号を所定周波数のサンプリング信号でＡ／Ｄ変換してディジタルデータとし、これらディジタルデータを記憶し、これら取り込んだディジタルデータに基づいて、入力被測定信号による電圧、電流、電力を算出するとともに、ＦＦＴ演算により入力被測定信号に含まれている基本波および所定次数の高調波を算出し、かつそれら算出値を表示し、波形表示可能とするパワーアナライザ装置に、入力可能なレベル変換したアナログ信号を切り替える切替部と、この切り替えたアナログ信号を波形整形して矩形波信号とする波形整形部と、この矩形波信号と上記Ａ／Ｄ変換のサンプリング周波数を整数（例えば５１２）分の１とした信号との位相差を検出し、この位相差に応じてＡ／Ｄ変換のサンプリング周波数を制御し、そのサンプリング信号を入力被測定信号に同期させるＰＬＬ部とを備え、ＰＬＬ同期方式により、各Ａ／Ｄ変換の同期を合わせる際、上記切替部にて各チャネルの入力被測定信号のうち、最適な入力被測定信号のアナログ信号を選択し、この選択したアナログ信号に同期してＡ／Ｄ変換のサンプリング信号を得るようにしたので、各チャネルに入力するパワーランの結線を替えるという面倒な操作なしに、波形歪が大きすぎない、あるいはレベルが低すぎない最適な入力被測定信号、つまりＳ／Ｎ比の良好な入力被測定信号を選択することができ、またこの最適な入力被測定信号に各Ａ／Ｄ変換のサンプリング信号の同期をかけることができることから、そのＡ／Ｄ変換に際し、各被測定信号の１サイクルを確実に捉え、かつその１サイクルを所定数に正確に分割し、この所定数のポイントでのディジタルデータを取り込むことができ、ひいはて測定精度の向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例を示すパワーアナライザ装置の概略的部分ブロック図
【図２】この発明の一実施例を示すパワーアナライザ装置の概略的部分ブロック図
【図３】図１および図２に示すパワーアナライザ装置の概略的表示画面図
【図４】従来の電力計の概略的ブロック図
【符号の説明】
１０乃至１２ 入力ユニット
１９乃至２４ Ａ／Ｄ変換部
２５乃至３０ メモリ（記憶部）
３１ 第１の切替部
３２ フィルタ波形整形部
３３ ストレージ制御部
３４ ＰＬＬ部
３５ 周波数測定部
３８ ＣＰＵ（中央処理制御手段）
４０ ＤＰＳ（ディジタルシグナルプロセンサ）
４５ ＣＲＴコントローラ
５２ 表示部
【０００１】
【産業上の利用分野】この発明は複数チャネルの入力被測定信号により電力を測定するだけなく、それら被測定信号に含まれている基本波および高調波成分を解析し、その基本波および高調波を測定、表示可能とするパワーアナライザ装置に係り、更に詳しくは各入力被測定信号の１サイクル（周期）分を所定数に分割し、この分割に応じた所定数のディジタルデータを取り込む際、ＰＬＬ（Ｐｈａｓｅ ＬｏｃｋｅｄＬｏｏｐ）同期方式により各Ａ／Ｄ変換のサンプリング信号を入力被測定信号のうちの最適な入力被測定信号に同期させ、各入力被測定信号の１サイクルのディジタルデータを正確に取り込むようにするパワーアナライザ装置に関するものである。
【０００２】
【従来例】近年、半導体電力変換装置（例えばインバータ装置）が多くの機器に利用されるに伴い、より多くの測定データを簡単に、かつ迅速にデータ処理し、その電力系を計測する電力計が提案されるようになった。このような電力計としては、例えば図４に示す構成をしたものがある。
【０００３】同図において、電圧／電流入力アナログ回路１は、３ｃｈ（チャネル）分の被測定信号（被測定電圧（Ｖ１，Ｖ２，Ｖ３）、電流（Ａ１，Ａ２，Ａ３））を入力し、それら３ｃｈの被測定電圧、電流を検出し、かつそれら電圧、電流をアナログ演算して電力を算出し、これら電圧、電流および電力のアナログ信号を出力する。
【０００４】電圧／電流アナログ回路１からのアナログ信号をマルチプレクサ２で切り替え、この切り替えたアナログ信号をＡ／Ｄコンバータ３でディジタル変換してＲＡＭ／ＲＯＭ（メモリ）４に書き込むが、そのメモリ４に書き込まれているプログラムにしたがってＣＰＵ５がそのデータの取り込む処理を行なうことになる。
【０００５】ＣＰＵ５のバスライン６にはそのメモリ４、Ｉ／Ｏポート７、表示部８およびキーボード９等が接続されており、そのＣＰＵ５はＩ／Ｏポート７を介してマルチプレクサ２を切り替え、そのディジタルデータをメモリ４に書き込み、それらディジタルデータに基づいて電力、皮相電力、無効電力および力率等を演算し、これら演算結果等を表示処理し、また取り込んだデータおよび演算したデータに基づいて測定値に時間係数を掛け加算積算して積算量を算出し、その積算量を表示処理する。
【０００６】表示部８はそのＣＰＵ５の表示処理にしたがって被測定信号の測定結果、電圧、電流、電力、皮相電力、無効電力および力率を表示する。
【０００７】上記構成の電力計においては、電圧／電流入力アナログ回路１にそれぞれ交流ゼロフラックス法動作原理を採用し、かつＰＴおよびクランプＣＴを採用していることから、１０Ｈｚ乃至２０ｋＨｚに渡る広い周波数範囲で良好な特性を確保し、正確な電圧、電流、電力等の測定が可能になっている。
【０００８】
【発明が解決しようとする課題】ところで、上記半導体電力装置、例えばインバータ装置のように、パルス状の電圧波形でモータを駆動する場合、その電流には高調波成分が含まれ、この高調波成分が雑音や振動の原因となっている。このような、高調波による機器の障害が問題視され、特に家電機器等の場合その高調波成分よる雑音や振動が問題になることから、半導体電力装置の電力系の測定だけなく、その高調波成分の測定が必要になっている。
【０００９】しかしながら、上記電力計にあっては、基本波および高調波を含んだ被測定信号に基づいて電圧、電流、電力の測定が可能であるが、その高調波成分を直接測定することができなかった。そのために、半導体電力装置の電力系を計測する場合、電力計とその高調波成分を測定する高価な高調波解析装置（例えばＦＦＴアナライザ）の２つの測定装置を用意する必要があるだけなく、そのＦＦＴアナライザの操作は複雑であり、高調波成分の測定が面倒であるので、電力だけなく、高調波成分も測定できる装置が要望されている。
【００１０】また、上記ＦＦＴアナライザ等の高調波解析装置には、例えば入力が２チャネル（被電圧および電流用）であり、これらチャネルの入力被測定信号のアナログ信号をＡ／Ｄ変換し、これら変換したディジタルデータを取り込む際、そのＡ／Ｄ変換のサンプリング信号の同期合わせとしてはＰＬＬ同期方式を採用しているものがある。このＰＬＬ同期方式にあっては、ＰＬＬ同期が２チャネルのうち１チャネルの入力被測定信号に固定されており、例えばその固定チャネルの入力被測定信号の波形が歪、あるいはそのレベルが低いと、データを確実に取り込むことができず、測定精度が悪くなる。
【００１１】この場合、２チャネルの入力の結線を替えてやればよいが、入力がパワーラインであるため、扱いが面倒であり、かつ不便であった。
【００１２】この発明は上記課題に鑑みなされたものであり、その目的は各チャネルの入力被測定信号により電圧、電流、電力だけでなく、それら入力被測定信号に含まれている基本波および所定次数の高調波を測定することができ、かつそれら測定のために各チャネルの入力被測定信号をそれぞれＡ／Ｄ変換してディジタルデータを取り込む際、ＰＬＬ同期方式によりそれらＡ／Ｄ変換のタイミング同期をとり、しかも複数の入力被測定信号のうち最適な入力被測定信号に容易に同期を合わせることができるようにしたパワーアナライザ装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するために、この発明は、複数チャネルの入力被測定信号をＡ／Ｄ変換し、これらディジタルに変換したデータを記憶するとともに、これらディジタルデータに基づいて入力被測定信号により電圧、電流、電力を算出し、かつＦＦＴ演算により入力被測定信号に含まれている基本波および所定次数の高調波を算出するパワーアナライザ装置等に、少なくとも複数チャネルの入力被測定信号（被測定電圧、電流）をそれぞれ入力可能なレベルのアナログ信号に変換する複数の入力処理部と、これら入力処理部にて得たアナログ信号を所定周波数のサンプリング信号でそれぞれディジタルに変換し、前記入力被測定信号の１サイクルのディジタルデータをそれぞれ得るＡ／Ｄ変換部と、これらＡ／Ｄ変換部にて得たディジタルデータをそれぞれ記憶する記憶部と、これらＡ／Ｄ変換部の所定周波数のサンプリング信号、および上記記憶部の書き込みタイミング信号を出力し、かつ少なくともそのサンプリング信号を上記入力被測定信号に同期して出力するストレージ制御部と、上記複数の入力処理部にて得たアナログ信号のうち１つを選択する切替部と、この切替部の切り替え指示を出す切替指示手段と、上記切替部で選択したアナログ信号を波形整形し、矩形波信号とする波形整形部と、この波形整形部にて得た矩形波信号をソースとし、その矩形波信号と上記Ａ／Ｄ変換部のサンプリング周波数を整数分の１とした信号との位相差を検出し、この差に応じて上記ストレージ制御部に出力するサンプリング信号の周波数を可変し、上記Ａ／Ｄ変換部のサンプリング信号を上記選択した入力被測定信号の１つに同期させるＰＬＬ部とを備えたことを要旨とする。
【００１４】
【作用】上記構成としたので、各チャネルの入力被測定信号のアナログ信号をそれぞれＡ／Ｄ変換し、これら変換したディジタルデータを取り込む際、上記切替部にて各入力被測定信号を入力可能なレベルとしたアナログ信号のうちの１つが選択されており、この選択されたアナログ信号が上記ＰＬＬ部のソースにされ、このＰＬＬ部にてそれらＡ／Ｄ変換のサンプンリング同期がとられる。
【００１５】このＰＬＬ同期方式においては、例えばそのＰＬＬ部のソースとしている入力被測定信号の波形が歪、あるいはそのレベルが低いと、各Ａ／Ｄ変換の同期が外れ、Ａ／Ｄ変換したディジタルデータを正確に取り込めなくなるが、この場合当該装置のパネル操作を行なうことにより、上記切替部が駆動され、アナログ信号が切り替えられ、つまり上記ＰＬＬ部のソースが切り替えられる。
【００１６】このようにして、上記切替部にて所望のアナログ信号が選択されることから、各チャネルの入力被測定信号であるパワーラインの結線を替えるという面倒な操作が必要とぜす、波形に歪のない、あるいは最適レベルの入力被測定信号をＰＬＬ同期のソースにすることができ、各入力被測定信号のディジタルデータを正確に取り込むことができる。
【００１７】
【実施例】以下、この発明の実施例を図１乃至図３に基づいて説明する。図１において、このパワーアナライザ装置は、複数の入力被測定信号（被測定電圧、電流）を入力可能なレベルに変換する３チャネル（被測定電圧（Ｖ１乃至Ｖ３）、電流（Ａ１乃至Ａ３）の入力ユニット１０乃至１２と、これら入力ユニット１０乃至１２を介した被測定信号（被測定電圧，電流）のアナログ信号に含まれている基本波および高調波等をそれぞれ通す所定遮断周波数可変可能で、折り返し歪防止用のフィルタ部１３乃至１８と、これらフィルタ部１３乃至１８を通ったアナログ信号を所定周波数のサンプリング信号でそれぞれディジタル変換するＡ／Ｄ変換部１９乃至２４と、これらＡ／Ｄ変換部１９乃至２４で変換したディジタルデータを記憶するメモリ（記憶部）２５乃至３０と、上記入力ユニット１０乃至１２を介したアナログ信号を切り替える第１の切替部３１と、この第１の切替部３１で切り替えられたアナログ信号を波形整形して矩形波信号とするフィルタ波形整形部３２と、上記フィルタ部１３乃至１８の遮断周波数を可変制御する信号、Ａ／Ｄ変換部１９乃至２４の所定周波数のサンプリング信号およびメモリ２５乃至３０の書き込み信号を出力し、かつそのサンプリング信号を入力被測定信号に同期し、例えばその周波数を入力被測定信号の周波数の整数倍（例えば５１２倍）とするストレージ制御部３３と、上記フィルタ波形整形部３２からの矩形波信号をソースとし、その矩形波信号と上記Ａ／Ｄ変換部１９乃至２４のサンプリング周波数を整数（例えば５１２）分の１とした信号との位相差を検出し、この位相差に応じて内部ＶＣＯの電圧を可変し、所定周波数の信号をストレージ制御部３３に出力し、そのＡ／Ｄ変換部１９乃至２４のサンプリング信号を上記切替部３１で切り替えたアナログ信号に同期させ、かつそのサンプリング信号の周波数の安定化を図るためのＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部３４とを備えている。
【００１８】また、このパワーアナライザ装置は、上記フィルタ波形整形部３２で得た矩形波信号により、入力被測定信号の周波数を測定する周波数測定部３５と、固定の所定周波数信号を出力する発振部３６と、この発振部３６からの周波数信号とＰＬＬ部３４からの周波数信号とを切り替えてストレージ制御部３３に出力する第２の切替部３７とを備えている。したがって、その第２の切替部３７の切り替えにより、Ａ／Ｄ変換のサンプリングモード、つまりストレージモードはＰＬＬ同期方式、固定同期方式の２種類が可能になっている。
【００１９】さらに、このパワーアナライザ装置は、上記メモリ２５乃至３０に取り込んだディジタルデータに基づいて入力被測定信号による電圧、電流、電力等を算出するだけなく、その入力被測定信号に含まれている基本波および所定次数の高調波をＦＦＴ（高速フーリェ変換）演算で算出する。
【００２０】そのため、図２に示すように、このパワーアナライザ装置は、当該装置の全体を制御する中央処理装置のＣＰＵ３８を備え、このＣＰＵ３８のバスライン３９に上記メモリ２５乃至３０、ストレージ制御部３３、ＰＬＬ部３４、周波数測定部３５および発振部３６の他に、メモリ部２５乃至３０に書き込まれているディジタルデータに基づいて電圧、電流、電力を高速演算し、かつＦＦＴ演算により入力被測定信号に含まれている基本波および所定次数（例えば４９次まで）の高調波を高速演算するＤＰＳ（ディジタルシグナルプロセッサ）４０と、当該装置の制御プログラムおよびその演算プログラム等を記憶しているＥＰＲＯＭ部４１と、それら演算結果等のデータ（数値データ）を記憶するＲＡＭ部（ＳＲＡＭ，ＤＲＡＭ）４２と、このＲＡＭ部４２の書き込み、読み出しを制御するＤＭＡ（ダイレクト メモリ アクセス）コントローラ部４３と、上記演算結果による数値データ、および波形データを書き込み、読み出し可能なＶＲＡＭ（ビデオ・ラム）部４４と、このＶＲＡＭ部４４のデータを書き込み、読み出し、表示制御するＣＲＴコントローラ部４５と、その数値や波形等をプリントアウトするプリンタ部４６等を接続するためのパラレルインターフェイス４７と、それら数値や波形等のデータをフロッピィ等に記憶するフロッピィディスクドライブ部４８を制御するＦＤＣ（フロッピィディスク コントローラ）４９と、その数値や波形等のデータを外部に出力し、他の装置からのデータを入力するためのＧＰ−ＩＢインターフェイス５０および非同期コミュニケーションズインターフェイス５１とを接続している。
【００２１】さらにまた、このパワーアナライザ装置は上記ＣＲＴコントローラ部４５にて表示処理した数値あるいは波形を表示する表示部（例えば液晶表示装置）５２と、図示しないが当該装置の測定操作スイッチ等とによるパネルを備えており、そのパネル操作に応じた信号がインターフェイス、バスライン３６を介してＣＰＵ３８に入力する。
【００２２】ここに、３チャネルの入力ユニット１０乃至１２はそれぞれ２つの入力部１０ａ，１０ｂ、１１ａ，１１ｂ，１２ａ，１２ｂを備え、各チャネルの入力部に被測定信号の電圧および電流が印加することから、単相乃至３相の電力測定が可能である。そして、複数の被測定信号がそれぞれ各入力ユニット部１０乃至１２に入力され、例えばインバータ装置の電力測定操作が行われると、ＣＰＵ３８にてその電力測定に必要な制御が行われ、例えば周波数測定部３５の測定周波数に基づいてＡ／Ｄ変換のサンプリング、メモリ２５の書き込み制御が行われる。
【００２３】すると、ストレージ制御部３３にてＡ／Ｄ変換部１９乃至２４のサンプリング信号が出力され、メモリ２５乃至３０の書き込み信号が出力され、一方入力被測定信号がそれぞれ上記Ａ／Ｄ変換部１９乃至２４の入力可能レベルにレベル変換される。これにより、フィルタ１３乃至１８を介したアナログ信号が各Ａ／Ｄ変換部１９乃至２４でディジタルデータに変換され、各メモリ２５乃至３０に記憶される。
【００２４】このとき、各Ａ／Ｄ変換部１９乃至２４が同時に動作することから、それぞれディジタル変換されたディジタルデータが各メモリ２５乃至３０に同時に記憶される。また、ストレージモードが固定同期方式でなく、ＰＬＬ同期方式が採られる場合、第２の切替部３７がＰＬＬ部３４側に切り替えられることから、入力被測定信号のうち、第１の切替部３１で選択されている１つの入力被測定信号（被測定電圧（Ｖ１，Ｖ２，Ｖ３）あるいは電流（Ａ１，Ａ２，Ａ３））のアナログ信号がＰＬＬ部３４のソースにされる。
【００２５】既に説明したように、そのアナログ信号がフィルタ波形整形部３２に矩形波信号に波形整形され、この矩形波信号がＰＬＬ部３４に入力されることから、そのＰＬ部３４にてその上記Ａ／Ｄ変換部１９乃至２４の所定周波数のサンプリング信号とその選択された被測定信号の同期が合わせられる。この場合、少なくともその選択被測定信号の数サイクル間にはその同期がかかり、それぞれ入力被測定信号のゼロクロス点をＡ／Ｄ変換のスタート点とし、入力被測定信号の１サイクルを正確に捉えることができる。
【００２６】また、ＦＦＴ演算により被測定信号に含まれている高調波のうち、２次乃至４９次の高調波を正確に算出するために、その入力被測定信号の１サイクルを５１２に分割し、この５１２ポイントのデータを得ている。この場合、上記ＰＬＬ同期方式により、その１サイクル分が正確に捉えられることから、その５１２ポイントのディジタルデータを確実に取り込むことができる。
【００２７】一方、各メモリ２５乃至３０にそれぞれ記憶されたデータ、つまり取り込まれた５１２ポイントのディジタルデータに基づいて、各チャネルの入力被測定信号による電圧、電流、電力が従来の電力計と同様に算出され、かつＦＦＴ演算により各チャネルの被測定信号（被測定電圧、電流）に含まれている基本波および所定次数（例えば４９次まで）の高調波がリアルタイムで算出される。
【００２８】例えば図３に示すように、チャネル１の入力被測定信号（Ｖ１，Ａ１）に含まれている基本波および高調波の算出値表示操作が行われている場合、表示部５２にはその基本波および２次から４９次までの高調波の算出値がリアルタイムで表示される。
【００２９】図３において、“ｋ”欄の“１”にはチャネル１の入力被測定信号による基本波（１次）の算出値（電圧、電流）が表示され、かつ“２”乃至“４９”にはその被測定信号に含まれている２次乃至４９次の高調波の算出値が表示される。また、例えば第１の切替部３１が入力部１０ａ側に切り替えられている場合、その表示部５２の画面には上記ＰＬＬ部３４のソースとなっている被測定信号の入力部を表す“ＰＬＬ（Ｖ１）”が表示される（図の矢印Ａに示す）。
【００３０】ここで、上記被測定信号（被測定電圧（Ｖ１））の歪が大きすぎ、あるいはそのレベルが低すぎると、フィルタ波形整形部３２にてチャネル１の入力被測定信号のアナログ信号を波形整形したときに、正常な矩形波信号が得られないこともある。すると、上記ＰＬＬ部３４の動作が正常範囲から外れ、つまり同期ずれが生じ、入力被測定信号の１サイクルが５１２に分割されなくなる。この結果、その１サイクルで５１２ポイントのディジタルデータが得られず、正確な測定、特に入力被測定信号に含まれている高調波が正確に算出されなくなってしまう。
【００３１】この場合、当該装置のパネル操作により、上記表示“ＰＬＬ（Ｖ１）”を例えば“ＰＬＬ（Ｖ２）”に切り替えると、ＣＰＵ３８にて切替部３１が切り替えられるため、チャネル２の被測定電圧（Ｖ２）を選択することができる。このように、各チャネルの入力被測定信号であるパワーラインの結線を替えるという面倒な操作を必要とせず、例えばパネルの表示部５２に表示されている測定結果を参照し、Ｓ／Ｎ比の良好な入力被測定信号を選択し、つまり波形の歪が大きすぎない、あるいはそのレベルが低すぎない入力被測定信号を選択すれば、最適な入力被測定信号をＰＬＬ部３４のソースにすることができる。
【００３２】これにより、ＰＬＬ部３４によるＰＬＬ同期が最適な入力被測定信号に合わせられることから、上記各入力被測定信号の１サイクルで５１２ポイントのディジタルデータを取り込むことができるようになる。
【００３３】このように、Ｓ／Ｎ比の良好な入力被測定信号を簡単な操作で選択することができることから、Ａ／Ｄ変換部１９乃至２４のサンプリング同期が合わせられ、各入力被測定信号の１サイクルを所定数（５１２）に正確に分割し、この所定数のポイントでのディジタルデータを確実に取り込むことができ、これらディジタルデータに基づいて、電力の算出およびＦＦＴ演算による高調波の算出に際し、所定次数まで（２次乃至４９次）の高調波を正確に算出することができ、ひいては測定精度の向上を図ることができる。
【００３４】
【発明の効果】以上説明したように、この発明によれば、複数チャネルの入力被測定信号を入力可能なレベルのアナログ信号に変換し、これらアナログ信号を所定周波数のサンプリング信号でＡ／Ｄ変換してディジタルデータとし、これらディジタルデータを記憶し、これら取り込んだディジタルデータに基づいて、入力被測定信号による電圧、電流、電力を算出するとともに、ＦＦＴ演算により入力被測定信号に含まれている基本波および所定次数の高調波を算出し、かつそれら算出値を表示し、波形表示可能とするパワーアナライザ装置に、入力可能なレベル変換したアナログ信号を切り替える切替部と、この切り替えたアナログ信号を波形整形して矩形波信号とする波形整形部と、この矩形波信号と上記Ａ／Ｄ変換のサンプリング周波数を整数（例えば５１２）分の１とした信号との位相差を検出し、この位相差に応じてＡ／Ｄ変換のサンプリング周波数を制御し、そのサンプリング信号を入力被測定信号に同期させるＰＬＬ部とを備え、ＰＬＬ同期方式により、各Ａ／Ｄ変換の同期を合わせる際、上記切替部にて各チャネルの入力被測定信号のうち、最適な入力被測定信号のアナログ信号を選択し、この選択したアナログ信号に同期してＡ／Ｄ変換のサンプリング信号を得るようにしたので、各チャネルに入力するパワーランの結線を替えるという面倒な操作なしに、波形歪が大きすぎない、あるいはレベルが低すぎない最適な入力被測定信号、つまりＳ／Ｎ比の良好な入力被測定信号を選択することができ、またこの最適な入力被測定信号に各Ａ／Ｄ変換のサンプリング信号の同期をかけることができることから、そのＡ／Ｄ変換に際し、各被測定信号の１サイクルを確実に捉え、かつその１サイクルを所定数に正確に分割し、この所定数のポイントでのディジタルデータを取り込むことができ、ひいはて測定精度の向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例を示すパワーアナライザ装置の概略的部分ブロック図
【図２】この発明の一実施例を示すパワーアナライザ装置の概略的部分ブロック図
【図３】図１および図２に示すパワーアナライザ装置の概略的表示画面図
【図４】従来の電力計の概略的ブロック図
【符号の説明】
１０乃至１２ 入力ユニット
１９乃至２４ Ａ／Ｄ変換部
２５乃至３０ メモリ（記憶部）
３１ 第１の切替部
３２ フィルタ波形整形部
３３ ストレージ制御部
３４ ＰＬＬ部
３５ 周波数測定部
３８ ＣＰＵ（中央処理制御手段）
４０ ＤＰＳ（ディジタルシグナルプロセンサ）
４５ ＣＲＴコントローラ
５２ 表示部
【特許請求の範囲】
【請求項１】 少なくとも複数チャネルの入力被測定信号（被測定電圧、電流）をそれぞれ入力可能なレベルのアナログ信号に変換する複数の入力処理部と、これら入力処理部にて得たアナログ信号を所定周波数のサンプリング信号でそれぞれディジタルに変換し、前記入力被測定信号の１サイクルのディジタルデータをそれぞれ得るＡ／Ｄ変換部と、これらＡ／Ｄ変換部にて得たディジタルデータをそれぞれ記憶する記憶部と、これらＡ／Ｄ変換部の所定周波数のサンプリング信号、および前記記憶部の書き込みタイミング信号を出力し、かつ少なくともそのサンプリング信号を前記入力被測定信号に同期して出力するストレージ制御部と、前記複数の入力処理部にて得たアナログ信号のうち１つを選択する切替部と、この切替部の切り替え指示を出す切替指示手段と、前記切替部で選択したアナログ信号を波形整形し、矩形波信号とする波形整形部と、この波形整形部にて得た矩形波信号をソースとし、その矩形波信号と前記Ａ／Ｄ変換部のサンプリング周波数を整数分の１とした信号との位相差を検出し、この差に応じて前記ストレージ制御部に出力するサンプリング信号の周波数を可変し、前記Ａ／Ｄ変換部のサンプリング信号を前記選択した入力被測定信号の１つに同期させるＰＬＬ部とを備え、前記切替指示手段にて前記複数チャネルの入力被測定信号のうち所定の入力被測定信号を選択可能とし、この選択した入力被測定信号を前記ＰＬＬ部のソースとし、前記ＰＬＬ部にて前記Ａ／Ｄ変換のサンプリング同期をとり、前記記憶部に記憶したディジタルデータに基づいて、電圧、電流、電力をそれぞれ演算し、かつＦＦＴ演算により入力被測定信号を高調波解析するとともに、その入力被測定信号の基本波および所定高調波を算出するようにしたことを特徴とするパワーアナライザ装置。
【請求項１】 少なくとも複数チャネルの入力被測定信号（被測定電圧、電流）をそれぞれ入力可能なレベルのアナログ信号に変換する複数の入力処理部と、これら入力処理部にて得たアナログ信号を所定周波数のサンプリング信号でそれぞれディジタルに変換し、前記入力被測定信号の１サイクルのディジタルデータをそれぞれ得るＡ／Ｄ変換部と、これらＡ／Ｄ変換部にて得たディジタルデータをそれぞれ記憶する記憶部と、これらＡ／Ｄ変換部の所定周波数のサンプリング信号、および前記記憶部の書き込みタイミング信号を出力し、かつ少なくともそのサンプリング信号を前記入力被測定信号に同期して出力するストレージ制御部と、前記複数の入力処理部にて得たアナログ信号のうち１つを選択する切替部と、この切替部の切り替え指示を出す切替指示手段と、前記切替部で選択したアナログ信号を波形整形し、矩形波信号とする波形整形部と、この波形整形部にて得た矩形波信号をソースとし、その矩形波信号と前記Ａ／Ｄ変換部のサンプリング周波数を整数分の１とした信号との位相差を検出し、この差に応じて前記ストレージ制御部に出力するサンプリング信号の周波数を可変し、前記Ａ／Ｄ変換部のサンプリング信号を前記選択した入力被測定信号の１つに同期させるＰＬＬ部とを備え、前記切替指示手段にて前記複数チャネルの入力被測定信号のうち所定の入力被測定信号を選択可能とし、この選択した入力被測定信号を前記ＰＬＬ部のソースとし、前記ＰＬＬ部にて前記Ａ／Ｄ変換のサンプリング同期をとり、前記記憶部に記憶したディジタルデータに基づいて、電圧、電流、電力をそれぞれ演算し、かつＦＦＴ演算により入力被測定信号を高調波解析するとともに、その入力被測定信号の基本波および所定高調波を算出するようにしたことを特徴とするパワーアナライザ装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【特許番号】特許第３０１６０４３号（Ｐ３０１６０４３）
【登録日】平成１１年１２月２４日（１９９９．１２．２４）
【発行日】平成１２年３月６日（２０００．３．６）
【国際特許分類】
【出願番号】特願平３−１４１２２３
【出願日】平成３年５月１７日（１９９１．５．１７）
【公開番号】特開平４−３４０４７６
【公開日】平成４年１１月２６日（１９９２．１１．２６）
【審査請求日】平成１０年５月１５日（１９９８．５．１５）
【出願人】（０００２２７１８０）日置電機株式会社 (982)
【参考文献】
【文献】特開 平１−２４２９７１（ＪＰ，Ａ）
【文献】特開 昭６０−８５３７３（ＪＰ，Ａ）
【文献】特開 昭６１−１７２４４８（ＪＰ，Ａ）
【文献】特開 平１−２９３７８７（ＪＰ，Ａ）
【登録日】平成１１年１２月２４日（１９９９．１２．２４）
【発行日】平成１２年３月６日（２０００．３．６）
【国際特許分類】
【出願日】平成３年５月１７日（１９９１．５．１７）
【公開番号】特開平４−３４０４７６
【公開日】平成４年１１月２６日（１９９２．１１．２６）
【審査請求日】平成１０年５月１５日（１９９８．５．１５）
【出願人】（０００２２７１８０）日置電機株式会社 (982)
【参考文献】
【文献】特開 平１−２４２９７１（ＪＰ，Ａ）
【文献】特開 昭６０−８５３７３（ＪＰ，Ａ）
【文献】特開 昭６１−１７２４４８（ＪＰ，Ａ）
【文献】特開 平１−２９３７８７（ＪＰ，Ａ）
[ Back to top ]