レーザ制御装置
【課題】ＰＩ制御による遅れ動作を解消し、高速なレーザ光の制御を可能とする。
【解決手段】電源１、励起ランプ７、スイッチング素子３、スイッチング素子の駆動回路１６、駆動回路を制御する電力制御回路３０、レーザ出力検出部１１と、電圧及び電流の検出部１２、電力制御回路３０に電力基準信号Ｐ＊を供給する電力基準信号生成回路を備える。電力基準信号生成回路は、レーザ出力基準回路３２、フィードフォワード信号ＰＦとエラー信号ｅとを加算して電力基準信号Ｐ＊を求める加算器３５を備える。ＰＩ制御増幅器３６は、レーザ基準信号Ｌ＊とレーザ光信号ＳＬに基づいてエラー信号ｅを生成する。積分回路３７はエラー信号ｅを積分し、積分回路４０はフィードフォワード信号ＰＦを積分する。演算回路３８は補正分の比率を演算し、演算した補正分の比率が０になるようにフィードフォワード信号ＰＦを補正する。
【解決手段】電源１、励起ランプ７、スイッチング素子３、スイッチング素子の駆動回路１６、駆動回路を制御する電力制御回路３０、レーザ出力検出部１１と、電圧及び電流の検出部１２、電力制御回路３０に電力基準信号Ｐ＊を供給する電力基準信号生成回路を備える。電力基準信号生成回路は、レーザ出力基準回路３２、フィードフォワード信号ＰＦとエラー信号ｅとを加算して電力基準信号Ｐ＊を求める加算器３５を備える。ＰＩ制御増幅器３６は、レーザ基準信号Ｌ＊とレーザ光信号ＳＬに基づいてエラー信号ｅを生成する。積分回路３７はエラー信号ｅを積分し、積分回路４０はフィードフォワード信号ＰＦを積分する。演算回路３８は補正分の比率を演算し、演算した補正分の比率が０になるようにフィードフォワード信号ＰＦを補正する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、励起用光源によりレーザ光を発生させて、そのレーザ光の強度を高速に精度良く制御するレーザ制御装置に関する。
【背景技術】
【０００２】
従来からレーザ制御装置として、特許文献１に記載の技術が知られている。この従来技術は、図４に示すような構成を有している。充電回路１からコンデンサ２を充電し、スイッチング素子３（例えば、ＩＧＢＴ）とダイオード４により降圧チョッパを構成し、その出力をリアクトル５により平滑化した後、電流センサ６を介して励起ランプ７に電流を流す。励起ランプ７が点灯して励起光を発すると、その励起光のエネルギーによりＹＡＧロッド８が励起され、ＹＡＧロッド８の両端面よりレーザ光が出力する。このレーザ光を一対の光共振器ミラー９，１０により反射増幅して、一方のミラー９側から主レーザＬＢを出力する。他方のミラー１０によりレーザ光の一部ＬＢ’を取り出し、レーザ出力検出器１１によりレーザ光ＬＢに比例したレーザ信号ＳＬを得る。
【０００３】
励起ランプ７両端の電圧を電圧検出回路１２により検出し、その検出値を電圧信号ＳＶとする。電流センサ６から電流検出回路１３を介して電流を検出し、その検出値を電流信号ＳＩとする。電力検出回路１４において、この電圧信号ＳＶと電流信号ＳＩの積を取り、電力信号ＳＰを算出する。スイッチング制御部１５は、前記電圧信号ＳＶ、電流信号ＳＩ、電力信号ＳＰ、レーザ信号ＳＬを入力し、レーザ基準信号Ｓrefと比較することでスイッチング信号ＳＷを出力し、駆動回路１６を介して前記スイッチング素子３をＰＷＭ制御する。
【０００４】
前記スイッチング制御部１５の詳細を図５に示す。スイッチング制御部１５の入力部１７から入力された電力信号ＳＰ（または電流信号ＳＩ）を、微分回路１９で微分し、オペアンプ２０に入力する。スイッチング制御部１５の他の入力部１８から入力されたレーザ信号ＳＬは、オペアンプ２０で反転され、更にオペアンプ２１で再度反転されて、オペアンプ２２の非反転入力に入力する。光信号のレーザ基準信号Ｓrefがスイッチング制御部１５の入力部２３に入力され、レーザ基準信号Ｓrefとオペアンプ２１からの出力信号Ｖ21との誤差がＰＩ制御増幅回路２４により増幅されて、ＰＷＭ回路２５によりスイッチング信号ＳＷに変換される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３０８４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この従来技術では、入力部１７からの電力信号ＳＰ（または電流信号ＳＩ）を微分回路１９によりフィードバックしている。一般に微分回路１９は、レーザ信号ＳＬのオーバーシュートを抑制することに有効であるが、レーザ光の制御の応答性は増幅回路２４の高周波ゲインにより決まり、従来技術の回路がパルスレーザ用途では十分な応答を望めない。なぜならば、従来技術は、ＰＩ制御であり、しかもレーザ出力は励起ランプ７の入力電力に比例すると云われているので、この電力を如何に制御するかが問題である。
【０００７】
すなわち、従来技術では、レーザ基準信号Ｓrefとレーザ信号ＳＬとの誤差をＰＩ制御（比例積分）し、電力または電流からの微分で安定化している。そのため、平滑用のリアクトル５を含む降圧チョッパ回路による電流遅れ、励起ランプ７の発光遅れ、ＹＡＧロッド８の出力までの遅れ、レーザ出力検出部１１の遅れなど、多段の遅れが発生する回路をＰＩ制御によって制御しているので、レーザ出力の応答が遅くなり、数百μｓ〜数ｍｓクラスのパルスレーザ出力には必ずしも十分な応答速度が得られない。
【０００８】
本発明は、前記のような従来技術の問題点を解決するために提案されたもので、数百μｓクラスのレーザ出力にも適用することのできる応答性能に優れたレーザ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、本発明のレーザ制御装置は、電源と、励起ランプと、これら電源と励起ランプの間に配設されたスイッチング素子及びリアクトルと、前記スイッチング素子の駆動回路と、この駆動回路に制御信号を与える電力制御回路と、レーザ出力を検出するレーザ出力検出部と、前記電源の電圧検出部と、前記励起ランプに印加される電流の検出部と、前記電力制御回路に対して電力基準信号Ｐ＊を供給する電力基準信号生成回路とを備え、前記電力制御回路に対して、前記電源の電圧及び励起ランプに印加される電流と電力基準信号Ｐ＊とを入力し、これらの信号に基づいて電力制御回路において生成された制御信号に基づいて駆動回路を動作させ、前記スイッチング素子をパルス幅変調制御することで、電源から励起ランプに電流を供給するものである。
【００１０】
特に、本発明は、前記電力基準信号生成回路が、レーザ基準信号Ｌ＊を出力するレーザ出力基準回路と、このレーザ出力基準回路からのレーザ基準信号Ｌ＊に基づいて生成されたフィードフォワード信号ＰＦと、前記レーザ出力検出部からのレーザ光信号ＳＬと前記レーザ出力基準回路からのレーザ基準信号Ｌ＊に基づいて生成されたエラー信号ｅとを加算して電力基準信号Ｐ＊を求める加算器と、レーザ出力基準回路からのレーザ基準信号Ｌ＊と、前記レーザ出力検出部からのレーザ光信号ＳＬに基づいてエラー信号ｅを生成するＰＩ制御増幅器と、
このＰＩ制御増幅器からのエラー信号ｅを積分する積分回路と、前記フィードフォワード信号ＰＦを積分する積分回路と、これら積分回路からの出力に基づいて、補正分の比率を演算する演算回路とを備え、この演算回路で演算した補正分の比率が０になるように前記フィードフォワード信号ＰＦを補正することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、フィードフォワード主体の制御によるレーザ出力調整を行うことにより、従来技術のＰＩ制御に比較して、より高速で応答性に優れ、しかも高精度なレーザ制御を行うことのできるレーザ制御装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１のレーザ制御装置の構成を示すブロック回路図。
【図２】実施例１のレーザ制御装置における各信号の変化を示すタイミングチャート。
【図３】レーザ強度と電力Ｐが非直線に表れる場合の状態を示すグラフ。
【図４】特許文献１に記載のレーザ制御装置の構成を示すブロック図。
【図５】図４のレーザ制御装置におけるスイッチング制御部１５の構成を示す回路図。
【発明を実施するための形態】
【実施例１】
【００１３】
以下、本発明の第１実施例を図１に従って具体的に説明する。なお、図４に示した従来技術と同一の部分については同一の符号を付し、説明を省略する。
【００１４】
［実施例１の構成］
実施例１は、図４に示した従来技術のスイッチング素子３から電流センサ６に至る降圧チョッパ回路部分を２重化したものである。なお、２重化した各回路の部分については、図１において符号ａ，ｂを付けて区別した。すなわち、１相目の降圧チョッパ回路と２相目の降圧チョッパ回路とを充電回路１及び励起ランプ６に対して並列に接続すると共に、各降圧チョッパ回路のスイッチング素子３ａ，３ｂを駆動する駆動回路１６ａ，１６ｂも２重化し、１相目と２相目の降圧チョッパ回路を１８０°の位相差でチョッパ動作させる。この２重化した構成によれば、各出力電流リプルの位相が１８０°異なるので、合成出力電流はリプルが極めて少ないものとなる。
【００１５】
前記各駆動回路１６ａ，１６ｂは、それぞれに接続した電力制御回路３０ａ，３０ｂによって駆動される。すなわち、駆動用直流電源の電圧を電圧検出回路１２により検出し、その検出値を電圧信号ＳＶとして各電力制御回路３０ａ，３０ｂに入力する。また、レーザ出力検出器１１により主レーザ出力ＬＢに比例したレーザ信号ＳＬを取り出して、このレーザ信号ＳＬ、レーザ出力基準回路３２からのレーザ基準信号Ｌ＊、及び運転信号ＲＵＮに基づいて得られた電力基準信号Ｐ＊を、前記各電力制御回路３０ａ，３０ｂに入力する。各電力制御回路３０ａ，３０ｂでは、入力された電圧信号ＳＶ及び電流信号Ｉａ，Ｉｂと電力基準信号Ｐ＊に基づいて、駆動回路１６ａ，１６ｂを駆動し、２相のスイッチング素子３ａ，３ｂを駆動する。
【００１６】
次に、前記各電力制御回路３０ａ，３０ｂに電力基準信号Ｐ＊を出力するための電力基準信号Ｐ＊生成回路の構成を説明する。この電力基準信号Ｐ＊生成回路は、運転信号ＲＵＮの入力部３１、レーザ信号ＳＬの入力部５１を備えている。
【００１７】
運転信号入力部３１の第１の出力側には、レーザ基準信号Ｌ＊を出力するレーザ出力基準回路３２、レーザ出力Ｌに対応する電力出力Ｐを記憶した電力テーブル３３、電力テーブル３３からの電力出力ＰＲと後述する演算回路からの出力とを掛算してフィードフォワード信号ＰＦを出力する掛算回路３４、及びこの掛算回路３４からのフィードフォワード信号ＰＦと後述するＰＩ制御増幅器３６からのエラー信号ｅとを加算する加算器３５が接続されている。
【００１８】
前記レーザ出力基準回路３２の出力側には、レーザ基準信号Ｌ＊を入力するＰＩ制御増幅器３６が接続され、このＰＩ制御増幅器３６の出力側は、前記のように加算器３５に接続されている。このＰＩ制御増幅器３６と並列に、前記レーザ信号ＳＬの入力部５１を増幅するように接続された積分コンデンサ５２が設けられている。この積分コンデンサ５２にはそれと並列に積分処理の短絡スイッチ５３が設けられ、これらがＰＩ制御増幅器３６の出力側に接続されている。なお、符号５４及び５５は、ＰＩ制御増幅器３６のレーザ基準信号Ｌ＊及びレーザ信号ＳＬの入力側に設けられた入力抵抗、５６は、積分コンデンサ５２及び短絡スイッチ５３の前段に設けられた帰還抵抗である。
【００１９】
ＰＩ制御増幅器３６の出力側には、ＰＩ制御増幅器３６からのエラー信号ｅを積分する積分回路３７が接続され、この積分回路３７の出力側に演算回路３８が接続されている。この演算回路３８の出力側は、前記のように掛算回路３４に接続されると共に、この掛算回路３４の出力側は、積分回路４０を介して再び演算回路３８の入力側に接続されている。すなわち、この演算回路３８の入力側には、エラー信号の積分回路３７とフィードフォワード信号ＰＦの積分回路４０が接続されている。
【００２０】
運転信号入力部３１の第２の出力側には、タイマ回路３９が接続されている。このタイマ回路３９は、電力基準信号Ｐ＊生成回路の各部における動作タイミングを制御するために設けられている。すなわち、タイマ回路３９は、積分コンデンサ５２と並列に設けられた積分処理の短絡スイッチ５３、エラー信号の積分回路３７とフィードフォワード信号ＰＦの積分回路４０に接続されている。
【００２１】
［実施例１の作用］
前記のような構成を有する実施例１の作用の概略は、次の通りである。
運転信号ＲＵＮが入力されると、レーザ出力基準回路３２においてレーザ基準信号Ｌ＊がメモリから読み出されると共に、タイマ回路３９によりタイマがスタートし、ＰＩ制御増幅器３６の積分回路が積分を開始し、ＰＩ増幅がスタートして、レーザ基準信号Ｌ＊＝Ｌとなるようにエラー信号ｅがフィードフォワード信号ＰＦを補正して出力し、電力基準信号Ｐ＊を各相の電力制御回路３０ａ，３０ｂに出力し、各相の電力制御回路３０ａ，３０ｂはこの電力基準信号Ｐ＊と電圧検出回路１２から入力した電圧信号ＳＶと電流センサ６ａ，６ｂから入力した電流信号ＳＩに基づいて各相の駆動回路１６ａ，１６ｂを駆動する。
【００２２】
以下、この点を図２のタイミングチャートによって具体的に説明する。まず、時刻ｔ０において運転信号ＲＵＮが入力されると、それに基づいてレーザ出力基準回路３２から出力されたレーザ基準信号Ｌ＊が電力テーブル３３に入力される。電力テーブル３３からは、入力されたレーザ基準信号Ｌ＊に対応する電力信号ＰＲが取り出され、掛算回路３４に出力される。なお、この起動時点では、掛算回路３４には、補正分の比率が入力されていないので、掛算回路３４からは、入力された電力信号ＰＲが補正されることなく、そのままフィードフォワード信号ＰＦとして出力される。
【００２３】
同時に、レーザ基準信号Ｌ＊はＰＩ制御増幅器３６にも入力されるが、この時刻ｔ０では、タイマのカウントが開始したばかりの状態で、短絡スイッチ５３が投入され、積分コンデンサ５２は短絡されているので、ＰＩ制御増幅器３６において積分処理は行われない。そのため、入力部５１から入力されたレーザ信号ＳＬとレーザ出力基準回路３２から出力されたレーザ基準信号Ｌ＊とが入力されたＰＩ制御増幅器３６においては、両入力信号に基づくＰ制御（比例制御）が行われ、エラー信号ｅが出力される。
【００２４】
そして、このエラー信号ｅと掛算回路３４から出力されたフィードフォワード信号ＰＦとが加算器３５において加算され、電力基準信号Ｐ＊となって各電力制御回路３０ａ，３０ｂに出力されることで、レーザ基準信号Ｌ＊＝レーザ出力Ｌとなるような制御が実施される。
【００２５】
次に、予め設定された時刻ｔ１になると、タイマ回路３９のタイマが動作する。なお、この時刻ｔ１は、レーザ起動時の過度分が安定になる時間を考慮して決定するもので、例えば百μｓ程度とする。タイマが動作すると、前記短絡スイッチ５３が開放され、積分コンデンサ５２が投入されて、ＰＩ制御増幅器３６において積分を開始する。一方、タイマ回路３９からの指令により、積分回路３７，４０が作動し、積分回路３７において、ＰＩ制御増幅器３６から出力されたエラー信号ｅが積算されてΣｅが求められると共に、積分回路４０において、掛算回路３４からのフィードフォワード信号ＰＦが積算されてΣＰＦが得られる。
【００２６】
時刻ｔ２において、運転信号ＲＵＮが停止すると、演算回路３８において、前記積分回路３７，４０で積算されたΣｅ，ΣＰＦに基づいて、補正分の比率（１＋Σｅn／ΣＰＦn）が算出され、それがメモリに記憶され、時刻ｔ３以降においては、掛算回路３４に出力されることになる。
【００２７】
前記のように補正分の比率（１＋Σｅn／ΣＰＦn）が得られた後、再び運転信号ＲＵＮが入力されると、次回（ｎ＋１）のフィードフォワード信号ＰＦ（ｎ＋１）は、電力テーブル３３からの電力信号ＰＲと演算回路３８からの補正分の比率（１＋Σｅn／ΣＰＦn）を掛算回路３４において掛け合わせた値ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）となる。
【００２８】
［実施例１の効果］
このような構成並びに作用を有する実施例１では次のような効果が発揮される。
(1) 次回の運転信号ＲＵＮが時刻ｔ４で入力され、起動時のかと現象が収まった時刻ｔ５以降に制御が開始された場合、次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）に基づいて電力基準信号Ｐ＊が決定されることになり、理想的には、Σｅ≒０となる。その結果、ＰＩ制御増幅器３６によるＰＩ制御がほとんど作用しなくなり、ＰＩ制御による遅れ動作が解消され、高速なレーザ光の制御が可能になる。
【００２９】
(2) 実施例１では、次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）としている。この場合、Σｅnはｅnの最終値であり、ΣＰＦnは積算値を求める必要があるが、デジタル制御で行うとこれらの値は簡単に求まるので、処理時間が短い。
【００３０】
(3) 過度時はレーザ基準信号Ｌ＊とレーザ出力ＳＬとの誤差が大きいので、実施例１ではこの部分を除去することにより、フィードフォワード基準の精度を向上することができる。
【００３１】
(4) 一般に、ＰＩ制御増幅器３６の積分に値が残っていると、始動時にオフセットが残って応答が遅くなる。実施例１において、フィードフォワード基準を切り替えるタイミングで、ＰＩ制御増幅器３６部分の積分をリセットすることにより、ＰＩ制御増幅器３６のオフセットがゼロからスタートし、早い応答になる利点がある。
【実施例２】
【００３２】
本発明は、前記の実施例に限定されるものではなく、次のような実施例を包含する。
(1) 図３に示すように、レーザ強度Ｌと電力Ｐとが非直線の場合、例えば、レーザ出力Ｌが小さい部分では電力Ｐとが非直線となり誤差が大きく、Ｌ−Ｐが比例的に決定しない場合や、図３ａ〜ｃに示すように温度変化や励起ランプ７の経年劣化などでＬ−Ｐ特性が一義的に決まらない場合がある。この場合、電力テーブル３３に複数の特性カーブを用意すると共に、各特性カーブと前記実施例１で計算した補正分の比率（１＋Σｅn／ΣＰＦn）とを対応付けて記憶しておき、演算回路３８で得られた補正分の比率（１＋Σｅn／ΣＰＦn）に合わせて、電力テーブル３３から対応するフィードフォワード信号ＰＦを取り出すことができる。
【００３３】
なお、この場合、補正分の比率（１＋Σｅn／ΣＰＦn）を予めその値に合わせて、各特性曲線に対応付けておいても良いし、演算で得られた補正分の比率に近似した曲線をその都度演算して選択しても良い。このようにすると、掛算回路３４が不要になると共に、非直線的なＬ−Ｐ特性にも対応できる。
【００３４】
(2) ＰＩ制御増幅器３６をＰＩＤ制御方式としても、安定的な制御が可能である。
【００３５】
(3) 運転信号ＲＵＮによるタイマの制御に加えて、レーザ光出力値ＬＢまたはＬＢ’を監視し、その終端部でタイマ回路３９のタイマをオフとすることもできる。すなわち、レーザ光出力の終端部は出力値が小さいので、それを基準として制御を行うと誤差が出やすいので、補正値は誤差のでない出力値部分で判定する。
【００３６】
(4) 補正分の比率（１＋Σｅn／ΣＰＦn）を求めるため、積分回路３８，４０においてΣｅnやΣＰＦnを演算する帰還は、パルスレーザの１通電ごとに行う、一定時間ごとに行う、数パルス列ごとに行うなど、適宜選択することができる。この場合、狭いパルスや広いパルスの混在がある場合などでは、１パルスごとに演算した方が精度が向上する。パルス幅が広い場合や連続する場合（ＣＷ：cntinuous wave）は、一定期間ごとに制御すれば、ドリフトなども高精度で高速に修正することができる。狭いパルスが繋がるような場合は、パルス列の数回に１回行って、ＰＩ制御増幅器３６の積分値を残した方が応答が早い場合もある。
【００３７】
(5) 図１では、アナログ回路によって本発明の装置を構成したが、ＭＣＵ（マイクロコントロールユニット）やＤＳＰ（ディジタル信号プロセッサ）などのデジタル回路によって構成することも可能である。
【符号の説明】
【００３８】
１…充電回路
３ａ，３ｂ…スイッチング素子
６ａ，６ｂ…電流センサ
７…励起ランプ
８…ＹＡＧロッド
９，１０…光共振器ミラー
１６ａ，１６ｂ…駆動回路
３０ａ，３０ｂ…電力制御回路
３２…レーザ出力基準回路
３３…電力テーブル
３４…掛算回路
３５…加算器
３６…ＰＩ制御増幅器
３７，４０…積分回路
３８…演算回路
３９…タイマ
５２…積分コンデンサ
５３…短絡スイッチ
【技術分野】
【０００１】
本発明は、励起用光源によりレーザ光を発生させて、そのレーザ光の強度を高速に精度良く制御するレーザ制御装置に関する。
【背景技術】
【０００２】
従来からレーザ制御装置として、特許文献１に記載の技術が知られている。この従来技術は、図４に示すような構成を有している。充電回路１からコンデンサ２を充電し、スイッチング素子３（例えば、ＩＧＢＴ）とダイオード４により降圧チョッパを構成し、その出力をリアクトル５により平滑化した後、電流センサ６を介して励起ランプ７に電流を流す。励起ランプ７が点灯して励起光を発すると、その励起光のエネルギーによりＹＡＧロッド８が励起され、ＹＡＧロッド８の両端面よりレーザ光が出力する。このレーザ光を一対の光共振器ミラー９，１０により反射増幅して、一方のミラー９側から主レーザＬＢを出力する。他方のミラー１０によりレーザ光の一部ＬＢ’を取り出し、レーザ出力検出器１１によりレーザ光ＬＢに比例したレーザ信号ＳＬを得る。
【０００３】
励起ランプ７両端の電圧を電圧検出回路１２により検出し、その検出値を電圧信号ＳＶとする。電流センサ６から電流検出回路１３を介して電流を検出し、その検出値を電流信号ＳＩとする。電力検出回路１４において、この電圧信号ＳＶと電流信号ＳＩの積を取り、電力信号ＳＰを算出する。スイッチング制御部１５は、前記電圧信号ＳＶ、電流信号ＳＩ、電力信号ＳＰ、レーザ信号ＳＬを入力し、レーザ基準信号Ｓrefと比較することでスイッチング信号ＳＷを出力し、駆動回路１６を介して前記スイッチング素子３をＰＷＭ制御する。
【０００４】
前記スイッチング制御部１５の詳細を図５に示す。スイッチング制御部１５の入力部１７から入力された電力信号ＳＰ（または電流信号ＳＩ）を、微分回路１９で微分し、オペアンプ２０に入力する。スイッチング制御部１５の他の入力部１８から入力されたレーザ信号ＳＬは、オペアンプ２０で反転され、更にオペアンプ２１で再度反転されて、オペアンプ２２の非反転入力に入力する。光信号のレーザ基準信号Ｓrefがスイッチング制御部１５の入力部２３に入力され、レーザ基準信号Ｓrefとオペアンプ２１からの出力信号Ｖ21との誤差がＰＩ制御増幅回路２４により増幅されて、ＰＷＭ回路２５によりスイッチング信号ＳＷに変換される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３０８４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この従来技術では、入力部１７からの電力信号ＳＰ（または電流信号ＳＩ）を微分回路１９によりフィードバックしている。一般に微分回路１９は、レーザ信号ＳＬのオーバーシュートを抑制することに有効であるが、レーザ光の制御の応答性は増幅回路２４の高周波ゲインにより決まり、従来技術の回路がパルスレーザ用途では十分な応答を望めない。なぜならば、従来技術は、ＰＩ制御であり、しかもレーザ出力は励起ランプ７の入力電力に比例すると云われているので、この電力を如何に制御するかが問題である。
【０００７】
すなわち、従来技術では、レーザ基準信号Ｓrefとレーザ信号ＳＬとの誤差をＰＩ制御（比例積分）し、電力または電流からの微分で安定化している。そのため、平滑用のリアクトル５を含む降圧チョッパ回路による電流遅れ、励起ランプ７の発光遅れ、ＹＡＧロッド８の出力までの遅れ、レーザ出力検出部１１の遅れなど、多段の遅れが発生する回路をＰＩ制御によって制御しているので、レーザ出力の応答が遅くなり、数百μｓ〜数ｍｓクラスのパルスレーザ出力には必ずしも十分な応答速度が得られない。
【０００８】
本発明は、前記のような従来技術の問題点を解決するために提案されたもので、数百μｓクラスのレーザ出力にも適用することのできる応答性能に優れたレーザ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、本発明のレーザ制御装置は、電源と、励起ランプと、これら電源と励起ランプの間に配設されたスイッチング素子及びリアクトルと、前記スイッチング素子の駆動回路と、この駆動回路に制御信号を与える電力制御回路と、レーザ出力を検出するレーザ出力検出部と、前記電源の電圧検出部と、前記励起ランプに印加される電流の検出部と、前記電力制御回路に対して電力基準信号Ｐ＊を供給する電力基準信号生成回路とを備え、前記電力制御回路に対して、前記電源の電圧及び励起ランプに印加される電流と電力基準信号Ｐ＊とを入力し、これらの信号に基づいて電力制御回路において生成された制御信号に基づいて駆動回路を動作させ、前記スイッチング素子をパルス幅変調制御することで、電源から励起ランプに電流を供給するものである。
【００１０】
特に、本発明は、前記電力基準信号生成回路が、レーザ基準信号Ｌ＊を出力するレーザ出力基準回路と、このレーザ出力基準回路からのレーザ基準信号Ｌ＊に基づいて生成されたフィードフォワード信号ＰＦと、前記レーザ出力検出部からのレーザ光信号ＳＬと前記レーザ出力基準回路からのレーザ基準信号Ｌ＊に基づいて生成されたエラー信号ｅとを加算して電力基準信号Ｐ＊を求める加算器と、レーザ出力基準回路からのレーザ基準信号Ｌ＊と、前記レーザ出力検出部からのレーザ光信号ＳＬに基づいてエラー信号ｅを生成するＰＩ制御増幅器と、
このＰＩ制御増幅器からのエラー信号ｅを積分する積分回路と、前記フィードフォワード信号ＰＦを積分する積分回路と、これら積分回路からの出力に基づいて、補正分の比率を演算する演算回路とを備え、この演算回路で演算した補正分の比率が０になるように前記フィードフォワード信号ＰＦを補正することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、フィードフォワード主体の制御によるレーザ出力調整を行うことにより、従来技術のＰＩ制御に比較して、より高速で応答性に優れ、しかも高精度なレーザ制御を行うことのできるレーザ制御装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１のレーザ制御装置の構成を示すブロック回路図。
【図２】実施例１のレーザ制御装置における各信号の変化を示すタイミングチャート。
【図３】レーザ強度と電力Ｐが非直線に表れる場合の状態を示すグラフ。
【図４】特許文献１に記載のレーザ制御装置の構成を示すブロック図。
【図５】図４のレーザ制御装置におけるスイッチング制御部１５の構成を示す回路図。
【発明を実施するための形態】
【実施例１】
【００１３】
以下、本発明の第１実施例を図１に従って具体的に説明する。なお、図４に示した従来技術と同一の部分については同一の符号を付し、説明を省略する。
【００１４】
［実施例１の構成］
実施例１は、図４に示した従来技術のスイッチング素子３から電流センサ６に至る降圧チョッパ回路部分を２重化したものである。なお、２重化した各回路の部分については、図１において符号ａ，ｂを付けて区別した。すなわち、１相目の降圧チョッパ回路と２相目の降圧チョッパ回路とを充電回路１及び励起ランプ６に対して並列に接続すると共に、各降圧チョッパ回路のスイッチング素子３ａ，３ｂを駆動する駆動回路１６ａ，１６ｂも２重化し、１相目と２相目の降圧チョッパ回路を１８０°の位相差でチョッパ動作させる。この２重化した構成によれば、各出力電流リプルの位相が１８０°異なるので、合成出力電流はリプルが極めて少ないものとなる。
【００１５】
前記各駆動回路１６ａ，１６ｂは、それぞれに接続した電力制御回路３０ａ，３０ｂによって駆動される。すなわち、駆動用直流電源の電圧を電圧検出回路１２により検出し、その検出値を電圧信号ＳＶとして各電力制御回路３０ａ，３０ｂに入力する。また、レーザ出力検出器１１により主レーザ出力ＬＢに比例したレーザ信号ＳＬを取り出して、このレーザ信号ＳＬ、レーザ出力基準回路３２からのレーザ基準信号Ｌ＊、及び運転信号ＲＵＮに基づいて得られた電力基準信号Ｐ＊を、前記各電力制御回路３０ａ，３０ｂに入力する。各電力制御回路３０ａ，３０ｂでは、入力された電圧信号ＳＶ及び電流信号Ｉａ，Ｉｂと電力基準信号Ｐ＊に基づいて、駆動回路１６ａ，１６ｂを駆動し、２相のスイッチング素子３ａ，３ｂを駆動する。
【００１６】
次に、前記各電力制御回路３０ａ，３０ｂに電力基準信号Ｐ＊を出力するための電力基準信号Ｐ＊生成回路の構成を説明する。この電力基準信号Ｐ＊生成回路は、運転信号ＲＵＮの入力部３１、レーザ信号ＳＬの入力部５１を備えている。
【００１７】
運転信号入力部３１の第１の出力側には、レーザ基準信号Ｌ＊を出力するレーザ出力基準回路３２、レーザ出力Ｌに対応する電力出力Ｐを記憶した電力テーブル３３、電力テーブル３３からの電力出力ＰＲと後述する演算回路からの出力とを掛算してフィードフォワード信号ＰＦを出力する掛算回路３４、及びこの掛算回路３４からのフィードフォワード信号ＰＦと後述するＰＩ制御増幅器３６からのエラー信号ｅとを加算する加算器３５が接続されている。
【００１８】
前記レーザ出力基準回路３２の出力側には、レーザ基準信号Ｌ＊を入力するＰＩ制御増幅器３６が接続され、このＰＩ制御増幅器３６の出力側は、前記のように加算器３５に接続されている。このＰＩ制御増幅器３６と並列に、前記レーザ信号ＳＬの入力部５１を増幅するように接続された積分コンデンサ５２が設けられている。この積分コンデンサ５２にはそれと並列に積分処理の短絡スイッチ５３が設けられ、これらがＰＩ制御増幅器３６の出力側に接続されている。なお、符号５４及び５５は、ＰＩ制御増幅器３６のレーザ基準信号Ｌ＊及びレーザ信号ＳＬの入力側に設けられた入力抵抗、５６は、積分コンデンサ５２及び短絡スイッチ５３の前段に設けられた帰還抵抗である。
【００１９】
ＰＩ制御増幅器３６の出力側には、ＰＩ制御増幅器３６からのエラー信号ｅを積分する積分回路３７が接続され、この積分回路３７の出力側に演算回路３８が接続されている。この演算回路３８の出力側は、前記のように掛算回路３４に接続されると共に、この掛算回路３４の出力側は、積分回路４０を介して再び演算回路３８の入力側に接続されている。すなわち、この演算回路３８の入力側には、エラー信号の積分回路３７とフィードフォワード信号ＰＦの積分回路４０が接続されている。
【００２０】
運転信号入力部３１の第２の出力側には、タイマ回路３９が接続されている。このタイマ回路３９は、電力基準信号Ｐ＊生成回路の各部における動作タイミングを制御するために設けられている。すなわち、タイマ回路３９は、積分コンデンサ５２と並列に設けられた積分処理の短絡スイッチ５３、エラー信号の積分回路３７とフィードフォワード信号ＰＦの積分回路４０に接続されている。
【００２１】
［実施例１の作用］
前記のような構成を有する実施例１の作用の概略は、次の通りである。
運転信号ＲＵＮが入力されると、レーザ出力基準回路３２においてレーザ基準信号Ｌ＊がメモリから読み出されると共に、タイマ回路３９によりタイマがスタートし、ＰＩ制御増幅器３６の積分回路が積分を開始し、ＰＩ増幅がスタートして、レーザ基準信号Ｌ＊＝Ｌとなるようにエラー信号ｅがフィードフォワード信号ＰＦを補正して出力し、電力基準信号Ｐ＊を各相の電力制御回路３０ａ，３０ｂに出力し、各相の電力制御回路３０ａ，３０ｂはこの電力基準信号Ｐ＊と電圧検出回路１２から入力した電圧信号ＳＶと電流センサ６ａ，６ｂから入力した電流信号ＳＩに基づいて各相の駆動回路１６ａ，１６ｂを駆動する。
【００２２】
以下、この点を図２のタイミングチャートによって具体的に説明する。まず、時刻ｔ０において運転信号ＲＵＮが入力されると、それに基づいてレーザ出力基準回路３２から出力されたレーザ基準信号Ｌ＊が電力テーブル３３に入力される。電力テーブル３３からは、入力されたレーザ基準信号Ｌ＊に対応する電力信号ＰＲが取り出され、掛算回路３４に出力される。なお、この起動時点では、掛算回路３４には、補正分の比率が入力されていないので、掛算回路３４からは、入力された電力信号ＰＲが補正されることなく、そのままフィードフォワード信号ＰＦとして出力される。
【００２３】
同時に、レーザ基準信号Ｌ＊はＰＩ制御増幅器３６にも入力されるが、この時刻ｔ０では、タイマのカウントが開始したばかりの状態で、短絡スイッチ５３が投入され、積分コンデンサ５２は短絡されているので、ＰＩ制御増幅器３６において積分処理は行われない。そのため、入力部５１から入力されたレーザ信号ＳＬとレーザ出力基準回路３２から出力されたレーザ基準信号Ｌ＊とが入力されたＰＩ制御増幅器３６においては、両入力信号に基づくＰ制御（比例制御）が行われ、エラー信号ｅが出力される。
【００２４】
そして、このエラー信号ｅと掛算回路３４から出力されたフィードフォワード信号ＰＦとが加算器３５において加算され、電力基準信号Ｐ＊となって各電力制御回路３０ａ，３０ｂに出力されることで、レーザ基準信号Ｌ＊＝レーザ出力Ｌとなるような制御が実施される。
【００２５】
次に、予め設定された時刻ｔ１になると、タイマ回路３９のタイマが動作する。なお、この時刻ｔ１は、レーザ起動時の過度分が安定になる時間を考慮して決定するもので、例えば百μｓ程度とする。タイマが動作すると、前記短絡スイッチ５３が開放され、積分コンデンサ５２が投入されて、ＰＩ制御増幅器３６において積分を開始する。一方、タイマ回路３９からの指令により、積分回路３７，４０が作動し、積分回路３７において、ＰＩ制御増幅器３６から出力されたエラー信号ｅが積算されてΣｅが求められると共に、積分回路４０において、掛算回路３４からのフィードフォワード信号ＰＦが積算されてΣＰＦが得られる。
【００２６】
時刻ｔ２において、運転信号ＲＵＮが停止すると、演算回路３８において、前記積分回路３７，４０で積算されたΣｅ，ΣＰＦに基づいて、補正分の比率（１＋Σｅn／ΣＰＦn）が算出され、それがメモリに記憶され、時刻ｔ３以降においては、掛算回路３４に出力されることになる。
【００２７】
前記のように補正分の比率（１＋Σｅn／ΣＰＦn）が得られた後、再び運転信号ＲＵＮが入力されると、次回（ｎ＋１）のフィードフォワード信号ＰＦ（ｎ＋１）は、電力テーブル３３からの電力信号ＰＲと演算回路３８からの補正分の比率（１＋Σｅn／ΣＰＦn）を掛算回路３４において掛け合わせた値ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）となる。
【００２８】
［実施例１の効果］
このような構成並びに作用を有する実施例１では次のような効果が発揮される。
(1) 次回の運転信号ＲＵＮが時刻ｔ４で入力され、起動時のかと現象が収まった時刻ｔ５以降に制御が開始された場合、次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）に基づいて電力基準信号Ｐ＊が決定されることになり、理想的には、Σｅ≒０となる。その結果、ＰＩ制御増幅器３６によるＰＩ制御がほとんど作用しなくなり、ＰＩ制御による遅れ動作が解消され、高速なレーザ光の制御が可能になる。
【００２９】
(2) 実施例１では、次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）としている。この場合、Σｅnはｅnの最終値であり、ΣＰＦnは積算値を求める必要があるが、デジタル制御で行うとこれらの値は簡単に求まるので、処理時間が短い。
【００３０】
(3) 過度時はレーザ基準信号Ｌ＊とレーザ出力ＳＬとの誤差が大きいので、実施例１ではこの部分を除去することにより、フィードフォワード基準の精度を向上することができる。
【００３１】
(4) 一般に、ＰＩ制御増幅器３６の積分に値が残っていると、始動時にオフセットが残って応答が遅くなる。実施例１において、フィードフォワード基準を切り替えるタイミングで、ＰＩ制御増幅器３６部分の積分をリセットすることにより、ＰＩ制御増幅器３６のオフセットがゼロからスタートし、早い応答になる利点がある。
【実施例２】
【００３２】
本発明は、前記の実施例に限定されるものではなく、次のような実施例を包含する。
(1) 図３に示すように、レーザ強度Ｌと電力Ｐとが非直線の場合、例えば、レーザ出力Ｌが小さい部分では電力Ｐとが非直線となり誤差が大きく、Ｌ−Ｐが比例的に決定しない場合や、図３ａ〜ｃに示すように温度変化や励起ランプ７の経年劣化などでＬ−Ｐ特性が一義的に決まらない場合がある。この場合、電力テーブル３３に複数の特性カーブを用意すると共に、各特性カーブと前記実施例１で計算した補正分の比率（１＋Σｅn／ΣＰＦn）とを対応付けて記憶しておき、演算回路３８で得られた補正分の比率（１＋Σｅn／ΣＰＦn）に合わせて、電力テーブル３３から対応するフィードフォワード信号ＰＦを取り出すことができる。
【００３３】
なお、この場合、補正分の比率（１＋Σｅn／ΣＰＦn）を予めその値に合わせて、各特性曲線に対応付けておいても良いし、演算で得られた補正分の比率に近似した曲線をその都度演算して選択しても良い。このようにすると、掛算回路３４が不要になると共に、非直線的なＬ−Ｐ特性にも対応できる。
【００３４】
(2) ＰＩ制御増幅器３６をＰＩＤ制御方式としても、安定的な制御が可能である。
【００３５】
(3) 運転信号ＲＵＮによるタイマの制御に加えて、レーザ光出力値ＬＢまたはＬＢ’を監視し、その終端部でタイマ回路３９のタイマをオフとすることもできる。すなわち、レーザ光出力の終端部は出力値が小さいので、それを基準として制御を行うと誤差が出やすいので、補正値は誤差のでない出力値部分で判定する。
【００３６】
(4) 補正分の比率（１＋Σｅn／ΣＰＦn）を求めるため、積分回路３８，４０においてΣｅnやΣＰＦnを演算する帰還は、パルスレーザの１通電ごとに行う、一定時間ごとに行う、数パルス列ごとに行うなど、適宜選択することができる。この場合、狭いパルスや広いパルスの混在がある場合などでは、１パルスごとに演算した方が精度が向上する。パルス幅が広い場合や連続する場合（ＣＷ：cntinuous wave）は、一定期間ごとに制御すれば、ドリフトなども高精度で高速に修正することができる。狭いパルスが繋がるような場合は、パルス列の数回に１回行って、ＰＩ制御増幅器３６の積分値を残した方が応答が早い場合もある。
【００３７】
(5) 図１では、アナログ回路によって本発明の装置を構成したが、ＭＣＵ（マイクロコントロールユニット）やＤＳＰ（ディジタル信号プロセッサ）などのデジタル回路によって構成することも可能である。
【符号の説明】
【００３８】
１…充電回路
３ａ，３ｂ…スイッチング素子
６ａ，６ｂ…電流センサ
７…励起ランプ
８…ＹＡＧロッド
９，１０…光共振器ミラー
１６ａ，１６ｂ…駆動回路
３０ａ，３０ｂ…電力制御回路
３２…レーザ出力基準回路
３３…電力テーブル
３４…掛算回路
３５…加算器
３６…ＰＩ制御増幅器
３７，４０…積分回路
３８…演算回路
３９…タイマ
５２…積分コンデンサ
５３…短絡スイッチ
【特許請求の範囲】
【請求項１】
電源と、励起ランプと、これら電源と励起ランプの間に配設されたスイッチング素子及びリアクトルと、前記スイッチング素子の駆動回路と、この駆動回路に制御信号を与える電力制御回路と、レーザ出力を検出するレーザ出力検出部と、前記電源の電圧検出部と、前記励起ランプに印加される電流の検出部と、前記電力制御回路に対して電力基準信号Ｐ＊を供給する電力基準信号生成回路とを備え、
前記電力制御回路に対して、前記電源の電圧及び励起ランプに印加される電流と電力基準信号Ｐ＊とを入力し、これらの信号に基づいて電力制御回路において生成された制御信号に基づいて駆動回路を動作させ、前記スイッチング素子をパルス幅変調制御することで、電源から励起ランプに電流を供給するレーザ制御装置において、
前記電力基準信号生成回路が、
レーザ基準信号Ｌ＊を出力するレーザ出力基準回路と、
このレーザ出力基準回路からのレーザ基準信号Ｌ＊に基づいて生成されたフィードフォワード信号ＰＦと、前記レーザ出力検出部からのレーザ光信号ＳＬと前記レーザ出力基準回路からのレーザ基準信号Ｌ＊に基づいて生成されたエラー信号ｅとを加算して電力基準信号Ｐ＊を求める加算器と、
レーザ出力基準回路からのレーザ基準信号Ｌ＊と、前記レーザ出力検出部からのレーザ光信号ＳＬに基づいてエラー信号ｅを生成するＰＩ制御増幅器と、
このＰＩ制御増幅器からのエラー信号ｅを積分する積分回路と、前記フィードフォワード信号ＰＦを積分する積分回路と、
これら積分回路からの出力に基づいて、補正分の比率を演算する演算回路とを備え、
この演算回路で演算した補正分の比率が０になるように前記フィードフォワード信号ＰＦを補正することを特徴とするレーザ制御装置。
【請求項２】
前記ＰＩ制御増幅器から出力するエラー信号ｅnの積分値Σｅnと、前記フィードフォワード信号ＰＦnの積分値ΣＰＦnに基づいて、次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）を生成することを特徴とする請求項１に記載のレーザ制御装置。
【請求項３】
前記電力基準信号生成回路がタイマ回路を備え、過渡現象分を含む始動パルスの初期または終期の少なくとも一方については、前記タイマ回路からの指令により、前記前記ＰＩ制御増幅器から出力するエラー信号ｅnの積分値Σｅnと、前記フィードフォワード信号ＰＦnの積分値ΣＰＦnの加算を中止することを特徴とする請求項２に記載のレーザ制御装置。
【請求項４】
次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）を生成するタイミングで、前記ＰＩ制御増幅器における積分処理をリセットすることを特徴とする請求項２または請求項３に記載のレーザ制御装置。
【請求項５】
前記電力基準信号生成回路が、電力とレーザ光強度との対応関係を記憶した電力テーブルを備え、この電力テーブルにレーザ光強度と電力の関係を示す複数種類の特性曲線を記憶しておき、これらの曲線の中から、次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）となるのに近似した曲線を演算して、フィードフォワード信号ＰＦを補正することを特徴とする請求項２に記載のレーザ制御装置。
【請求項１】
電源と、励起ランプと、これら電源と励起ランプの間に配設されたスイッチング素子及びリアクトルと、前記スイッチング素子の駆動回路と、この駆動回路に制御信号を与える電力制御回路と、レーザ出力を検出するレーザ出力検出部と、前記電源の電圧検出部と、前記励起ランプに印加される電流の検出部と、前記電力制御回路に対して電力基準信号Ｐ＊を供給する電力基準信号生成回路とを備え、
前記電力制御回路に対して、前記電源の電圧及び励起ランプに印加される電流と電力基準信号Ｐ＊とを入力し、これらの信号に基づいて電力制御回路において生成された制御信号に基づいて駆動回路を動作させ、前記スイッチング素子をパルス幅変調制御することで、電源から励起ランプに電流を供給するレーザ制御装置において、
前記電力基準信号生成回路が、
レーザ基準信号Ｌ＊を出力するレーザ出力基準回路と、
このレーザ出力基準回路からのレーザ基準信号Ｌ＊に基づいて生成されたフィードフォワード信号ＰＦと、前記レーザ出力検出部からのレーザ光信号ＳＬと前記レーザ出力基準回路からのレーザ基準信号Ｌ＊に基づいて生成されたエラー信号ｅとを加算して電力基準信号Ｐ＊を求める加算器と、
レーザ出力基準回路からのレーザ基準信号Ｌ＊と、前記レーザ出力検出部からのレーザ光信号ＳＬに基づいてエラー信号ｅを生成するＰＩ制御増幅器と、
このＰＩ制御増幅器からのエラー信号ｅを積分する積分回路と、前記フィードフォワード信号ＰＦを積分する積分回路と、
これら積分回路からの出力に基づいて、補正分の比率を演算する演算回路とを備え、
この演算回路で演算した補正分の比率が０になるように前記フィードフォワード信号ＰＦを補正することを特徴とするレーザ制御装置。
【請求項２】
前記ＰＩ制御増幅器から出力するエラー信号ｅnの積分値Σｅnと、前記フィードフォワード信号ＰＦnの積分値ΣＰＦnに基づいて、次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）を生成することを特徴とする請求項１に記載のレーザ制御装置。
【請求項３】
前記電力基準信号生成回路がタイマ回路を備え、過渡現象分を含む始動パルスの初期または終期の少なくとも一方については、前記タイマ回路からの指令により、前記前記ＰＩ制御増幅器から出力するエラー信号ｅnの積分値Σｅnと、前記フィードフォワード信号ＰＦnの積分値ΣＰＦnの加算を中止することを特徴とする請求項２に記載のレーザ制御装置。
【請求項４】
次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）を生成するタイミングで、前記ＰＩ制御増幅器における積分処理をリセットすることを特徴とする請求項２または請求項３に記載のレーザ制御装置。
【請求項５】
前記電力基準信号生成回路が、電力とレーザ光強度との対応関係を記憶した電力テーブルを備え、この電力テーブルにレーザ光強度と電力の関係を示す複数種類の特性曲線を記憶しておき、これらの曲線の中から、次回のフィードフォワード信号ＰＦ（ｎ＋１）＝ＰＦ（ｎ）（１＋Σｅn／ΣＰＦn）となるのに近似した曲線を演算して、フィードフォワード信号ＰＦを補正することを特徴とする請求項２に記載のレーザ制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−１９２５４３（Ｐ２０１０−１９２５４３Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−３３２８２（Ｐ２００９−３３２８２）
【出願日】平成２１年２月１６日（２００９．２．１６）
【出願人】（３９１０１７５４０）東芝ＩＴコントロールシステム株式会社 (107)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年２月１６日（２００９．２．１６）
【出願人】（３９１０１７５４０）東芝ＩＴコントロールシステム株式会社 (107)
【Ｆターム（参考）】
[ Back to top ]