充放電回路および充放電方法
【課題】電気２重層キャパシタに対して電流比較器を用いずに断熱充電を行い、又、充電したエネルギーを回収できる充放電回路を提供する。
【解決手段】電気２重層キャパシタＣLの端子電圧を検出する電圧比較器と、ＣLの端子電圧に応じてスイッチＳＷ１，ＳＷ２のON／OFF比を制御する制御手段とを備え、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この電圧をＣLの端子に印加して充電する構成であり、ＣLに充電された電荷を回収する時には、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF比を変化させ、ＣLの電位を電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この電圧から電源Ｅの方へ電流を流すことにより電荷を回収する。
【解決手段】電気２重層キャパシタＣLの端子電圧を検出する電圧比較器と、ＣLの端子電圧に応じてスイッチＳＷ１，ＳＷ２のON／OFF比を制御する制御手段とを備え、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この電圧をＣLの端子に印加して充電する構成であり、ＣLに充電された電荷を回収する時には、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF比を変化させ、ＣLの電位を電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この電圧から電源Ｅの方へ電流を流すことにより電荷を回収する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、
【背景技術】
【０００２】
一般に、通常のキャパシタに定電圧で充電する方法では、効率が50％となることが知られている。すなわち、静電容量Ｃのキャパシタを定電圧Ｖで充電すると、電源のする仕事はＱＶ＝ＣＶ2 であり、一方キャパシタのエネルギーはＣＶ2 ／２であることから効率50％である。残りの50％は抵抗においてジュール熱となっている（非特許文献１）。
【０００３】
定電圧充電の代わりに定電流充電を用いると、前述のジュール熱が大きく低減できることが知られている。すなわち、定電流Ｉでｔ時間充電を行ったときの電荷をＱ、キャパシタに蓄えられる電力量Ｕとすると、
Ｑ＝Ｉｔ …(1.1)
Ｕ＝Ｑ2／(２Ｃ） …(1.2)
となる。抵抗Ｒで失われる電力量Ｌは
Ｌ＝ＲＩ2ｔ＝ＲＱ2／ｔ …(1.3)
となる。すると充電時の効率Ｐc は、
Ｐc ＝Ｕ／(Ｕ＋Ｌ)＝ｔ／(ｔ＋２ＲＣ) …(2)
となる。ｔを十分大きくすると、Ｐc が 100％となることがわかる（非特許文献２）。
【０００４】
電気２重層キャパシタは、簡単なキャパシタではなく内部抵抗の大きなキャパシタであるが、近年、電力蓄積用途に大変注目されている。この電気２重層キャパシタを充電する方法として、前述のように通常の定電圧では効率が悪いことを考慮して、定電流電源を用いた回路により充電する方法が取られている（非特許文献３）。
【０００５】
図１０は、定電流電源回路の構成および動作例を示す。図において、スイッチＳＷがＯＮの時にインダクタＬを流れる電流が上昇し、ＯＦＦの時には減少する。電流比較器Ａは、インダクタＬを流れる電流を検知し、電流がＩmin になったときにスイッチＳＷをＯＮし、電流がＩmax になったときにスイッチＳＷをＯＦＦし、この操作により電流をＩmin からＩmax の間に制御する。ここで、インダクタＬを流れる電流Ｉmax とＩmin を近づけることにより、ほぼ定電流とみなすことができる。この定電流を用いてキャパシタを充電することができる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】"Low Power Design Methodologies," edited by J. M. Rabaey and M. Pedram, Kluwer Academic Publishers, 1996, p.68
【非特許文献２】電気２重層キャパシタに充電する、岡村みち夫、トランジスタ技術2001年２月号 p.316
【非特許文献３】ＥＣＳの動作原理と実験セットの運転、岡村みち夫、トランジスタ技術2001年３月号 p.333
【非特許文献４】応用数学便覧、丸善株式会社、1967年、p.287
【非特許文献５】パワーエレクトロニクスハンドブック、監修 今井孝二、Ｒ＆Ｄプラニング、2002年、p.272
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、従来の定電流電源回路は、インダクタＬを流れる電流を検知するための電流比較器が必要となる。この電流比較器はシャント抵抗を用い、シャント抵抗の両端の電圧をモニターすることにより流れる電流値を検出する。すなわち、従来の定電流電源回路では、シャント抵抗を必ず用いる必要があった。また、充電したエネルギーを回収する回路構成に関しては明らかにされていなかった。
【０００８】
本発明は、電気２重層キャパシタに対して電流比較器を用いずに断熱充電を行い、また充電したエネルギーを回収することができる充放電回路および充放電方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明は、電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとにより構成されるＤＣ−ＤＣコンバータを用い、電気２重層キャパシタＣL を充放電する充放電回路において、電気２重層キャパシタＣL の端子電圧を検出する電圧比較器と、電気２重層キャパシタＣL の端子電圧に応じてスイッチＳＷ１，ＳＷ２のON／OFF 比を制御する制御手段とを備え、制御手段は、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この降圧させた電圧を電気２重層キャパシタＣL の端子に印加して充電する構成であり、かつ、電気２重層キャパシタＣL に充電された電荷を回収するときには、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、電気２重層キャパシタＣL の電位を電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から電源Ｅの方へ電流を流すことにより電荷を回収する構成である。
【００１０】
第１の発明の充放電回路において、スイッチＳＷ１，ＳＷ２と並列にかつ逆電位方向にそれぞれダイオードＤ１，Ｄ２を接続し、制御手段は、充電時には接地側に接続されるスイッチＳＷ２を常にOFF とし、電源側に接続されるスイッチＳＷ１のみをON／OFF させ、放電時にはスイッチＳＷ１を常にOFF とし、スイッチＳＷ２のみをON／OFF させる構成である。
【００１１】
第１の発明の充放電回路において、電気２重層キャパシタＣL の放電時に、電源側に接続されるスイッチＳＷ１とキャパシタＣx の接続点と電源との間に挿入される切替スイッチを介して、電気２重層キャパシタＣL の蓄電エネルギーを外部の負荷回路に供給する構成である。
【００１２】
第２の発明は、電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとにより構成されるＤＣ−ＤＣコンバータを用い、電気２重層キャパシタＣL を充放電する充放電方法において、電気２重層キャパシタＣL の端子電圧を検出する電圧比較器と、電気２重層キャパシタＣL の端子電圧に応じてスイッチＳＷ１，ＳＷ２のON／OFF 比を制御する制御手段とを用い、制御手段は、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この降圧させた電圧を電気２重層キャパシタＣL の端子に印加して充電し、かつ、電気２重層キャパシタＣL に充電された電荷を回収するときには、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、電気２重層キャパシタＣL の電位を電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から電源Ｅの方へ電流を流すことにより電荷を回収する。
【発明の効果】
【００１３】
本発明は、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路として用いてその出力を階段的に上昇させることにより、定電流充電と同様に電気２重層キャパシタＣL の効率的な充電が可能になる。特に、従来回路のようにインダクタの電流値をモニターし、電流がＩmin とＩmax の中に入るようにスイッチを制御する電流比較器などの周辺回路を省くことができ、シャント抵抗を省くことができる。
【００１４】
また、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路として用いて、電気２重層キャパシタＣL の電位をＶDDより大きくすることにより、電気２重層キャパシタＣL に充電されたエネルギーを効率的に電源に回収することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態の充放電回路の構成例およびその充電電圧の波形を示す図である。
【図２】ＤＣ−ＤＣ降圧回路の例を示す図である。
【図３】ＳＷ１，ＳＷ２の具体的な制御波形を示す図である。
【図４】ＤＣ−ＤＣ昇圧回路の例を示す図である。
【図５】ＤＣ−ＤＣ昇圧回路におけるデューティ比の設定方法を説明する図である。
【図６】本発明の第２の実施形態の充放電回路の構成例を示す図である。
【図７】第２の実施形態における充電時の動作を説明する図である。
【図８】第２の実施形態における放電時の動作を説明する図である。
【図９】本発明の第３の実施形態の充放電回路の構成例を示す図である。
【図１０】定電流電源回路の構成および動作例を示す図である。
【発明を実施するための形態】
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態の充放電回路の構成例およびその充電電圧の波形を示す。
図において、電気２重層キャパシタＣL を充放電する本実施形態の充放電回路は、電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとによるＤＣ−ＤＣコンバータで構成される。電圧比較器１１は、電気２重層キャパシタＣL の端子電圧を検出する構成であり、制御部１２−１，１２−２は電圧比較器１１の出力に応じてスイッチＳＷ１，ＳＷ２のON／OFF を制御する構成である。
【００１７】
なお、電気２重層キャパシタＣL に直列に接続される抵抗Ｒ1 は、ＤＣ−ＤＣコンバータと電気２重層キャパシタＣL を接続するスイッチングトランジスタの抵抗を表し、シャント抵抗とは異なる抵抗である。
【００１８】
本実施形態の充放電回路は、ＤＣ−ＤＣコンバータの出力電圧を階段的に変化させて充電することを特徴とする。ここで、電気２重層キャパシタＣL において、階段的に充電することにより充電効率が高まることを以下に示す。
【００１９】
いま、階段電圧の電位をＶi 、Ｖi の電位により充電するときに電源からキャパシタに移動する電荷量をΔＱi とする。また、初期および最終の電位をＶ0,ＶN とする。すなわち、電位はＶ0 →Ｖ1 →Ｖ2 →Ｖ3 → … →ＶN と昇圧するものとする。このとき、電源のする仕事Ｗは
Ｗ＝ΣＶi ΔＱi
＝Ｖ1Ｃ(Ｖ1−Ｖ0)＋Ｖ2Ｃ(Ｖ2−Ｖ1)＋…
…＋ＶN-1Ｃ(ＶN-1−ＶN-2)＋ＶNＣ(ＶN−ＶN-1)
＝Ｃ（Ｖ12＋Ｖ22＋…＋ＶN2−(Ｖ0Ｖ1＋Ｖ1Ｖ2＋…＋ＶN-1ＶN))
＝Ｃ/2（−Ｖ02＋(Ｖ0−Ｖ1)2＋(Ｖ1−Ｖ2)2＋…＋(ＶN-1−ＶN)2＋ＶN2 )
…(3)
ここで、
ｘ1 ＝Ｖ0−Ｖ1 ，ｘ2 ＝Ｖ1−Ｖ2 ，…，ｘN ＝ＶN-1−ＶN …(4)
とおくと、 ｘ1 ＋ｘ2 ＋…＋ｘN ＝Ｖ0−ＶN ＝const. …(5)
である。この条件の下に、Ｗの最小値と、そのときのｘ1 ，ｘ2 ，…，ｘN の値について考察する。
【００２０】
式(3) は、式(4) を用いて
Ｗ＝Ｃ/2（−Ｖ02＋ｘ12＋ｘ22＋…＋ｘN2＋ＶN2 ) …(6)
となる。Lagrangeの未定係数法（非特許文献４）により、
∂／∂ｘk（Ｗ−λ（ｘ1＋ｘ2＋…＋ｘN−Ｖ0＋ＶN ))＝０ …(7)
が成立するときにＷは最小値をとる。ここで、λはパラメータである。したがって、ｘ1 ，ｘ2 ，…，ｘN で偏微分することにより、
ｘ1 ＝ｘ2 ＝…＝ｘN ＝λ／Ｃ …(8)
が得られる。
【００２１】
すなわち、これは階段電圧の電位差が等しく、Ｖ／Ｎであるときに最小値をとることを意味している。したがって、式(6) より
Ｗ＝Ｃ/2 [((ＶN−Ｖ0)／Ｎ)2Ｎ＋ＶN2−Ｖ02] …(9)
が得られる。
【００２２】
ここで、Ｃ/2・ＶN2−Ｃ/2・Ｖ02は、終状態と始状態のエネルギーの差を表している。また第１項は、抵抗で消費されるジュール熱を意味している。ここで、抵抗で消費されるジュール熱とは、電源と電気２重層キャパシタを接続するスイッチングトランジスタの抵抗Ｒ1 で消費されるジュール熱を意味している。
【００２３】
式(9) より、ステップ数Ｎを大きくすれば、このジュール熱をゼロにすることが可能なことがわかる。また、ゼロ電位からの充電でなく、ある電位Ｖ0 からの充電においても階段的に充電することが有効なことも明らかである。また、数学的解析によると、ステップ数Ｎを固定した場合に等間隔で充電する場合に、最も効率的に充電できることがわかった。
【００２４】
このように階段的に充電することにより、定電流充電と同様に効率的に充電できることが明らかとなった。
【００２５】
第１の実施形態では、上記の階段的に充電することを実現するために、図１(a) に示したＤＣ−ＤＣコンバータのスイッチＳＷ１，ＳＷ２のON／OFF 比を変えることにより、出力電圧を変化させることが特徴である。
【００２６】
図１の動作について、図２のＤＣ−ＤＣ降圧回路の例を用いて詳しく説明する（非特許文献５）。ＤＣ−ＤＣ降圧回路は、スイッチＳとダイオードＤとＬＣフィルタで構成される。スイッチＳおよびダイオードＤは、図１のスイッチＳＷ１およびＳＷ２に対応する。スイッチＳがONのときにダイオードＤがOFF となり、図２(b) の状態になる。また、スイッチＳがOFF のときにダイオードＤがONとなり、図２(c) の状態になる。
【００２７】
このＤＣ−ＤＣ降圧回路は、図２(b),(c) の状態を繰り返して出力電圧を自由に制御する回路である。図２(b) の状態ではノードＮ１の電位はＥ、図２(c) の状態ではノードＮ１の電位は０となる。ＬＣフィルタの機能により、出力は高周波成分が取り除かれ一定値となる。Ｓ（ＳＷ１），Ｄ（ＳＷ２）のONの時間をそれぞれｄＴ，(１−ｄ)Ｔとすると、出力電圧はｄＥとなる。ここで、ｄはＳ（ＳＷ１）がONとなる割合で、デューティ(duty)比とよばれる。
【００２８】
第１の実施形態では、このようなＤＣ−ＤＣ降圧回路の出力電圧を階段的に変化させた階段電位による充電を用いており、図１(b) はＶ0 ＝ＶDD／４, Ｎ＝６を示している。
【００２９】
すなわち、電圧の昇圧時には、２Ｅ／８→３Ｅ／８→４Ｅ／８→…→８Ｅ／８となり、これがｄＥに対応しているので、デューティ比ｄは２／８→３／８→４／８→…→８／８となり、このデューティ比ｄを用いて電源の出力電圧を変化させることができる。
【００３０】
図３(a) は、ＳＷ１，ＳＷ２の具体的な制御波形を示す。図３(b) は、このＤＣ−ＤＣ降圧回路の出力電圧ｄＥを示す。図３(a) のデューティ比ｄは、上記のように２／８→３／８→４／８→５／８→６／８→７／８→８／８と変化させると、図１(b) の階段的に変化する出力電圧となる。
【００３１】
次に、電気２重層キャパシタＣL に蓄積された充電エネルギーを電源Ｅに回収する場合について説明する。この場合には、図１(a) の回路をＤＣ−ＤＣ昇圧回路として用いる。
【００３２】
昇圧動作を説明するために、図４のＤＣ−ＤＣ昇圧回路の例を詳しく説明する（非特許文献５）。ＤＣ−ＤＣ昇圧回路は、インダクタＬとスイッチＳとダイオードＤとキャパシタＣで構成される。スイッチＳおよびダイオードＤは、図１のスイッチＳＷ２およびＳＷ１に対応する。スイッチＳがONのときにダイオードＤがOFF となり、図４(b) の状態になる。また、スイッチＳがOFF のときにダイオードＤがONとなり、図４(c) の状態になる。Ｓ（ＳＷ２），Ｄ（ＳＷ１）のONの時間をそれぞれ（１−ｄ）Ｔ，ｄＴとすると、出力電圧はＥ／ｄとなる（図３(c) ）。
【００３３】
このＤＣ−ＤＣ昇圧回路は、図１(a) におけるＹからＸへのエネルギーの流れを考慮すると、Ｌ，ＳＷ１，ＳＷ２，Ｃx を用い、ＳＷ１，ＳＷ２をON／OFF することにより構成可能であることがわかる。
【００３４】
次に、図１(a) のＹの電位によってどのようなデューティ比を設定すべきかについて説明する。ここで、図５のように、電気２重層キャパシタＣL の端子電圧によって４つの領域に分ける。図１(a) のＹの電位が領域Ａにあるときは、図１(a) のＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路として動作させ、ｄ＝３／４とする。これにより、図１(a) のＸの電位はＶDDより常にいくらか大きくなって電流が常に電源Ｅに流れ、電源はエネルギーを電気２重層キャパシタＣL から受け取ることになる。Ｙの電位が 3/4ＶDDになったときには、Ｘの電位はＶDDとなる。
【００３５】
また、Ｙの電位が領域Ｂにあるときはｄ＝２／４とする。これにより、Ｘの電位はＶDDより常にいくらか大きくなって電流が常に電源Ｅに流れる。Ｙの電位が 2/4ＶDDになったときには、Ｘの電位はＶDDとなる。また、Ｙの電位が領域Ｃにあるときは、ｄ＝１／４とする。これらにより断熱的に電気２重層キャパシタＣL のエネルギーを回収できる。領域Ｄではｄ＝０とする。この場合のみ、エネルギーは回収できない。
【００３６】
ここで、図１(a) の制御部１２−１，１２−２の機能について説明する。
電気２重層キャパシタＣL の充電時には制御部１２−１を用い、電気２重層キャパシタＣL の端子電圧をモニターし、それがｉ／Ｎ・ＶDDに到達したら、ｄを (i+1)／ＮとしてＤＣ−ＤＣコンバータの出力を (i+1)／Ｎ・ＶDDとする。これにより、図１(a) のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ降圧回路）の出力は、図１(b) の階段的に上昇する出力電圧となり、定電流充電と同様に効率的な充電が可能になる。
【００３７】
電気２重層キャパシタＣL の放電時（エネルギー回収時）には制御部１２−２を用い、電気２重層キャパシタＣL の端子電圧をモニターし、それがｉＶDD／Ｎに到達したら、ｄを (i-1)／Ｎとして図１(a) のＸの電位が常にＶDDより大きくなるように制御する。すなわち、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、電気２重層キャパシタＣL の電位を電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から電源Ｅの方へ電流を流すことにより電荷を回収する。その後、電気２重層キャパシタＣL の電位が低下し、その昇圧電圧がＶDDに到達したときにスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、電気２重層キャパシタＣL の電位をＶDDより高い電圧に昇圧させ、以下これを繰り返す。これにより、電気２重層キャパシタＣL から電源Ｅへのエネルギーの流れが可能になり、エネルギー回収が可能になる。
【００３８】
（第２の実施形態）
図６は、本発明の第２の実施形態の充放電回路の構成例を示す。
図１(a) に示す第１の実施形態の構成では、スイッチＳＷ１，ＳＷ２を交互にON／OFF させる必要があった。本実施形態では、スイッチＳＷ１，ＳＷ２と並列にかつ逆電位方向にそれぞれダイオードＤ１，Ｄ２を接続し、充電時にはスイッチＳＷ２を常にOFF とし、スイッチＳＷ１のみをON／OFF させ、放電時（エネルギー回収時）にはスイッチＳＷ１を常にOFF とし、スイッチＳＷ２のみをON／OFF させる構成である。
【００３９】
以下、充電時および放電時の動作例について説明する。
図７は充電時の動作を示す。図７(a) は、スイッチＳＷ２を常にOFF とし、スイッチＳＷ１をONとした状態を示す。このとき、ＳＷ１とＳＷ２の接続点のノードＮ１は、電源Ｅの電位であるためにダイオードＤ２がオフとなるので、等価回路は図７(b) のようになる。図７(c) は、スイッチＳＷ１をOFF とした状態を示す。このとき、インダクタを流れていた電流はそのまま流れようとし、ダイオードＤ２を通って流れようとするので、ダイオードＤ２がオンとなる。すると、ノードＮ１は接地電位となり、ダイオードＤ１がオフとなるので、等価回路は図７(d) のようになる。
【００４０】
図８は放電時（エネルギー回収時）の動作を示す。図８(a) は、スイッチＳＷ１を常にOFF とし、スイッチＳＷ２をONとした状態を示す。このとき、ノードＮ１は接地電位であるためにダイオードＤ１がオフとなるので、等価回路は図８(b) のようになる。電流はインダクタを左向きに流れる。図８(c) は、スイッチＳＷ２をOFF とした状態を示す。このとき、インダクタを流れていた電流はそのまま流れようとし、ダイオードＤ１を通って流れ続けようとするので、ダイオードＤ１がオンとなる。すると、ノードＮ１の電位はＥとなり、ダイオードＤ２がオフとなるので、等価回路は図８(d) のようになる。
【００４１】
以上の充電時の図７(b) ，図７(d) の等価回路は、図２(b),(c) のＤＣ−ＤＣ降圧回路と一致する。また、回収時の図８(b) ，図８(d) の等価回路は、図４(b), (c)のＤＣ−ＤＣ昇圧回路と一致する。ここで、図８(b) ，図８(d) において、電気２重層キャパシタＣL の電位を昇圧して電源Ｅに回収を行うので、図４(b) ，図４(c) と比べて左右が反対になっている。よって機能的に図１(a) の回路と同じ回路が実現されることが分かる。
【００４２】
（第３の実施形態）
図９は、本発明の第３の実施形態の充放電回路の構成例を示す。
図において、図１の充放電回路におけるスイッチＳＷ１とキャパシタＣx の接続点のノードＸと電源Ｅとの間に切替スイッチを挿入し、ノードＸと電源ＥまたはＬＳＩとの接続を切り替える。ここでは、電気２重層キャパシタＣL の蓄電エネルギーを電源Ｅに戻さず、切替スイッチを電源Ｅに接続される端子Ａから端子Ｂに接続されるＬＳＩに切り替えることにより、ＬＳＩで当該蓄電エネルギーを利用することができる。
【００４３】
以上説明した各実施形態におけるスイッチＳＷ１，ＳＷ２は、半導体トランジスタ（スイッチングトランジスタ）を用いて構成することも可能である。
【符号の説明】
【００４４】
Ｅ 電源
ＳＷ１，ＳＷ２ スイッチ
Ｃx ，Ｃy キャパシタ
Ｌ インダクタ
ＣL 電気２重層キャパシタ Ｄ１，Ｄ２ ダイオード
１１ 電圧比較器
１２−１ 制御部（充電）
１２−２ 制御部（放電）
【技術分野】
【０００１】
本発明は、
【背景技術】
【０００２】
一般に、通常のキャパシタに定電圧で充電する方法では、効率が50％となることが知られている。すなわち、静電容量Ｃのキャパシタを定電圧Ｖで充電すると、電源のする仕事はＱＶ＝ＣＶ2 であり、一方キャパシタのエネルギーはＣＶ2 ／２であることから効率50％である。残りの50％は抵抗においてジュール熱となっている（非特許文献１）。
【０００３】
定電圧充電の代わりに定電流充電を用いると、前述のジュール熱が大きく低減できることが知られている。すなわち、定電流Ｉでｔ時間充電を行ったときの電荷をＱ、キャパシタに蓄えられる電力量Ｕとすると、
Ｑ＝Ｉｔ …(1.1)
Ｕ＝Ｑ2／(２Ｃ） …(1.2)
となる。抵抗Ｒで失われる電力量Ｌは
Ｌ＝ＲＩ2ｔ＝ＲＱ2／ｔ …(1.3)
となる。すると充電時の効率Ｐc は、
Ｐc ＝Ｕ／(Ｕ＋Ｌ)＝ｔ／(ｔ＋２ＲＣ) …(2)
となる。ｔを十分大きくすると、Ｐc が 100％となることがわかる（非特許文献２）。
【０００４】
電気２重層キャパシタは、簡単なキャパシタではなく内部抵抗の大きなキャパシタであるが、近年、電力蓄積用途に大変注目されている。この電気２重層キャパシタを充電する方法として、前述のように通常の定電圧では効率が悪いことを考慮して、定電流電源を用いた回路により充電する方法が取られている（非特許文献３）。
【０００５】
図１０は、定電流電源回路の構成および動作例を示す。図において、スイッチＳＷがＯＮの時にインダクタＬを流れる電流が上昇し、ＯＦＦの時には減少する。電流比較器Ａは、インダクタＬを流れる電流を検知し、電流がＩmin になったときにスイッチＳＷをＯＮし、電流がＩmax になったときにスイッチＳＷをＯＦＦし、この操作により電流をＩmin からＩmax の間に制御する。ここで、インダクタＬを流れる電流Ｉmax とＩmin を近づけることにより、ほぼ定電流とみなすことができる。この定電流を用いてキャパシタを充電することができる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】"Low Power Design Methodologies," edited by J. M. Rabaey and M. Pedram, Kluwer Academic Publishers, 1996, p.68
【非特許文献２】電気２重層キャパシタに充電する、岡村みち夫、トランジスタ技術2001年２月号 p.316
【非特許文献３】ＥＣＳの動作原理と実験セットの運転、岡村みち夫、トランジスタ技術2001年３月号 p.333
【非特許文献４】応用数学便覧、丸善株式会社、1967年、p.287
【非特許文献５】パワーエレクトロニクスハンドブック、監修 今井孝二、Ｒ＆Ｄプラニング、2002年、p.272
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、従来の定電流電源回路は、インダクタＬを流れる電流を検知するための電流比較器が必要となる。この電流比較器はシャント抵抗を用い、シャント抵抗の両端の電圧をモニターすることにより流れる電流値を検出する。すなわち、従来の定電流電源回路では、シャント抵抗を必ず用いる必要があった。また、充電したエネルギーを回収する回路構成に関しては明らかにされていなかった。
【０００８】
本発明は、電気２重層キャパシタに対して電流比較器を用いずに断熱充電を行い、また充電したエネルギーを回収することができる充放電回路および充放電方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明は、電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとにより構成されるＤＣ−ＤＣコンバータを用い、電気２重層キャパシタＣL を充放電する充放電回路において、電気２重層キャパシタＣL の端子電圧を検出する電圧比較器と、電気２重層キャパシタＣL の端子電圧に応じてスイッチＳＷ１，ＳＷ２のON／OFF 比を制御する制御手段とを備え、制御手段は、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この降圧させた電圧を電気２重層キャパシタＣL の端子に印加して充電する構成であり、かつ、電気２重層キャパシタＣL に充電された電荷を回収するときには、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、電気２重層キャパシタＣL の電位を電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から電源Ｅの方へ電流を流すことにより電荷を回収する構成である。
【００１０】
第１の発明の充放電回路において、スイッチＳＷ１，ＳＷ２と並列にかつ逆電位方向にそれぞれダイオードＤ１，Ｄ２を接続し、制御手段は、充電時には接地側に接続されるスイッチＳＷ２を常にOFF とし、電源側に接続されるスイッチＳＷ１のみをON／OFF させ、放電時にはスイッチＳＷ１を常にOFF とし、スイッチＳＷ２のみをON／OFF させる構成である。
【００１１】
第１の発明の充放電回路において、電気２重層キャパシタＣL の放電時に、電源側に接続されるスイッチＳＷ１とキャパシタＣx の接続点と電源との間に挿入される切替スイッチを介して、電気２重層キャパシタＣL の蓄電エネルギーを外部の負荷回路に供給する構成である。
【００１２】
第２の発明は、電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとにより構成されるＤＣ−ＤＣコンバータを用い、電気２重層キャパシタＣL を充放電する充放電方法において、電気２重層キャパシタＣL の端子電圧を検出する電圧比較器と、電気２重層キャパシタＣL の端子電圧に応じてスイッチＳＷ１，ＳＷ２のON／OFF 比を制御する制御手段とを用い、制御手段は、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この降圧させた電圧を電気２重層キャパシタＣL の端子に印加して充電し、かつ、電気２重層キャパシタＣL に充電された電荷を回収するときには、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、電気２重層キャパシタＣL の電位を電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から電源Ｅの方へ電流を流すことにより電荷を回収する。
【発明の効果】
【００１３】
本発明は、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路として用いてその出力を階段的に上昇させることにより、定電流充電と同様に電気２重層キャパシタＣL の効率的な充電が可能になる。特に、従来回路のようにインダクタの電流値をモニターし、電流がＩmin とＩmax の中に入るようにスイッチを制御する電流比較器などの周辺回路を省くことができ、シャント抵抗を省くことができる。
【００１４】
また、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路として用いて、電気２重層キャパシタＣL の電位をＶDDより大きくすることにより、電気２重層キャパシタＣL に充電されたエネルギーを効率的に電源に回収することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態の充放電回路の構成例およびその充電電圧の波形を示す図である。
【図２】ＤＣ−ＤＣ降圧回路の例を示す図である。
【図３】ＳＷ１，ＳＷ２の具体的な制御波形を示す図である。
【図４】ＤＣ−ＤＣ昇圧回路の例を示す図である。
【図５】ＤＣ−ＤＣ昇圧回路におけるデューティ比の設定方法を説明する図である。
【図６】本発明の第２の実施形態の充放電回路の構成例を示す図である。
【図７】第２の実施形態における充電時の動作を説明する図である。
【図８】第２の実施形態における放電時の動作を説明する図である。
【図９】本発明の第３の実施形態の充放電回路の構成例を示す図である。
【図１０】定電流電源回路の構成および動作例を示す図である。
【発明を実施するための形態】
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態の充放電回路の構成例およびその充電電圧の波形を示す。
図において、電気２重層キャパシタＣL を充放電する本実施形態の充放電回路は、電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとによるＤＣ−ＤＣコンバータで構成される。電圧比較器１１は、電気２重層キャパシタＣL の端子電圧を検出する構成であり、制御部１２−１，１２−２は電圧比較器１１の出力に応じてスイッチＳＷ１，ＳＷ２のON／OFF を制御する構成である。
【００１７】
なお、電気２重層キャパシタＣL に直列に接続される抵抗Ｒ1 は、ＤＣ−ＤＣコンバータと電気２重層キャパシタＣL を接続するスイッチングトランジスタの抵抗を表し、シャント抵抗とは異なる抵抗である。
【００１８】
本実施形態の充放電回路は、ＤＣ−ＤＣコンバータの出力電圧を階段的に変化させて充電することを特徴とする。ここで、電気２重層キャパシタＣL において、階段的に充電することにより充電効率が高まることを以下に示す。
【００１９】
いま、階段電圧の電位をＶi 、Ｖi の電位により充電するときに電源からキャパシタに移動する電荷量をΔＱi とする。また、初期および最終の電位をＶ0,ＶN とする。すなわち、電位はＶ0 →Ｖ1 →Ｖ2 →Ｖ3 → … →ＶN と昇圧するものとする。このとき、電源のする仕事Ｗは
Ｗ＝ΣＶi ΔＱi
＝Ｖ1Ｃ(Ｖ1−Ｖ0)＋Ｖ2Ｃ(Ｖ2−Ｖ1)＋…
…＋ＶN-1Ｃ(ＶN-1−ＶN-2)＋ＶNＣ(ＶN−ＶN-1)
＝Ｃ（Ｖ12＋Ｖ22＋…＋ＶN2−(Ｖ0Ｖ1＋Ｖ1Ｖ2＋…＋ＶN-1ＶN))
＝Ｃ/2（−Ｖ02＋(Ｖ0−Ｖ1)2＋(Ｖ1−Ｖ2)2＋…＋(ＶN-1−ＶN)2＋ＶN2 )
…(3)
ここで、
ｘ1 ＝Ｖ0−Ｖ1 ，ｘ2 ＝Ｖ1−Ｖ2 ，…，ｘN ＝ＶN-1−ＶN …(4)
とおくと、 ｘ1 ＋ｘ2 ＋…＋ｘN ＝Ｖ0−ＶN ＝const. …(5)
である。この条件の下に、Ｗの最小値と、そのときのｘ1 ，ｘ2 ，…，ｘN の値について考察する。
【００２０】
式(3) は、式(4) を用いて
Ｗ＝Ｃ/2（−Ｖ02＋ｘ12＋ｘ22＋…＋ｘN2＋ＶN2 ) …(6)
となる。Lagrangeの未定係数法（非特許文献４）により、
∂／∂ｘk（Ｗ−λ（ｘ1＋ｘ2＋…＋ｘN−Ｖ0＋ＶN ))＝０ …(7)
が成立するときにＷは最小値をとる。ここで、λはパラメータである。したがって、ｘ1 ，ｘ2 ，…，ｘN で偏微分することにより、
ｘ1 ＝ｘ2 ＝…＝ｘN ＝λ／Ｃ …(8)
が得られる。
【００２１】
すなわち、これは階段電圧の電位差が等しく、Ｖ／Ｎであるときに最小値をとることを意味している。したがって、式(6) より
Ｗ＝Ｃ/2 [((ＶN−Ｖ0)／Ｎ)2Ｎ＋ＶN2−Ｖ02] …(9)
が得られる。
【００２２】
ここで、Ｃ/2・ＶN2−Ｃ/2・Ｖ02は、終状態と始状態のエネルギーの差を表している。また第１項は、抵抗で消費されるジュール熱を意味している。ここで、抵抗で消費されるジュール熱とは、電源と電気２重層キャパシタを接続するスイッチングトランジスタの抵抗Ｒ1 で消費されるジュール熱を意味している。
【００２３】
式(9) より、ステップ数Ｎを大きくすれば、このジュール熱をゼロにすることが可能なことがわかる。また、ゼロ電位からの充電でなく、ある電位Ｖ0 からの充電においても階段的に充電することが有効なことも明らかである。また、数学的解析によると、ステップ数Ｎを固定した場合に等間隔で充電する場合に、最も効率的に充電できることがわかった。
【００２４】
このように階段的に充電することにより、定電流充電と同様に効率的に充電できることが明らかとなった。
【００２５】
第１の実施形態では、上記の階段的に充電することを実現するために、図１(a) に示したＤＣ−ＤＣコンバータのスイッチＳＷ１，ＳＷ２のON／OFF 比を変えることにより、出力電圧を変化させることが特徴である。
【００２６】
図１の動作について、図２のＤＣ−ＤＣ降圧回路の例を用いて詳しく説明する（非特許文献５）。ＤＣ−ＤＣ降圧回路は、スイッチＳとダイオードＤとＬＣフィルタで構成される。スイッチＳおよびダイオードＤは、図１のスイッチＳＷ１およびＳＷ２に対応する。スイッチＳがONのときにダイオードＤがOFF となり、図２(b) の状態になる。また、スイッチＳがOFF のときにダイオードＤがONとなり、図２(c) の状態になる。
【００２７】
このＤＣ−ＤＣ降圧回路は、図２(b),(c) の状態を繰り返して出力電圧を自由に制御する回路である。図２(b) の状態ではノードＮ１の電位はＥ、図２(c) の状態ではノードＮ１の電位は０となる。ＬＣフィルタの機能により、出力は高周波成分が取り除かれ一定値となる。Ｓ（ＳＷ１），Ｄ（ＳＷ２）のONの時間をそれぞれｄＴ，(１−ｄ)Ｔとすると、出力電圧はｄＥとなる。ここで、ｄはＳ（ＳＷ１）がONとなる割合で、デューティ(duty)比とよばれる。
【００２８】
第１の実施形態では、このようなＤＣ−ＤＣ降圧回路の出力電圧を階段的に変化させた階段電位による充電を用いており、図１(b) はＶ0 ＝ＶDD／４, Ｎ＝６を示している。
【００２９】
すなわち、電圧の昇圧時には、２Ｅ／８→３Ｅ／８→４Ｅ／８→…→８Ｅ／８となり、これがｄＥに対応しているので、デューティ比ｄは２／８→３／８→４／８→…→８／８となり、このデューティ比ｄを用いて電源の出力電圧を変化させることができる。
【００３０】
図３(a) は、ＳＷ１，ＳＷ２の具体的な制御波形を示す。図３(b) は、このＤＣ−ＤＣ降圧回路の出力電圧ｄＥを示す。図３(a) のデューティ比ｄは、上記のように２／８→３／８→４／８→５／８→６／８→７／８→８／８と変化させると、図１(b) の階段的に変化する出力電圧となる。
【００３１】
次に、電気２重層キャパシタＣL に蓄積された充電エネルギーを電源Ｅに回収する場合について説明する。この場合には、図１(a) の回路をＤＣ−ＤＣ昇圧回路として用いる。
【００３２】
昇圧動作を説明するために、図４のＤＣ−ＤＣ昇圧回路の例を詳しく説明する（非特許文献５）。ＤＣ−ＤＣ昇圧回路は、インダクタＬとスイッチＳとダイオードＤとキャパシタＣで構成される。スイッチＳおよびダイオードＤは、図１のスイッチＳＷ２およびＳＷ１に対応する。スイッチＳがONのときにダイオードＤがOFF となり、図４(b) の状態になる。また、スイッチＳがOFF のときにダイオードＤがONとなり、図４(c) の状態になる。Ｓ（ＳＷ２），Ｄ（ＳＷ１）のONの時間をそれぞれ（１−ｄ）Ｔ，ｄＴとすると、出力電圧はＥ／ｄとなる（図３(c) ）。
【００３３】
このＤＣ−ＤＣ昇圧回路は、図１(a) におけるＹからＸへのエネルギーの流れを考慮すると、Ｌ，ＳＷ１，ＳＷ２，Ｃx を用い、ＳＷ１，ＳＷ２をON／OFF することにより構成可能であることがわかる。
【００３４】
次に、図１(a) のＹの電位によってどのようなデューティ比を設定すべきかについて説明する。ここで、図５のように、電気２重層キャパシタＣL の端子電圧によって４つの領域に分ける。図１(a) のＹの電位が領域Ａにあるときは、図１(a) のＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路として動作させ、ｄ＝３／４とする。これにより、図１(a) のＸの電位はＶDDより常にいくらか大きくなって電流が常に電源Ｅに流れ、電源はエネルギーを電気２重層キャパシタＣL から受け取ることになる。Ｙの電位が 3/4ＶDDになったときには、Ｘの電位はＶDDとなる。
【００３５】
また、Ｙの電位が領域Ｂにあるときはｄ＝２／４とする。これにより、Ｘの電位はＶDDより常にいくらか大きくなって電流が常に電源Ｅに流れる。Ｙの電位が 2/4ＶDDになったときには、Ｘの電位はＶDDとなる。また、Ｙの電位が領域Ｃにあるときは、ｄ＝１／４とする。これらにより断熱的に電気２重層キャパシタＣL のエネルギーを回収できる。領域Ｄではｄ＝０とする。この場合のみ、エネルギーは回収できない。
【００３６】
ここで、図１(a) の制御部１２−１，１２−２の機能について説明する。
電気２重層キャパシタＣL の充電時には制御部１２−１を用い、電気２重層キャパシタＣL の端子電圧をモニターし、それがｉ／Ｎ・ＶDDに到達したら、ｄを (i+1)／ＮとしてＤＣ−ＤＣコンバータの出力を (i+1)／Ｎ・ＶDDとする。これにより、図１(a) のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ降圧回路）の出力は、図１(b) の階段的に上昇する出力電圧となり、定電流充電と同様に効率的な充電が可能になる。
【００３７】
電気２重層キャパシタＣL の放電時（エネルギー回収時）には制御部１２−２を用い、電気２重層キャパシタＣL の端子電圧をモニターし、それがｉＶDD／Ｎに到達したら、ｄを (i-1)／Ｎとして図１(a) のＸの電位が常にＶDDより大きくなるように制御する。すなわち、ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路としてスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、電気２重層キャパシタＣL の電位を電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から電源Ｅの方へ電流を流すことにより電荷を回収する。その後、電気２重層キャパシタＣL の電位が低下し、その昇圧電圧がＶDDに到達したときにスイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、電気２重層キャパシタＣL の電位をＶDDより高い電圧に昇圧させ、以下これを繰り返す。これにより、電気２重層キャパシタＣL から電源Ｅへのエネルギーの流れが可能になり、エネルギー回収が可能になる。
【００３８】
（第２の実施形態）
図６は、本発明の第２の実施形態の充放電回路の構成例を示す。
図１(a) に示す第１の実施形態の構成では、スイッチＳＷ１，ＳＷ２を交互にON／OFF させる必要があった。本実施形態では、スイッチＳＷ１，ＳＷ２と並列にかつ逆電位方向にそれぞれダイオードＤ１，Ｄ２を接続し、充電時にはスイッチＳＷ２を常にOFF とし、スイッチＳＷ１のみをON／OFF させ、放電時（エネルギー回収時）にはスイッチＳＷ１を常にOFF とし、スイッチＳＷ２のみをON／OFF させる構成である。
【００３９】
以下、充電時および放電時の動作例について説明する。
図７は充電時の動作を示す。図７(a) は、スイッチＳＷ２を常にOFF とし、スイッチＳＷ１をONとした状態を示す。このとき、ＳＷ１とＳＷ２の接続点のノードＮ１は、電源Ｅの電位であるためにダイオードＤ２がオフとなるので、等価回路は図７(b) のようになる。図７(c) は、スイッチＳＷ１をOFF とした状態を示す。このとき、インダクタを流れていた電流はそのまま流れようとし、ダイオードＤ２を通って流れようとするので、ダイオードＤ２がオンとなる。すると、ノードＮ１は接地電位となり、ダイオードＤ１がオフとなるので、等価回路は図７(d) のようになる。
【００４０】
図８は放電時（エネルギー回収時）の動作を示す。図８(a) は、スイッチＳＷ１を常にOFF とし、スイッチＳＷ２をONとした状態を示す。このとき、ノードＮ１は接地電位であるためにダイオードＤ１がオフとなるので、等価回路は図８(b) のようになる。電流はインダクタを左向きに流れる。図８(c) は、スイッチＳＷ２をOFF とした状態を示す。このとき、インダクタを流れていた電流はそのまま流れようとし、ダイオードＤ１を通って流れ続けようとするので、ダイオードＤ１がオンとなる。すると、ノードＮ１の電位はＥとなり、ダイオードＤ２がオフとなるので、等価回路は図８(d) のようになる。
【００４１】
以上の充電時の図７(b) ，図７(d) の等価回路は、図２(b),(c) のＤＣ−ＤＣ降圧回路と一致する。また、回収時の図８(b) ，図８(d) の等価回路は、図４(b), (c)のＤＣ−ＤＣ昇圧回路と一致する。ここで、図８(b) ，図８(d) において、電気２重層キャパシタＣL の電位を昇圧して電源Ｅに回収を行うので、図４(b) ，図４(c) と比べて左右が反対になっている。よって機能的に図１(a) の回路と同じ回路が実現されることが分かる。
【００４２】
（第３の実施形態）
図９は、本発明の第３の実施形態の充放電回路の構成例を示す。
図において、図１の充放電回路におけるスイッチＳＷ１とキャパシタＣx の接続点のノードＸと電源Ｅとの間に切替スイッチを挿入し、ノードＸと電源ＥまたはＬＳＩとの接続を切り替える。ここでは、電気２重層キャパシタＣL の蓄電エネルギーを電源Ｅに戻さず、切替スイッチを電源Ｅに接続される端子Ａから端子Ｂに接続されるＬＳＩに切り替えることにより、ＬＳＩで当該蓄電エネルギーを利用することができる。
【００４３】
以上説明した各実施形態におけるスイッチＳＷ１，ＳＷ２は、半導体トランジスタ（スイッチングトランジスタ）を用いて構成することも可能である。
【符号の説明】
【００４４】
Ｅ 電源
ＳＷ１，ＳＷ２ スイッチ
Ｃx ，Ｃy キャパシタ
Ｌ インダクタ
ＣL 電気２重層キャパシタ Ｄ１，Ｄ２ ダイオード
１１ 電圧比較器
１２−１ 制御部（充電）
１２−２ 制御部（放電）
【特許請求の範囲】
【請求項１】
電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとにより構成されるＤＣ−ＤＣコンバータを用い、電気２重層キャパシタＣL を充放電する充放電回路において、
前記電気２重層キャパシタＣL の端子電圧を検出する電圧比較器と、
前記電気２重層キャパシタＣL の端子電圧に応じて前記スイッチＳＷ１，ＳＷ２のON／OFF 比を制御する制御手段とを備え、
前記制御手段は、
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路として前記スイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を前記電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この降圧させた電圧を前記電気２重層キャパシタＣL の端子に印加して充電する構成であり、
かつ、前記電気２重層キャパシタＣL に充電された電荷を回収するときには、
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路として前記スイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、前記電気２重層キャパシタＣL の電位を前記電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から前記電源Ｅの方へ電流を流すことにより電荷を回収する構成である
ことを特徴とする充放電回路。
【請求項２】
請求項１に記載の充放電回路において、
前記スイッチＳＷ１，ＳＷ２と並列にかつ逆電位方向にそれぞれダイオードＤ１，Ｄ２を接続し、
前記制御手段は、充電時には接地側に接続される前記スイッチＳＷ２を常にOFF とし、前記電源側に接続される前記スイッチＳＷ１のみをON／OFF させ、放電時には前記スイッチＳＷ１を常にOFF とし、スイッチＳＷ２のみをON／OFF させる構成である
ことを特徴とする充放電回路。
【請求項３】
請求項１に記載の充放電回路において、
前記電気２重層キャパシタＣL の放電時に、前記電源側に接続される前記スイッチＳＷ１と前記キャパシタＣx の接続点と前記電源との間に挿入される切替スイッチを介して、前記電気２重層キャパシタＣL の蓄電エネルギーを外部の負荷回路に供給する構成である
ことを特徴とする充放電回路。
【請求項４】
電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとにより構成されるＤＣ−ＤＣコンバータを用い、電気２重層キャパシタＣL を充放電する充放電方法において、
前記電気２重層キャパシタＣL の端子電圧を検出する電圧比較器と、
前記電気２重層キャパシタＣL の端子電圧に応じて前記スイッチＳＷ１，ＳＷ２のON／OFF 比を制御する制御手段とを用い、
前記制御手段は、
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路として前記スイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を前記電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この降圧させた電圧を前記電気２重層キャパシタＣL の端子に印加して充電し、
かつ、前記電気２重層キャパシタＣL に充電された電荷を回収するときには、
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路として前記スイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、前記電気２重層キャパシタＣL の電位を前記電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から前記電源Ｅの方へ電流を流すことにより電荷を回収する
ことを特徴とする充放電方法。
【請求項１】
電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとにより構成されるＤＣ−ＤＣコンバータを用い、電気２重層キャパシタＣL を充放電する充放電回路において、
前記電気２重層キャパシタＣL の端子電圧を検出する電圧比較器と、
前記電気２重層キャパシタＣL の端子電圧に応じて前記スイッチＳＷ１，ＳＷ２のON／OFF 比を制御する制御手段とを備え、
前記制御手段は、
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路として前記スイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を前記電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この降圧させた電圧を前記電気２重層キャパシタＣL の端子に印加して充電する構成であり、
かつ、前記電気２重層キャパシタＣL に充電された電荷を回収するときには、
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路として前記スイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、前記電気２重層キャパシタＣL の電位を前記電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から前記電源Ｅの方へ電流を流すことにより電荷を回収する構成である
ことを特徴とする充放電回路。
【請求項２】
請求項１に記載の充放電回路において、
前記スイッチＳＷ１，ＳＷ２と並列にかつ逆電位方向にそれぞれダイオードＤ１，Ｄ２を接続し、
前記制御手段は、充電時には接地側に接続される前記スイッチＳＷ２を常にOFF とし、前記電源側に接続される前記スイッチＳＷ１のみをON／OFF させ、放電時には前記スイッチＳＷ１を常にOFF とし、スイッチＳＷ２のみをON／OFF させる構成である
ことを特徴とする充放電回路。
【請求項３】
請求項１に記載の充放電回路において、
前記電気２重層キャパシタＣL の放電時に、前記電源側に接続される前記スイッチＳＷ１と前記キャパシタＣx の接続点と前記電源との間に挿入される切替スイッチを介して、前記電気２重層キャパシタＣL の蓄電エネルギーを外部の負荷回路に供給する構成である
ことを特徴とする充放電回路。
【請求項４】
電源Ｅに並列に接続されたキャパシタＣx と、２個のスイッチＳＷ１，ＳＷ２と、インダクタＬおよびキャパシタＣy のＬＣフィルタとにより構成されるＤＣ−ＤＣコンバータを用い、電気２重層キャパシタＣL を充放電する充放電方法において、
前記電気２重層キャパシタＣL の端子電圧を検出する電圧比較器と、
前記電気２重層キャパシタＣL の端子電圧に応じて前記スイッチＳＷ１，ＳＷ２のON／OFF 比を制御する制御手段とを用い、
前記制御手段は、
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣ降圧回路として前記スイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、ＤＣ−ＤＣ降圧回路の出力電圧を前記電源Ｅの電圧ＶDDより低い電圧からＶDDまで時間とともに階段状に上昇する電圧に降圧させ、この降圧させた電圧を前記電気２重層キャパシタＣL の端子に印加して充電し、
かつ、前記電気２重層キャパシタＣL に充電された電荷を回収するときには、
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣ昇圧回路として前記スイッチＳＷ１，ＳＷ２のON／OFF 比を変化させ、前記電気２重層キャパシタＣL の電位を前記電源Ｅの電圧ＶDDより高い電圧に昇圧させ、この昇圧させた電圧から前記電源Ｅの方へ電流を流すことにより電荷を回収する
ことを特徴とする充放電方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−１３５６３０（Ｐ２０１１−１３５６３０Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２００９−２９０２０８（Ｐ２００９−２９０２０８）
【出願日】平成２１年１２月２２日（２００９．１２．２２）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５０４１６０７８１）国立大学法人金沢大学 (282)
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２１年１２月２２日（２００９．１２．２２）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５０４１６０７８１）国立大学法人金沢大学 (282)
【Ｆターム（参考）】
[ Back to top ]