先進的電力生成増幅器
【課題】不均等電力分割を使用して入力信号を分割し、第1の電力レベル信号と第2の電力レベル信号とを供給する不均等電力スプリッタを含む電力増幅回路を提供する。
【解決手段】第1の増幅器経路は、前記第1の電力レベル信号を増幅する第1のトランジスタ増幅器を含み、第2の増幅器経路は、前記第2の電力レベル信号を増幅する第2のトランジスタ増幅器を含む。前記第2のトランジスタ増幅器は、前記第1のトランジスタ増幅器と異なる入力信号の電力レベルにおいてオンになるように構成されている。不均等コンバイナは、前記増幅された第1の電力レベル信号と前記増幅された第2の電力レベル信号とを合成する。
【解決手段】第1の増幅器経路は、前記第1の電力レベル信号を増幅する第1のトランジスタ増幅器を含み、第2の増幅器経路は、前記第2の電力レベル信号を増幅する第2のトランジスタ増幅器を含む。前記第2のトランジスタ増幅器は、前記第1のトランジスタ増幅器と異なる入力信号の電力レベルにおいてオンになるように構成されている。不均等コンバイナは、前記増幅された第1の電力レベル信号と前記増幅された第2の電力レベル信号とを合成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は一般に電子回路に関し、より詳細にはRF電力増幅回路に関する。
【背景技術】
【0002】
セルラー通信システムの基地局内で使用される電力増幅器などの電力増幅器は、多くの場合、ピーク電力よりもかなり低い出力電力レベルで動作する。不都合なことに、バックオフ(back−off)電力レベルは、送信機における電力増幅器の効率を低下させる。従来の増幅器では、効率と入力駆動レベルの間には直接的な関連性が存在する。それゆえ、高効率(DCからRFへの変換効率)は、多くの場合、RF入力電力レベルが、増幅器を圧縮(compression)または飽和状態で駆動するのに十分なだけ高くなるまでは得られない。マルチキャリア(multi−carrier)通信システムでは、増幅器ができるだけリニア(linear)であることを保持することが望ましく、高効率のこの領域を使用することはできない。
【0003】
バックオフ電力レベルにおいて改善された効率をもたらす電力増幅回路設計がドハティ(Doherty)増幅回路であり、その回路は、主増幅器すなわちキャリア(carrier)増幅器からの電力と、補助増幅器すなわちピーク(peak)増幅器からの電力を合成する。非特許文献1を参照されたい。従来型のドハティ回路20を図1Aに示す。この図に示すように、入力端子21に加えられる入力信号は、スプリッタ(splitter)22により分割される。スプリッタ22から入力信号を受ける主増幅器すなわちキャリア増幅器23およびピーク増幅器26は、最大電力を最適な効率で負荷Rに送り出すように設計される。キャリア増幅器23はスプリッタ22から直接入力信号を受け、一方、ピーク増幅器26は四分の一波長(90°)変成器(quarter wave(90°)transformer)25を介して入力信号を受ける。キャリア増幅器23の出力は、もう1つの四分の一波長(90°)変成器24を通過し、合成ノード(combining node)27においてピーク増幅器26の出力と合成される。したがって、キャリア増幅器23およびピーク増幅器26の出力は、互いに分離されてはいない。それゆえ、ピーク増幅器26がオンになった場合、キャリア増幅器23に与えられる見掛け上の負荷は変化する。
【0004】
キャリア増幅器23は通常のB級の増幅器としてバイアスされ(biased)、一方、ピーク増幅器26は、ある最低の閾値(threshold)を超える信号を増幅するためだけに設計される。LDMOSパワートランジスタに対して、この回路は、トランジスタをそのピンチオフ(pinch−off)電圧より低くDCバイアスして、C級に類似した動作させることにより達成することができる。2つの増幅器の出力は、特性インピーダンス(characteristic impedance)Rの四分の一波長伝送路(transmission line)24により接続され、最適負荷Rの半分の負荷がピーク増幅器26の出力に取り付けられる。RF入力電力は、ピーク増幅器26への入力において四分の一波長遅延(quarter−wave delay)25を伴って均等に分割され、それにより、2つの増幅器の出力電力が、R/2の負荷28において同相となることが確定する。
【0005】
ドハティ増幅回路は、B級のキャリア増幅器23を、その最適負荷より2倍大きい見掛け上の負荷インピーダンスで動作させることにより、圧縮前の高効率を達成する。(ピーク増幅器26がアクティブになる前は、キャリア増幅器23に与えられる見掛け上の負荷インピーダンスは、四分の一波長変成器24の存在のため2Rである。)したがって、キャリア増幅器23は圧縮し、その最大電力の半分でピーク効率に達する。第2の増幅器すなわちピーク増幅器は、入力信号のピークの間だけアクティブとなる。ピーク増幅器がアクティブであるときは、キャリア増幅器23の出力における見掛け上の負荷インピーダンスは低下する。最高効率は、ピーク増幅器26がその最大電力を出力するときに再び達成される。こうして、キャリア増幅器23は、6dBの出力電力範囲で飽和寸前に保持されて、ピークに近い効率を維持することができる。
【0006】
ドハティ増幅回路への入力RF電力が、ピーク増幅器26をオンにするのに十分でない場合、出力電力のすべては、キャリア増幅器23によって供給される。ピーク増幅器26がオフの場合、その出力インピーダンスは非常に高く、キャリア増幅器23の出力電力は完全に、負荷R/2に送り出される。上述の通り、四分の一波長変成器24を通して実際にキャリア増幅器に与えられる負荷は、2Rである。それゆえ、デバイス電流は、電圧が飽和している間に最大電力で送り出される電流の半分である。その結果、デバイスは、その最大出力電力の半分を送り出すことになる。電流のRFおよびDCの両成分は、それらのピーク値の半分であるので、キャリア増幅器の最大出力電力の半分が最大リニア効率で負荷に供給される状態で、効率はその最大値となる。
【0007】
ピーク増幅器26が飽和するのに十分な入力RF電力が供給される場合は、2つの並列増幅器は、最大出力電力を負荷R/2に均等に送り出している。したがって、各増幅器に対する見掛け上の負荷は最適負荷Rであり、四分の一波長変成器24の両端における負荷はRのままである。ピーク増幅器26は、キャリア増幅器23が丁度飽和し始めるときに動作を開始するように設計される。最大リニア効率は、この点において得られる。入力RF駆動がさらに増加するとピーク増幅器はオンになり、出力電力を負荷に送り出し始める。ピーク増幅器26により供給される追加の電流は、四分の一波長変成器24の出力における負荷インピーダンスを増加させるという影響を及ぼす。変成器24のキャリア増幅器側の端部における効果的な変化は、見掛けの負荷インピーダンスの減少であり、キャリア増幅器23が、その電圧が飽和を維持している間に、より多くの電力を送り出すことを可能にする。ピーク増幅器のデューティファクタ(duty factor)は比較的低いので、リミット間の効率は最大からほんの少し低下するだけである。
【0008】
ドハティ増幅器の出力電力およびピークに近い効率を維持することができる範囲を拡大するために、いくつかの努力がなされてきた。例えば、表題「N-Way RF Power Amplifier Circuit With Increased Back-Off Capability And Power Added Efficiency Using Selected Phase Lengths And Output Impedances」(特許文献1)は、複数のピーク増幅器を有するドハティ増幅器を開示している。フォーウェイ(four−way)ドハティ増幅回路30を図1Bに示す。この図に示すように、キャリア増幅器33および3つのピーク増幅器36A―36Cが備えられており、ピーク増幅器36A―36Cは、90°変成器35A―35Cを介して出力負荷38に接続されている。単独の90°変成器34は、フォーウェイスプリッタ32をキャリア増幅器33に接続している。ピーク増幅器36A―36CそれぞれへのDCバイアスを適切な値に設定することにより、追加されたピーク増幅器が、ドハティ動作を拡大することを可能にする。キャリア増幅器33およびピーク増幅器36A―36Cの出力は、合成ノード37において合成される。上記第1の増幅器に追加されるピーク増幅器それぞれに対し、ピーク効率が維持される電力領域における6dBに相当する増加がある。いくらかの効率上の制限が、Nウェイ(N−way)スプリッタ内の限定された損失に起因して生じる。フォーウェイ増幅器は、効率的な電力の範囲を、理論値で18dB拡大する。フォーウェイ構成は、ツーウェイ(two−way)ドハティ増幅回路に比べて3dBmの総合的電力増加をもたらすことができる。したがって、30ワットのトランジスタを使用する各経路を伴うフォーウェイドハティ配置(キャリア増幅器および3つのピーク増幅器)により、120ワットのピーク増幅器を提供することができる。
【0009】
不均等入力電力分割を有するNウェイドハティ増幅器が、表題「N-Way RF Power Amplifier Circuit With Increased Back-Off Capability And Power Added Efficiency Using Unequal Input Power Division」(特許文献2)に開示されている。不均等入力電力分割を有するスリーウェイ(three−way)ドハティ増幅器40を、図1Cに示す。回路40において、入力電力が分割され、キャリア増幅器43ならびに1つまたは複数のピーク増幅器46A、46Bに不均等に加えられて、増加した電力付加効率(power added efficiency、PAE)およびリニアリティが実現されている。
【0010】
具体的には、入力ポート41に加えられた入力信号は、第1のスプリッタ42Aにより分割される。−4.8dBの信号レベルがキャリア増幅器43に加えられ、一方、−1.8dBの信号レベルが第2のスプリッタ42Bによってさらに分割される。スプリッタ42Bは、−1.8dBの入力信号を均等に分割し、分割した信号を、四分の一波長変成器45A、45Bを介してピーク増幅器46A、46Bに加える。キャリア増幅器およびピーク増幅器の出力は、負荷48に結合されている合成ノード47において合成される。
【0011】
従来のドハティ電力増幅回路では、均等な信号レベルがキャリア増幅器およびピーク増幅器に送り出されるのに対して、本回路は、ピーク増幅器のバイアス点が意図的に閾値に近く設定されているので、有利に、ピーク増幅器(単一または複数)を、キャリア増幅器に比べてより高い信号レベルで駆動することができる。このような不均等電力分割により、均等分割型(equal split version)におけるよりも効率的に、RF信号によってピーク増幅器46A、46Bを励起する(“pumped”)ことが可能となり、それにより閾値付近のトランジスタの相互コンダクタンス(transconductance)特性が補償される。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】米国特許第6791417号明細書
【特許文献2】米国特許第6737922号明細書
【特許文献3】米国特許第6316793号明細書
【特許文献4】米国特許出願公開第2002/0066908号明細書
【特許文献5】米国特許出願公開第2002/0167023号明細書
【特許文献6】米国特許出願公開第2002/0061129号明細書
【非特許文献】
【0013】
【非特許文献1】W.H.ドハティ著、「A New High-Efficiency Power Amplifier for Modulated Waves」、Proc.IRE、第24巻、第9号、1936年、p.1163―1182
【発明の概要】
【発明が解決しようとする課題】
【0014】
ドハティ増幅器の1つの潜在的欠点が、各トランジスタに取り付けられた四分の一波長変成器、およびトランジスタ出力が合成される直接合成ノードなどの回路構成要素の使用を通して発生する。これらの回路構成要素が増幅器の帯域幅を制限し、それにより、動作周波数範囲全体にわたって、増幅器の効率および/または利得の平坦度が損なわれることがある。
【課題を解決するための手段】
【0015】
いくつかの実施形態による電力増幅回路は、入力信号を受けるように構成された入力ノードと、入力ノードに結合され、不均等電力分割を使用して入力信号を分割し第1の電力レベル信号を第1の出力ノードにかつ第2の電力レベル信号を第2の出力ノードに供給するように構成された不均等電力スプリッタとを含む。第2の電力レベル信号は、第1の電力レベル信号と異なる電力レベルを有する。この回路は、不均等電力スプリッタの第1の出力ノードに結合され、第1の電力レベル信号を受けて増幅するように構成された第1のトランジスタ増幅器を含む第1の増幅器経路と、不均等電力スプリッタの第2の出力ノードに結合され、第2の電力レベル信号を受けて増幅するように構成された第2のトランジスタ増幅器を含む第2の増幅器経路とをさらに含む。第2のトランジスタ増幅器は、第1のトランジスタ増幅器と異なる入力信号の電力レベルにおいてオンになるように構成されている。この回路は、第1の増幅器経路からの増幅された第1の電力レベル信号と、第2の増幅器経路からの増幅された第2の電力レベル信号とを受けて合成するように構成された不均等コンバイナ(combiner)をさらに含む。
【0016】
第1のトランジスタ増幅器はA/B級で動作するようにバイアスすることができ、第2のトランジスタ増幅器はC級で動作するようにバイアスすることができる。
【0017】
不均等電力スプリッタは、入力信号をある電力分割比で分割するように構成することができ、不均等電力コンバイナは、増幅された第1の電力レベル信号と増幅された第2の電力レベル信号とを、この電力分割比と同じ比で合成するように構成することができる。
【0018】
不均等電力スプリッタは、入力信号を第1の出力ノードにおいて−AdBの信号にかつ第2の出力ノードにおいて−BdBの信号に分割するように構成することができ、不均等電力コンバイナは、−AdBのレベルの増幅された第1の電力レベル信号と−BdBのレベルの増幅された第2の電力レベル信号とを合成するように構成することができ、ここでAとBは等しくない。いくつかの実施形態では、Aは−1に等しく、かつBは−6.9に等しい。
【0019】
電力増幅回路は、入力ノードと不均等電力スプリッタの間に結合された入力コンデンサをさらに含むことができる。電力増幅回路は、不均等コンバイナの出力に結合された変成器をさらに含むことができる。
【0020】
第1のトランジスタ増幅器は、第1のゲート幅を有することができ、第2のトランジスタ増幅器は、第1のゲート幅より広い第2のゲート幅を有することができる。
【0021】
電力増幅回路は、第1のトランジスタ増幅器と不均等コンバイナの間に第1の伝送路と第2のトランジスタ増幅器と不均等コンバイナの間に第2の伝送路とをさらに含むことができる。第1の伝送路は、第2の伝送路の位相長(phase length)と異なる位相長を有することができる。
【0022】
不均等スプリッタは同相スプリッタを含むことができ、不均等コンバイナは同相コンバイナを含むことができる。
【0023】
不均等電力スプリッタは、第3の電力レベル信号を第3の出力ノードに供給するようにさらに構成することができる。第3の電力レベル信号は、第1の電力レベル信号と異なる電力レベルを有することができる。電力増幅器は、不均等電力スプリッタの第3の出力ノードに結合され、第3の電力レベル信号を受けて増幅するように構成された第3のトランジスタ増幅器を含む第3の増幅器経路をさらに含むことができる。第3のトランジスタ増幅器は、第1または第2のトランジスタ増幅器と異なる電力レベルにおいてオンになるように構成することができ、不均等コンバイナは、第3の増幅器経路からの、増幅された第3の電力レベル信号を、第1および第2の増幅器経路からの増幅された第1および第2の電力レベル信号と共に受けて合成するようにさらに構成することができる。
【0024】
不均等電力スプリッタは、入力信号をある電力分割比で分割するように構成することができ、不均等電力コンバイナは、増幅された第1の電力レベル信号と増幅された第2の電力レベル信号とを、その電力分割比と同じ比で合成するように構成される。
【0025】
不均等電力スプリッタは入力信号を、第1の出力ノードにおいて−AdBの信号に、第2の出力ノードにおいて−BdBの信号に、第3の出力ノードにおいて−CdBの信号に分割するように構成することができ、不均等コンバイナは、−AdBのレベルの増幅された第1の電力レベル信号と、−BdBのレベルの増幅された第2の電力レベル信号と、−CdBのレベルの増幅された第3の電力レベル信号とを合成するように構成することができ、AとBは等しくなく、かつAとCは等しくない。いくつかの実施形態では、Aは−1.5に等しく、Bは−8.4に等しく、Cは−8.4に等しい。
【0026】
第1のトランジスタ増幅器をA/B級で動作するようにバイアスし、第2のトランジスタ増幅器をB級またはC級で動作するようにバイアスし、第3のトランジスタ増幅器をC級で動作するようにバイアスすることができる。
【0027】
第1のトランジスタ増幅器は第1のゲート幅を有し、第2のトランジスタ増幅器は第1のゲート幅より広い第2のゲート幅を有し、第3のトランジスタ増幅器は第1のゲート幅より広い第3のゲート幅を有することができる。
【0028】
電力増幅回路は、第1のトランジスタ増幅器と不均等コンバイナの間に第1の伝送路を、第2のトランジスタ増幅器と不均等コンバイナの間に第2の伝送路を、第3のトランジスタ増幅器と不均等コンバイナの間に第3の伝送路をさらに含むことができる。第1の伝送路は、第2の伝送路または第3の伝送路の位相長と異なる位相長を有することができる。
【0029】
さらなる実施形態による電力増幅回路は、入力信号を受けて増幅するように構成された第1のトランジスタ増幅器と、入力信号を比に応じて増減した(scaled)変形信号(version)を受けて増幅するように構成され第1のトランジスタ増幅器と異なる動作の級にバイアスされた第2のトランジスタ増幅器と、第1のトランジスタ増幅器により増幅された第1の電力レベル信号出力および第2のトランジスタ増幅器により増幅された第2の電力レベル信号出力を1に等しくない電力合成比で受けて合成するように構成された不均等コンバイナとを含む。
【0030】
添付の図面は、本発明のさらなる理解をもたらすために含まれかつ本願の一部として組み込まれて本願の一部を構成するものであり、本発明のある実施形態を図示している。
【図面の簡単な説明】
【0031】
【図1A】ドハティ増幅器の一構成を示す図である。
【図1B】ドハティ増幅器の別の構成を示す図である。
【図1C】ドハティ増幅器のさらに別の構成を示す図である。
【図2】いくつかの実施形態によるツーウェイの先進的電力生成増幅器回路の回路図を示す図である。
【図3】いくつかの実施形態によるスリーウェイの先進的電力生成増幅器回路の回路図を示す図である。
【図4A】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図4B】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図4C】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【図5A】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【図5B】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、入力および出力反射係数(reflection coefficient)を示すシミュレーション結果のグラフを示す図である。
【図5C】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図6A】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図6B】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図6C】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【発明を実施するための形態】
【0032】
次に、本発明の実施形態を示す添付の図面を参照して、本発明の実施形態をより詳細に以下に説明する。しかしながら、本発明は多くの異なる形式で具現することが可能であり、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示が徹底的および完全となり、本発明の範囲が当業者に十分に伝わるように提供される。全体を通して、同じ番号は同じ要素を示す。
【0033】
第1、第2などの用語は、本明細書において、種々の要素を説明するために使用することができるが、これらの要素がこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は単に、1つの要素を別の要素と区別するために使われるにすぎない。例えば、本発明の範囲を逸脱することがなければ、第1の要素が第2の要素と称されてもよく、同様に、第2の要素が第1の要素と称されてもよい。本明細書で使われる場合、用語「および/または」は、1つまたは複数の、関連する列挙された事項のありとあらゆる組合せを含む。
【0034】
本明細書で使われる専門用語は、単に、特定の実施形態を説明することが目的であり、本発明を限定することを意図していない。本明細書で使われる場合、単数形「a」、「an」および「the」は、文脈が明確に複数形を示していない限り、複数形をも含むことを意図している。さらに、用語「comprises」、「comprising」、「includes」および/または「including」は、本明細書で使われる場合は、定まった特徴、整数、手段、動作、要素、および/または構成要素の存在を明記するが、1つまたは複数の他の特徴、整数、手段、動作、要素、構成要素、および/またはそれらのグループの存在、あるいは追加を排除しないことが理解されよう。
【0035】
別段に定義しない限りは、本明細書で使われるすべての用語(技術用語および科学用語を含む)は、本発明が属する技術分野の当業者により一般的に理解される意味と同じ意味を有する。さらに、本明細書で使われる用語は、本明細書の文脈および関連技術における意味と一致する意味を有するものと解釈されるべきであり、本明細書の中で明確にそのように定義されない限り、理想化された意味で、または過度に形式的な意味で解釈されるものではない。
【0036】
本発明のいくつかの実施形態は、様々な通信アプリケーションにおいて一般的に使われるバックオフされた(リニアな)条件下で、向上した効率を有することができる電力増幅回路を提供する。いくつかの実施形態による回路は、トランジスタおよび各経路が異なってバイアスおよび整合された並列増幅器経路を含む。入力電力は並列増幅器間で不均等に分割され、トランジスタは経路毎に異なってバイアスされるので、各増幅器が電力をもたらす点は異なる。このような増幅回路を、本明細書では、先進的電力生成増幅器(PPGA)と呼ぶ。
【0037】
個別の経路によりもたらされた電力は、不均等電力コンバイナで合成される。不均等電力コンバイナは、増幅器の入力側の電力スプリッタをミラーリングする(mirror)ことができる。各増幅器経路における増幅器は、(異なるバイアスおよび異なる電力分割のために)異なる入力電力レベルにおいてオンになるので、圧縮点より低い出力電力レベルにおける増幅回路の効率を、従来の「シングルエンド(single ended)」増幅器に比べて著しく向上させることができる。
【0038】
いくつかの実施形態による回路は、各トランジスタの経路の出力において直接合成ノードがなくてもよいので、ドハティ増幅器配置と区別することができる。すなわち、いくつかの実施形態により提供される出力コンバイナは、異なる増幅器チェーン(chain)の間に絶縁(isolation)をもたらす。したがって、並列増幅器のうちの1つがオンになる場合、回路中のいずれの他の増幅器に与えられるインピーダンスも変化しない。
【0039】
いくつかの実施形態による、ツーウェイの先進的電力生成増幅器(PPGA)の回路50を図2に示す。この図に示すように、PPGA50は、不均等電力スプリッタ52に結合された入力ノード51を含む。一般に、不均等電力スプリッタは、入力信号を、不均等な電力レベルを有する2つ以上の出力信号に分割する。図2に示す実施形態では、不均等電力スプリッタ52は入力電力を分割して、第1の増幅器経路55Aに−1dBを加え、かつ第2の増幅器経路55Bに−6.9dBを加える。
【0040】
第1の増幅器経路55Aは第1のトランジスタ増幅器53Aを含み、かつ第2の増幅器経路55Bは第2のトランジスタ増幅器53Bを含む。第1および第2のトランジスタ増幅器53A、53Bは、それぞれ50オームの伝送路54A、54Bを介して不均等コンバイナ57に接続される。一般に、不均等コンバイナは、2以上の不均等電力の入力信号を単一の出力信号に合成する。例えば、−1dB/−6dBの不均等コンバイナに対して、1.26ワットおよび4ワットの電力レベルが適切なポートに入力された場合は、次いで5.26ワットの全電力が出力される。伝送路54A、54Bの位相は、回路の利得平坦度および効率を改善するように選択することができる。具体的には、伝送路54Aと54Bの間に位相差をもたらすことにより、回路の利得平坦度および効率を改善することができる。なぜならば、トランジスタ増幅器53Bがオンになり始める時に、経路55Bは異なるインピーダンスを不均等コンバイナ57に与えるからである。不均等コンバイナ57で見られるように、伝送路54Aと54Bの間の位相差が、2経路55A、55Bのインピーダンスを整合するのに役立つ。
【0041】
いくつかの実施形態では、伝送路54Aは0°の電気長(electrical length)をもつことができ、一方、伝送路54Bは15°の電気長をもつことができる。さらなる実施形態では、伝送路54Aは、15°など、0でない電気長をもつことができ、一方、伝送路54Bは、いくつかの実施形態において、伝送路54Aと54Bの間の望ましい位相差を維持する電気長をもつことができる。例えば、伝送路54Aは15°の電気長をもつことができ、一方、伝送路54Bは30°の電気長をもつことができる。
【0042】
不均等コンバイナ57は、不均等スプリッタ52を「ミラーリングする」ことができる。すなわち、不均等コンバイナは、第1の増幅器経路55Aから−1dBを、および第2の増幅器経路55Bから−6.9dBを受けることができる。不均等コンバイナは、−1dBの信号と−6.9dBの信号を合成して、0dB(すなわち、全電力)の合成された信号を、わずかな損失で、または損失なしで出力することができる。しかし、当然のことながら、いくつかの実施形態では、不均等コンバイナ57は、不均等スプリッタ52と異なる比を使用して増幅器経路55A、55Bからの信号を合成することができる。
【0043】
第1のトランジスタ増幅器53Aは、A/B級で動作するようにバイアスすることができ、低入力電力レベルにおいてオンになるように構成することができる。第2のトランジスタ増幅器53Bは、C級で動作するようにバイアスすることができ、入力ノード51に加えられる入力信号の入力電力レベルが第1のトランジスタ増幅器53Aよりも高いレベルにおいてオンになるように構成することができる。WiMaxなど、いくつかのデジタル変調(modulation)方式(scheme)は、比較的高いピーク対平均電力比においてリニア動作を必要とする。第1のトランジスタ増幅器53Aは、高いリニアリティと効率で低い方の電力入力信号を増幅するようにバイアスされ、一方、第2のトランジスタ増幅器53Bは、高いリニアリティと効率で高い方の電力入力信号を増幅するようにバイアスされる。
【0044】
第1および第2のトランジスタ増幅器53A、53Bは、GaNベースの高電子移動度トランジスタ(high electron mobility transistor)(HEMT)などのRF電力トランジスタを含むことができる。本発明の実施形態において使用することができるGaNベースのHEMTに適した構造は、例えば、本願と同一譲受人に譲渡された特許文献3および2001年7月12日出願で2002年6月6日公開の表題「Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same」(特許文献4)、2001年5月11日出願で2002年11月14日公開のSmorchkovaなどによる表題「Group Iii Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer」(特許文献5)、および2003年7月11日出願で2004年4月1日公開の表題「Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses」(特許文献6)に記載されており、本開示は、参照によりその全体を本明細書に組み込む。シリコン(silicon)LDMOS、シリコンカーバイド(silicon carbide)MESFET、GaAs HEMT、および/またはSiGe HBTなど、他の形式のトランジスタを使用することができる。
【0045】
いくつかの実施形態では、第1および第2のトランジスタ増幅器53A、53Bは等しい大きさであってよい(すなわち、同じゲート幅などを有してよい)。しかしながら、いくつかの実施形態では、トランジスタは異なるゲート幅を有することができ、それにより向上したバックアップ(backup)効率および/または増幅器利得をもたらすことができる。例えば、第1のトランジスタ増幅器53Aは、第2のトランジスタ増幅器53Bに比べてより短いゲート幅を有することができる。したがって、第2のトランジスタ増幅器は、より高い電力レベルにおいてオンになるようにバイアスされ、高度のリニアリティを保持しながら、より高い入力電力条件のもとでより高い出力電力を生成することができる。
【0046】
合成された信号は、90°のインピーダンス整合変成器58を介して、インピーダンスRを有する負荷59に加えられる。当然のことながら、用語「変成器」は、本明細書では、入力信号の位相を変えることができる任意の無効分(reactive component)を含むような一般的な意味で使用され、例えば伝送路を含むことができる。
【0047】
回路の出力における変成器58を最適化することによって、PPGA回路50の利得および入力/出力リターンロス(return loss)に対するいくつかの改善を実現することができる。いくつかの実施形態では、直列コンデンサ56が回路50の入力に設けられ、このコンデンサは、不均等電力スプリッタ52を介して入力ポート51に戻る反射を制限するのに寄与することができる。すなわち、不均等電力スプリッタ52など、同相の電力スプリッタは、入力ポートと出力ポートの間の絶縁をほとんど有さないことができる。第2のトランジスタ53Bがオンになり始めるときに、電力スプリッタ52の出力に与えられるインピーダンスは変化することができる。入力に直列コンデンサ56を設けることにより、回路の平均入力インピーダンスの増加に寄与することができ、それにより回路の入力反射係数が改善される。
【0048】
いくつかの実施形態によるスリーウェイの先進的電力生成増幅器(PPGA)の回路60を、図3に示す。スリーウェイPPGAは、ツーウェイPPGA回路に比べて、より高いバックアップ電力条件において、改善された効率を示すことができる。図3に示すように、スリーウェイPPGA60は、不均等電力スプリッタ62に結合された入力ノード61を含む。図3に示す実施形態では、不均等電力スプリッタ62は入力電力を分割して、第1の増幅器経路65Aに−1.5dBを、第2の増幅器経路65Bに−8.4dBを、第3の増幅器経路65Cに−8.4dBを加える。
【0049】
第1の増幅器経路65Aは第1のトランジスタ増幅器63Aを含み、第2の増幅器経路65Bは第2のトランジスタ増幅器63Bを含み、第3の増幅器経路65Cは第3のトランジスタ増幅器63Cを含む。第1、第2および第3のトランジスタ増幅器63A、63B、および63Cは、それぞれ50オームの伝送路64A、64B、および64Cを介して不均等コンバイナ67に接続される。伝送路64A、64B、および64Cは、コンバイナ67に見られるように、整合された出力インピーダンスをもたらすように選択された電気長を有することができる。
【0050】
不均等コンバイナ67は、不均等スプリッタ62を「ミラーリングする」ことができる。すなわち、不均等コンバイナは、第1の増幅器経路65Aから−1.8dBを、ならびに第2および第3の増幅器経路65B、65Cのそれぞれから−8.4dBを受けることができる。不均等コンバイナは、−1.8dBの信号と2つの−8.4dBの信号とを合成して、0dB(すなわち、全電力)の合成された信号を、わずかな損失で、または損失なしで出力することができる。しかしながら、いくつかの実施形態において、不均等コンバイナ67は、不均等スプリッタ62と異なる比を使用して、増幅器経路65A、65B、65Cからの信号を合成することができる。
【0051】
第1のトランジスタ増幅器63Aは、A/B級で動作するようにバイアスすることができ、低入力電力レベルでオンになるように構成することができる。第2および第3のトランジスタ増幅器63B、63Cは、C級で動作するようにバイアスすることができ、より高い入力電力レベルにおいてオンになるように構成することができる。いくつかの実施形態では、トランジスタ増幅器63A―63Cに対するバイアス点のすべてが異なることができる。例えば、第1のトランジスタ増幅器63Aは、A/B級で動作するようにバイアスすることができ、第2のトランジスタ増幅器63Bは、B級で動作するようにバイアスすることができ、第3のトランジスタ増幅器63Cは、C級で動作するようにバイアスすることができ、それにより3つの増幅器のすべては、入力電力が増加するにつれて、連続してオンになる。
【0052】
合成された信号は、90°のインピーダンス整合変成器68を介して、インピーダンスRを有する負荷69に加えられる。
【0053】
したがって、いくつかの実施形態による回路は、トランジスタの経路への入力において、不均等ウィルキンソンディバイダ(Wilkinson divider)など、不均等同相電力ディバイダを含むことができるだけでなく、出力において、同じく同相の不均等電力コンバイナを含むことができる。トランジスタ間には、直接接続は存在しなくてよい。増幅器経路中のトランジスタは異なってバイアスされて、異なる入力RF電力レベルを有し、したがってトランジスタは段階的に異なる電力レベルにおいてオンになる。すべての経路が十分に電力を供給されたとき、同等サイズのシングルエンドの本発明の増幅器と同様に、全出力電力が達成される。いくつかの実施形態による増幅回路は、トランジスタ整合ネットワークによって、かついかなる追加の構成要素にもよらずに、制御される帯域幅を有することができる。したがって、いくつかの実施形態による増幅回路は、周波数の関数としてより平坦な利得特性のみならず、改善された効率向上帯域幅も有することができる。
【0054】
加えて、いくつかの実施形態による増幅器回路は、不均等同相スプリッタ、カプラ(coupler)、またはカッドパワー(quad power)コンバイナを使用することができるので、駆動レベルをドハティ回路と比較して、回路の出力リターンロスはより大きく、かつより一定にすることができる。ドハティ回路では、出力リターンロスは、ドハティ合成ノードを介して結合される本発明の駆動レベルに直接的に関係している。
【0055】
GaN HEMTトランジスタを使用するPPGA回路の2つの実施形態がシミュレートされた。第1のシミュレートされた回路は、図2に示すように、−1dBおよび−6.9dBのスプリッタ/コンバイナを含む、ツーウェイPPGA回路である。第2の回路は、図3に示すように、−1.5dB、−8.4dB、および−8.4dBのスプリッタ/コンバイナを含む、スリーウェイPPGA回路である。
【0056】
図4Aは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフである。いくつかの実施形態によるツーウェイの先進的電力生成増幅器(PPGA)が、図2に示す入力コンデンサ56または変成器58が無い状態で、3.6GHzにおいてシミュレートされた。また、両増幅器がA/B級にバイアスされ、入力電力が増幅器間に等しく分割された、従来型(非ドハティ(non−Doherty))並列増幅器トポロジー(topology)もシミュレートされた。従来型増幅器の出力電力(dBm)を曲線102で示し、一方、PPGAの出力電力を曲線104で示す。従来型増幅器の利得(dB)を曲線112で示し、一方、PPGAの利得を曲線114で示す。従来型増幅器の効率(%)を曲線106で示し、一方、PPGAの効率を曲線108で示す。PPGAの効率は、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接している。
【0057】
図4Bは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路、ならびに従来型並列増幅器に対する、3.3GHzから3.9GHzの動作周波数範囲全体にわたる、電力、効率および利得を示すシミュレーション結果のグラフである。従来型増幅器の出力電力(dBm)を一群の曲線102aで示し、一方、PPGAの出力電力を一群の曲線104aで示す。従来型増幅器の利得(dB)を一群の曲線112aで示し、一方、PPGAの利得を一群の曲線114aで示す。従来型増幅器の効率(%)を一群の曲線106aで示し、一方、PPGAの効率を一群の曲線108aで示す。PPGAの効率は、周波数範囲全体にわたって、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接したままである。
【0058】
図4Cは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフ120である。この図に示すように、利得は、動作周波数範囲全体にわたって比較的平坦なままである。
【0059】
図5Aは、さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフ122である。具体的には、入力コンデンサおよび出力変成器を含むツーウェイPPGAがシミュレートされた。入力コンデンサおよび出力変成器が含まれるときは、利得特性は著しく向上した。
【0060】
図5Bは、入力コンデンサおよび出力変成器を含むツーウェイの先進的電力生成増幅回路に対する、入力および出力反射係数S11およびS22を示すシミュレーション結果のグラフである。
【0061】
図5Cは、入力コンデンサおよび出力変成器を含むツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を、従来型並列増幅器と比較して示すシミュレーション結果のグラフである。従来型増幅器の出力電力を曲線142で示し、一方、PPGAの出力電力を曲線144で示す。従来型増幅器の利得(dB)を曲線152で示し、一方、PPGAの利得を曲線154で示す。従来型増幅器の効率(%)を曲線146で示し、一方、PPGAの効率を曲線148で示す。
【0062】
図6Aは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフである。従来型スリーウェイ増幅器の出力電力(dBm)を曲線202で示し、一方、スリーウェイPPGAの出力電力を曲線204で示す。従来型スリーウェイ増幅器の利得(dB)を曲線212で示し、一方、スリーウェイPPGAの利得を曲線214で示す。従来型スリーウェイ増幅器の効率(%)を曲線206で示し、一方、スリーウェイPPGAの効率を曲線208で示す。スリーウェイPPGAの効率は、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接している。
【0063】
図6Bは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる、電力、効率および利得を示すシミュレーション結果のグラフである。従来型スリーウェイ増幅器の出力電力(dBm)を一群の曲線202aで示し、一方、スリーウェイPPGAの出力電力を一群の曲線204aで示す。従来型スリーウェイ増幅器の利得(dB)を一群の曲線212aで示し、一方、スリーウェイPPGAの利得を一群の曲線214aで示す。従来型スリーウェイ増幅器の効率(%)を一群の曲線206aで示し、一方、スリーウェイPPGAの効率を一群の曲線208aで示す。PPGAの効率は、従来型シングルエンドトポロジーと近接している帯域エッジ付近を除くと、周波数範囲全体にわたって従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接したままである。
【0064】
図6Cは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフである。この図に示すように、増幅器の利得特性は、3.6GHz前後の周波数においては比較的平坦である。
【0065】
本発明のいくつかの実施形態は、例えばFM、QPSK、QAMなど、いくつかの異なる変調方式を使用する、例えばCDMA、W−CDMA、WiMaxなどの、ナローバンドおよびワイドバンドの両アプリケーションに対する高効率通信用電力増幅器において有用である。
【0066】
図面および明細書の中で、本発明の典型的な実施形態を開示し、具体的な用語を使用しているが、それらは一般的かつ説明的な意味で使用されているにすぎず、限定の目的で使用されない。発明の範囲は添付の特許請求の範囲の中で説明されるからである。
【技術分野】
【0001】
本発明は一般に電子回路に関し、より詳細にはRF電力増幅回路に関する。
【背景技術】
【0002】
セルラー通信システムの基地局内で使用される電力増幅器などの電力増幅器は、多くの場合、ピーク電力よりもかなり低い出力電力レベルで動作する。不都合なことに、バックオフ(back−off)電力レベルは、送信機における電力増幅器の効率を低下させる。従来の増幅器では、効率と入力駆動レベルの間には直接的な関連性が存在する。それゆえ、高効率(DCからRFへの変換効率)は、多くの場合、RF入力電力レベルが、増幅器を圧縮(compression)または飽和状態で駆動するのに十分なだけ高くなるまでは得られない。マルチキャリア(multi−carrier)通信システムでは、増幅器ができるだけリニア(linear)であることを保持することが望ましく、高効率のこの領域を使用することはできない。
【0003】
バックオフ電力レベルにおいて改善された効率をもたらす電力増幅回路設計がドハティ(Doherty)増幅回路であり、その回路は、主増幅器すなわちキャリア(carrier)増幅器からの電力と、補助増幅器すなわちピーク(peak)増幅器からの電力を合成する。非特許文献1を参照されたい。従来型のドハティ回路20を図1Aに示す。この図に示すように、入力端子21に加えられる入力信号は、スプリッタ(splitter)22により分割される。スプリッタ22から入力信号を受ける主増幅器すなわちキャリア増幅器23およびピーク増幅器26は、最大電力を最適な効率で負荷Rに送り出すように設計される。キャリア増幅器23はスプリッタ22から直接入力信号を受け、一方、ピーク増幅器26は四分の一波長(90°)変成器(quarter wave(90°)transformer)25を介して入力信号を受ける。キャリア増幅器23の出力は、もう1つの四分の一波長(90°)変成器24を通過し、合成ノード(combining node)27においてピーク増幅器26の出力と合成される。したがって、キャリア増幅器23およびピーク増幅器26の出力は、互いに分離されてはいない。それゆえ、ピーク増幅器26がオンになった場合、キャリア増幅器23に与えられる見掛け上の負荷は変化する。
【0004】
キャリア増幅器23は通常のB級の増幅器としてバイアスされ(biased)、一方、ピーク増幅器26は、ある最低の閾値(threshold)を超える信号を増幅するためだけに設計される。LDMOSパワートランジスタに対して、この回路は、トランジスタをそのピンチオフ(pinch−off)電圧より低くDCバイアスして、C級に類似した動作させることにより達成することができる。2つの増幅器の出力は、特性インピーダンス(characteristic impedance)Rの四分の一波長伝送路(transmission line)24により接続され、最適負荷Rの半分の負荷がピーク増幅器26の出力に取り付けられる。RF入力電力は、ピーク増幅器26への入力において四分の一波長遅延(quarter−wave delay)25を伴って均等に分割され、それにより、2つの増幅器の出力電力が、R/2の負荷28において同相となることが確定する。
【0005】
ドハティ増幅回路は、B級のキャリア増幅器23を、その最適負荷より2倍大きい見掛け上の負荷インピーダンスで動作させることにより、圧縮前の高効率を達成する。(ピーク増幅器26がアクティブになる前は、キャリア増幅器23に与えられる見掛け上の負荷インピーダンスは、四分の一波長変成器24の存在のため2Rである。)したがって、キャリア増幅器23は圧縮し、その最大電力の半分でピーク効率に達する。第2の増幅器すなわちピーク増幅器は、入力信号のピークの間だけアクティブとなる。ピーク増幅器がアクティブであるときは、キャリア増幅器23の出力における見掛け上の負荷インピーダンスは低下する。最高効率は、ピーク増幅器26がその最大電力を出力するときに再び達成される。こうして、キャリア増幅器23は、6dBの出力電力範囲で飽和寸前に保持されて、ピークに近い効率を維持することができる。
【0006】
ドハティ増幅回路への入力RF電力が、ピーク増幅器26をオンにするのに十分でない場合、出力電力のすべては、キャリア増幅器23によって供給される。ピーク増幅器26がオフの場合、その出力インピーダンスは非常に高く、キャリア増幅器23の出力電力は完全に、負荷R/2に送り出される。上述の通り、四分の一波長変成器24を通して実際にキャリア増幅器に与えられる負荷は、2Rである。それゆえ、デバイス電流は、電圧が飽和している間に最大電力で送り出される電流の半分である。その結果、デバイスは、その最大出力電力の半分を送り出すことになる。電流のRFおよびDCの両成分は、それらのピーク値の半分であるので、キャリア増幅器の最大出力電力の半分が最大リニア効率で負荷に供給される状態で、効率はその最大値となる。
【0007】
ピーク増幅器26が飽和するのに十分な入力RF電力が供給される場合は、2つの並列増幅器は、最大出力電力を負荷R/2に均等に送り出している。したがって、各増幅器に対する見掛け上の負荷は最適負荷Rであり、四分の一波長変成器24の両端における負荷はRのままである。ピーク増幅器26は、キャリア増幅器23が丁度飽和し始めるときに動作を開始するように設計される。最大リニア効率は、この点において得られる。入力RF駆動がさらに増加するとピーク増幅器はオンになり、出力電力を負荷に送り出し始める。ピーク増幅器26により供給される追加の電流は、四分の一波長変成器24の出力における負荷インピーダンスを増加させるという影響を及ぼす。変成器24のキャリア増幅器側の端部における効果的な変化は、見掛けの負荷インピーダンスの減少であり、キャリア増幅器23が、その電圧が飽和を維持している間に、より多くの電力を送り出すことを可能にする。ピーク増幅器のデューティファクタ(duty factor)は比較的低いので、リミット間の効率は最大からほんの少し低下するだけである。
【0008】
ドハティ増幅器の出力電力およびピークに近い効率を維持することができる範囲を拡大するために、いくつかの努力がなされてきた。例えば、表題「N-Way RF Power Amplifier Circuit With Increased Back-Off Capability And Power Added Efficiency Using Selected Phase Lengths And Output Impedances」(特許文献1)は、複数のピーク増幅器を有するドハティ増幅器を開示している。フォーウェイ(four−way)ドハティ増幅回路30を図1Bに示す。この図に示すように、キャリア増幅器33および3つのピーク増幅器36A―36Cが備えられており、ピーク増幅器36A―36Cは、90°変成器35A―35Cを介して出力負荷38に接続されている。単独の90°変成器34は、フォーウェイスプリッタ32をキャリア増幅器33に接続している。ピーク増幅器36A―36CそれぞれへのDCバイアスを適切な値に設定することにより、追加されたピーク増幅器が、ドハティ動作を拡大することを可能にする。キャリア増幅器33およびピーク増幅器36A―36Cの出力は、合成ノード37において合成される。上記第1の増幅器に追加されるピーク増幅器それぞれに対し、ピーク効率が維持される電力領域における6dBに相当する増加がある。いくらかの効率上の制限が、Nウェイ(N−way)スプリッタ内の限定された損失に起因して生じる。フォーウェイ増幅器は、効率的な電力の範囲を、理論値で18dB拡大する。フォーウェイ構成は、ツーウェイ(two−way)ドハティ増幅回路に比べて3dBmの総合的電力増加をもたらすことができる。したがって、30ワットのトランジスタを使用する各経路を伴うフォーウェイドハティ配置(キャリア増幅器および3つのピーク増幅器)により、120ワットのピーク増幅器を提供することができる。
【0009】
不均等入力電力分割を有するNウェイドハティ増幅器が、表題「N-Way RF Power Amplifier Circuit With Increased Back-Off Capability And Power Added Efficiency Using Unequal Input Power Division」(特許文献2)に開示されている。不均等入力電力分割を有するスリーウェイ(three−way)ドハティ増幅器40を、図1Cに示す。回路40において、入力電力が分割され、キャリア増幅器43ならびに1つまたは複数のピーク増幅器46A、46Bに不均等に加えられて、増加した電力付加効率(power added efficiency、PAE)およびリニアリティが実現されている。
【0010】
具体的には、入力ポート41に加えられた入力信号は、第1のスプリッタ42Aにより分割される。−4.8dBの信号レベルがキャリア増幅器43に加えられ、一方、−1.8dBの信号レベルが第2のスプリッタ42Bによってさらに分割される。スプリッタ42Bは、−1.8dBの入力信号を均等に分割し、分割した信号を、四分の一波長変成器45A、45Bを介してピーク増幅器46A、46Bに加える。キャリア増幅器およびピーク増幅器の出力は、負荷48に結合されている合成ノード47において合成される。
【0011】
従来のドハティ電力増幅回路では、均等な信号レベルがキャリア増幅器およびピーク増幅器に送り出されるのに対して、本回路は、ピーク増幅器のバイアス点が意図的に閾値に近く設定されているので、有利に、ピーク増幅器(単一または複数)を、キャリア増幅器に比べてより高い信号レベルで駆動することができる。このような不均等電力分割により、均等分割型(equal split version)におけるよりも効率的に、RF信号によってピーク増幅器46A、46Bを励起する(“pumped”)ことが可能となり、それにより閾値付近のトランジスタの相互コンダクタンス(transconductance)特性が補償される。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】米国特許第6791417号明細書
【特許文献2】米国特許第6737922号明細書
【特許文献3】米国特許第6316793号明細書
【特許文献4】米国特許出願公開第2002/0066908号明細書
【特許文献5】米国特許出願公開第2002/0167023号明細書
【特許文献6】米国特許出願公開第2002/0061129号明細書
【非特許文献】
【0013】
【非特許文献1】W.H.ドハティ著、「A New High-Efficiency Power Amplifier for Modulated Waves」、Proc.IRE、第24巻、第9号、1936年、p.1163―1182
【発明の概要】
【発明が解決しようとする課題】
【0014】
ドハティ増幅器の1つの潜在的欠点が、各トランジスタに取り付けられた四分の一波長変成器、およびトランジスタ出力が合成される直接合成ノードなどの回路構成要素の使用を通して発生する。これらの回路構成要素が増幅器の帯域幅を制限し、それにより、動作周波数範囲全体にわたって、増幅器の効率および/または利得の平坦度が損なわれることがある。
【課題を解決するための手段】
【0015】
いくつかの実施形態による電力増幅回路は、入力信号を受けるように構成された入力ノードと、入力ノードに結合され、不均等電力分割を使用して入力信号を分割し第1の電力レベル信号を第1の出力ノードにかつ第2の電力レベル信号を第2の出力ノードに供給するように構成された不均等電力スプリッタとを含む。第2の電力レベル信号は、第1の電力レベル信号と異なる電力レベルを有する。この回路は、不均等電力スプリッタの第1の出力ノードに結合され、第1の電力レベル信号を受けて増幅するように構成された第1のトランジスタ増幅器を含む第1の増幅器経路と、不均等電力スプリッタの第2の出力ノードに結合され、第2の電力レベル信号を受けて増幅するように構成された第2のトランジスタ増幅器を含む第2の増幅器経路とをさらに含む。第2のトランジスタ増幅器は、第1のトランジスタ増幅器と異なる入力信号の電力レベルにおいてオンになるように構成されている。この回路は、第1の増幅器経路からの増幅された第1の電力レベル信号と、第2の増幅器経路からの増幅された第2の電力レベル信号とを受けて合成するように構成された不均等コンバイナ(combiner)をさらに含む。
【0016】
第1のトランジスタ増幅器はA/B級で動作するようにバイアスすることができ、第2のトランジスタ増幅器はC級で動作するようにバイアスすることができる。
【0017】
不均等電力スプリッタは、入力信号をある電力分割比で分割するように構成することができ、不均等電力コンバイナは、増幅された第1の電力レベル信号と増幅された第2の電力レベル信号とを、この電力分割比と同じ比で合成するように構成することができる。
【0018】
不均等電力スプリッタは、入力信号を第1の出力ノードにおいて−AdBの信号にかつ第2の出力ノードにおいて−BdBの信号に分割するように構成することができ、不均等電力コンバイナは、−AdBのレベルの増幅された第1の電力レベル信号と−BdBのレベルの増幅された第2の電力レベル信号とを合成するように構成することができ、ここでAとBは等しくない。いくつかの実施形態では、Aは−1に等しく、かつBは−6.9に等しい。
【0019】
電力増幅回路は、入力ノードと不均等電力スプリッタの間に結合された入力コンデンサをさらに含むことができる。電力増幅回路は、不均等コンバイナの出力に結合された変成器をさらに含むことができる。
【0020】
第1のトランジスタ増幅器は、第1のゲート幅を有することができ、第2のトランジスタ増幅器は、第1のゲート幅より広い第2のゲート幅を有することができる。
【0021】
電力増幅回路は、第1のトランジスタ増幅器と不均等コンバイナの間に第1の伝送路と第2のトランジスタ増幅器と不均等コンバイナの間に第2の伝送路とをさらに含むことができる。第1の伝送路は、第2の伝送路の位相長(phase length)と異なる位相長を有することができる。
【0022】
不均等スプリッタは同相スプリッタを含むことができ、不均等コンバイナは同相コンバイナを含むことができる。
【0023】
不均等電力スプリッタは、第3の電力レベル信号を第3の出力ノードに供給するようにさらに構成することができる。第3の電力レベル信号は、第1の電力レベル信号と異なる電力レベルを有することができる。電力増幅器は、不均等電力スプリッタの第3の出力ノードに結合され、第3の電力レベル信号を受けて増幅するように構成された第3のトランジスタ増幅器を含む第3の増幅器経路をさらに含むことができる。第3のトランジスタ増幅器は、第1または第2のトランジスタ増幅器と異なる電力レベルにおいてオンになるように構成することができ、不均等コンバイナは、第3の増幅器経路からの、増幅された第3の電力レベル信号を、第1および第2の増幅器経路からの増幅された第1および第2の電力レベル信号と共に受けて合成するようにさらに構成することができる。
【0024】
不均等電力スプリッタは、入力信号をある電力分割比で分割するように構成することができ、不均等電力コンバイナは、増幅された第1の電力レベル信号と増幅された第2の電力レベル信号とを、その電力分割比と同じ比で合成するように構成される。
【0025】
不均等電力スプリッタは入力信号を、第1の出力ノードにおいて−AdBの信号に、第2の出力ノードにおいて−BdBの信号に、第3の出力ノードにおいて−CdBの信号に分割するように構成することができ、不均等コンバイナは、−AdBのレベルの増幅された第1の電力レベル信号と、−BdBのレベルの増幅された第2の電力レベル信号と、−CdBのレベルの増幅された第3の電力レベル信号とを合成するように構成することができ、AとBは等しくなく、かつAとCは等しくない。いくつかの実施形態では、Aは−1.5に等しく、Bは−8.4に等しく、Cは−8.4に等しい。
【0026】
第1のトランジスタ増幅器をA/B級で動作するようにバイアスし、第2のトランジスタ増幅器をB級またはC級で動作するようにバイアスし、第3のトランジスタ増幅器をC級で動作するようにバイアスすることができる。
【0027】
第1のトランジスタ増幅器は第1のゲート幅を有し、第2のトランジスタ増幅器は第1のゲート幅より広い第2のゲート幅を有し、第3のトランジスタ増幅器は第1のゲート幅より広い第3のゲート幅を有することができる。
【0028】
電力増幅回路は、第1のトランジスタ増幅器と不均等コンバイナの間に第1の伝送路を、第2のトランジスタ増幅器と不均等コンバイナの間に第2の伝送路を、第3のトランジスタ増幅器と不均等コンバイナの間に第3の伝送路をさらに含むことができる。第1の伝送路は、第2の伝送路または第3の伝送路の位相長と異なる位相長を有することができる。
【0029】
さらなる実施形態による電力増幅回路は、入力信号を受けて増幅するように構成された第1のトランジスタ増幅器と、入力信号を比に応じて増減した(scaled)変形信号(version)を受けて増幅するように構成され第1のトランジスタ増幅器と異なる動作の級にバイアスされた第2のトランジスタ増幅器と、第1のトランジスタ増幅器により増幅された第1の電力レベル信号出力および第2のトランジスタ増幅器により増幅された第2の電力レベル信号出力を1に等しくない電力合成比で受けて合成するように構成された不均等コンバイナとを含む。
【0030】
添付の図面は、本発明のさらなる理解をもたらすために含まれかつ本願の一部として組み込まれて本願の一部を構成するものであり、本発明のある実施形態を図示している。
【図面の簡単な説明】
【0031】
【図1A】ドハティ増幅器の一構成を示す図である。
【図1B】ドハティ増幅器の別の構成を示す図である。
【図1C】ドハティ増幅器のさらに別の構成を示す図である。
【図2】いくつかの実施形態によるツーウェイの先進的電力生成増幅器回路の回路図を示す図である。
【図3】いくつかの実施形態によるスリーウェイの先進的電力生成増幅器回路の回路図を示す図である。
【図4A】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図4B】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図4C】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【図5A】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【図5B】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、入力および出力反射係数(reflection coefficient)を示すシミュレーション結果のグラフを示す図である。
【図5C】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図6A】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図6B】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図6C】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【発明を実施するための形態】
【0032】
次に、本発明の実施形態を示す添付の図面を参照して、本発明の実施形態をより詳細に以下に説明する。しかしながら、本発明は多くの異なる形式で具現することが可能であり、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示が徹底的および完全となり、本発明の範囲が当業者に十分に伝わるように提供される。全体を通して、同じ番号は同じ要素を示す。
【0033】
第1、第2などの用語は、本明細書において、種々の要素を説明するために使用することができるが、これらの要素がこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は単に、1つの要素を別の要素と区別するために使われるにすぎない。例えば、本発明の範囲を逸脱することがなければ、第1の要素が第2の要素と称されてもよく、同様に、第2の要素が第1の要素と称されてもよい。本明細書で使われる場合、用語「および/または」は、1つまたは複数の、関連する列挙された事項のありとあらゆる組合せを含む。
【0034】
本明細書で使われる専門用語は、単に、特定の実施形態を説明することが目的であり、本発明を限定することを意図していない。本明細書で使われる場合、単数形「a」、「an」および「the」は、文脈が明確に複数形を示していない限り、複数形をも含むことを意図している。さらに、用語「comprises」、「comprising」、「includes」および/または「including」は、本明細書で使われる場合は、定まった特徴、整数、手段、動作、要素、および/または構成要素の存在を明記するが、1つまたは複数の他の特徴、整数、手段、動作、要素、構成要素、および/またはそれらのグループの存在、あるいは追加を排除しないことが理解されよう。
【0035】
別段に定義しない限りは、本明細書で使われるすべての用語(技術用語および科学用語を含む)は、本発明が属する技術分野の当業者により一般的に理解される意味と同じ意味を有する。さらに、本明細書で使われる用語は、本明細書の文脈および関連技術における意味と一致する意味を有するものと解釈されるべきであり、本明細書の中で明確にそのように定義されない限り、理想化された意味で、または過度に形式的な意味で解釈されるものではない。
【0036】
本発明のいくつかの実施形態は、様々な通信アプリケーションにおいて一般的に使われるバックオフされた(リニアな)条件下で、向上した効率を有することができる電力増幅回路を提供する。いくつかの実施形態による回路は、トランジスタおよび各経路が異なってバイアスおよび整合された並列増幅器経路を含む。入力電力は並列増幅器間で不均等に分割され、トランジスタは経路毎に異なってバイアスされるので、各増幅器が電力をもたらす点は異なる。このような増幅回路を、本明細書では、先進的電力生成増幅器(PPGA)と呼ぶ。
【0037】
個別の経路によりもたらされた電力は、不均等電力コンバイナで合成される。不均等電力コンバイナは、増幅器の入力側の電力スプリッタをミラーリングする(mirror)ことができる。各増幅器経路における増幅器は、(異なるバイアスおよび異なる電力分割のために)異なる入力電力レベルにおいてオンになるので、圧縮点より低い出力電力レベルにおける増幅回路の効率を、従来の「シングルエンド(single ended)」増幅器に比べて著しく向上させることができる。
【0038】
いくつかの実施形態による回路は、各トランジスタの経路の出力において直接合成ノードがなくてもよいので、ドハティ増幅器配置と区別することができる。すなわち、いくつかの実施形態により提供される出力コンバイナは、異なる増幅器チェーン(chain)の間に絶縁(isolation)をもたらす。したがって、並列増幅器のうちの1つがオンになる場合、回路中のいずれの他の増幅器に与えられるインピーダンスも変化しない。
【0039】
いくつかの実施形態による、ツーウェイの先進的電力生成増幅器(PPGA)の回路50を図2に示す。この図に示すように、PPGA50は、不均等電力スプリッタ52に結合された入力ノード51を含む。一般に、不均等電力スプリッタは、入力信号を、不均等な電力レベルを有する2つ以上の出力信号に分割する。図2に示す実施形態では、不均等電力スプリッタ52は入力電力を分割して、第1の増幅器経路55Aに−1dBを加え、かつ第2の増幅器経路55Bに−6.9dBを加える。
【0040】
第1の増幅器経路55Aは第1のトランジスタ増幅器53Aを含み、かつ第2の増幅器経路55Bは第2のトランジスタ増幅器53Bを含む。第1および第2のトランジスタ増幅器53A、53Bは、それぞれ50オームの伝送路54A、54Bを介して不均等コンバイナ57に接続される。一般に、不均等コンバイナは、2以上の不均等電力の入力信号を単一の出力信号に合成する。例えば、−1dB/−6dBの不均等コンバイナに対して、1.26ワットおよび4ワットの電力レベルが適切なポートに入力された場合は、次いで5.26ワットの全電力が出力される。伝送路54A、54Bの位相は、回路の利得平坦度および効率を改善するように選択することができる。具体的には、伝送路54Aと54Bの間に位相差をもたらすことにより、回路の利得平坦度および効率を改善することができる。なぜならば、トランジスタ増幅器53Bがオンになり始める時に、経路55Bは異なるインピーダンスを不均等コンバイナ57に与えるからである。不均等コンバイナ57で見られるように、伝送路54Aと54Bの間の位相差が、2経路55A、55Bのインピーダンスを整合するのに役立つ。
【0041】
いくつかの実施形態では、伝送路54Aは0°の電気長(electrical length)をもつことができ、一方、伝送路54Bは15°の電気長をもつことができる。さらなる実施形態では、伝送路54Aは、15°など、0でない電気長をもつことができ、一方、伝送路54Bは、いくつかの実施形態において、伝送路54Aと54Bの間の望ましい位相差を維持する電気長をもつことができる。例えば、伝送路54Aは15°の電気長をもつことができ、一方、伝送路54Bは30°の電気長をもつことができる。
【0042】
不均等コンバイナ57は、不均等スプリッタ52を「ミラーリングする」ことができる。すなわち、不均等コンバイナは、第1の増幅器経路55Aから−1dBを、および第2の増幅器経路55Bから−6.9dBを受けることができる。不均等コンバイナは、−1dBの信号と−6.9dBの信号を合成して、0dB(すなわち、全電力)の合成された信号を、わずかな損失で、または損失なしで出力することができる。しかし、当然のことながら、いくつかの実施形態では、不均等コンバイナ57は、不均等スプリッタ52と異なる比を使用して増幅器経路55A、55Bからの信号を合成することができる。
【0043】
第1のトランジスタ増幅器53Aは、A/B級で動作するようにバイアスすることができ、低入力電力レベルにおいてオンになるように構成することができる。第2のトランジスタ増幅器53Bは、C級で動作するようにバイアスすることができ、入力ノード51に加えられる入力信号の入力電力レベルが第1のトランジスタ増幅器53Aよりも高いレベルにおいてオンになるように構成することができる。WiMaxなど、いくつかのデジタル変調(modulation)方式(scheme)は、比較的高いピーク対平均電力比においてリニア動作を必要とする。第1のトランジスタ増幅器53Aは、高いリニアリティと効率で低い方の電力入力信号を増幅するようにバイアスされ、一方、第2のトランジスタ増幅器53Bは、高いリニアリティと効率で高い方の電力入力信号を増幅するようにバイアスされる。
【0044】
第1および第2のトランジスタ増幅器53A、53Bは、GaNベースの高電子移動度トランジスタ(high electron mobility transistor)(HEMT)などのRF電力トランジスタを含むことができる。本発明の実施形態において使用することができるGaNベースのHEMTに適した構造は、例えば、本願と同一譲受人に譲渡された特許文献3および2001年7月12日出願で2002年6月6日公開の表題「Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same」(特許文献4)、2001年5月11日出願で2002年11月14日公開のSmorchkovaなどによる表題「Group Iii Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer」(特許文献5)、および2003年7月11日出願で2004年4月1日公開の表題「Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses」(特許文献6)に記載されており、本開示は、参照によりその全体を本明細書に組み込む。シリコン(silicon)LDMOS、シリコンカーバイド(silicon carbide)MESFET、GaAs HEMT、および/またはSiGe HBTなど、他の形式のトランジスタを使用することができる。
【0045】
いくつかの実施形態では、第1および第2のトランジスタ増幅器53A、53Bは等しい大きさであってよい(すなわち、同じゲート幅などを有してよい)。しかしながら、いくつかの実施形態では、トランジスタは異なるゲート幅を有することができ、それにより向上したバックアップ(backup)効率および/または増幅器利得をもたらすことができる。例えば、第1のトランジスタ増幅器53Aは、第2のトランジスタ増幅器53Bに比べてより短いゲート幅を有することができる。したがって、第2のトランジスタ増幅器は、より高い電力レベルにおいてオンになるようにバイアスされ、高度のリニアリティを保持しながら、より高い入力電力条件のもとでより高い出力電力を生成することができる。
【0046】
合成された信号は、90°のインピーダンス整合変成器58を介して、インピーダンスRを有する負荷59に加えられる。当然のことながら、用語「変成器」は、本明細書では、入力信号の位相を変えることができる任意の無効分(reactive component)を含むような一般的な意味で使用され、例えば伝送路を含むことができる。
【0047】
回路の出力における変成器58を最適化することによって、PPGA回路50の利得および入力/出力リターンロス(return loss)に対するいくつかの改善を実現することができる。いくつかの実施形態では、直列コンデンサ56が回路50の入力に設けられ、このコンデンサは、不均等電力スプリッタ52を介して入力ポート51に戻る反射を制限するのに寄与することができる。すなわち、不均等電力スプリッタ52など、同相の電力スプリッタは、入力ポートと出力ポートの間の絶縁をほとんど有さないことができる。第2のトランジスタ53Bがオンになり始めるときに、電力スプリッタ52の出力に与えられるインピーダンスは変化することができる。入力に直列コンデンサ56を設けることにより、回路の平均入力インピーダンスの増加に寄与することができ、それにより回路の入力反射係数が改善される。
【0048】
いくつかの実施形態によるスリーウェイの先進的電力生成増幅器(PPGA)の回路60を、図3に示す。スリーウェイPPGAは、ツーウェイPPGA回路に比べて、より高いバックアップ電力条件において、改善された効率を示すことができる。図3に示すように、スリーウェイPPGA60は、不均等電力スプリッタ62に結合された入力ノード61を含む。図3に示す実施形態では、不均等電力スプリッタ62は入力電力を分割して、第1の増幅器経路65Aに−1.5dBを、第2の増幅器経路65Bに−8.4dBを、第3の増幅器経路65Cに−8.4dBを加える。
【0049】
第1の増幅器経路65Aは第1のトランジスタ増幅器63Aを含み、第2の増幅器経路65Bは第2のトランジスタ増幅器63Bを含み、第3の増幅器経路65Cは第3のトランジスタ増幅器63Cを含む。第1、第2および第3のトランジスタ増幅器63A、63B、および63Cは、それぞれ50オームの伝送路64A、64B、および64Cを介して不均等コンバイナ67に接続される。伝送路64A、64B、および64Cは、コンバイナ67に見られるように、整合された出力インピーダンスをもたらすように選択された電気長を有することができる。
【0050】
不均等コンバイナ67は、不均等スプリッタ62を「ミラーリングする」ことができる。すなわち、不均等コンバイナは、第1の増幅器経路65Aから−1.8dBを、ならびに第2および第3の増幅器経路65B、65Cのそれぞれから−8.4dBを受けることができる。不均等コンバイナは、−1.8dBの信号と2つの−8.4dBの信号とを合成して、0dB(すなわち、全電力)の合成された信号を、わずかな損失で、または損失なしで出力することができる。しかしながら、いくつかの実施形態において、不均等コンバイナ67は、不均等スプリッタ62と異なる比を使用して、増幅器経路65A、65B、65Cからの信号を合成することができる。
【0051】
第1のトランジスタ増幅器63Aは、A/B級で動作するようにバイアスすることができ、低入力電力レベルでオンになるように構成することができる。第2および第3のトランジスタ増幅器63B、63Cは、C級で動作するようにバイアスすることができ、より高い入力電力レベルにおいてオンになるように構成することができる。いくつかの実施形態では、トランジスタ増幅器63A―63Cに対するバイアス点のすべてが異なることができる。例えば、第1のトランジスタ増幅器63Aは、A/B級で動作するようにバイアスすることができ、第2のトランジスタ増幅器63Bは、B級で動作するようにバイアスすることができ、第3のトランジスタ増幅器63Cは、C級で動作するようにバイアスすることができ、それにより3つの増幅器のすべては、入力電力が増加するにつれて、連続してオンになる。
【0052】
合成された信号は、90°のインピーダンス整合変成器68を介して、インピーダンスRを有する負荷69に加えられる。
【0053】
したがって、いくつかの実施形態による回路は、トランジスタの経路への入力において、不均等ウィルキンソンディバイダ(Wilkinson divider)など、不均等同相電力ディバイダを含むことができるだけでなく、出力において、同じく同相の不均等電力コンバイナを含むことができる。トランジスタ間には、直接接続は存在しなくてよい。増幅器経路中のトランジスタは異なってバイアスされて、異なる入力RF電力レベルを有し、したがってトランジスタは段階的に異なる電力レベルにおいてオンになる。すべての経路が十分に電力を供給されたとき、同等サイズのシングルエンドの本発明の増幅器と同様に、全出力電力が達成される。いくつかの実施形態による増幅回路は、トランジスタ整合ネットワークによって、かついかなる追加の構成要素にもよらずに、制御される帯域幅を有することができる。したがって、いくつかの実施形態による増幅回路は、周波数の関数としてより平坦な利得特性のみならず、改善された効率向上帯域幅も有することができる。
【0054】
加えて、いくつかの実施形態による増幅器回路は、不均等同相スプリッタ、カプラ(coupler)、またはカッドパワー(quad power)コンバイナを使用することができるので、駆動レベルをドハティ回路と比較して、回路の出力リターンロスはより大きく、かつより一定にすることができる。ドハティ回路では、出力リターンロスは、ドハティ合成ノードを介して結合される本発明の駆動レベルに直接的に関係している。
【0055】
GaN HEMTトランジスタを使用するPPGA回路の2つの実施形態がシミュレートされた。第1のシミュレートされた回路は、図2に示すように、−1dBおよび−6.9dBのスプリッタ/コンバイナを含む、ツーウェイPPGA回路である。第2の回路は、図3に示すように、−1.5dB、−8.4dB、および−8.4dBのスプリッタ/コンバイナを含む、スリーウェイPPGA回路である。
【0056】
図4Aは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフである。いくつかの実施形態によるツーウェイの先進的電力生成増幅器(PPGA)が、図2に示す入力コンデンサ56または変成器58が無い状態で、3.6GHzにおいてシミュレートされた。また、両増幅器がA/B級にバイアスされ、入力電力が増幅器間に等しく分割された、従来型(非ドハティ(non−Doherty))並列増幅器トポロジー(topology)もシミュレートされた。従来型増幅器の出力電力(dBm)を曲線102で示し、一方、PPGAの出力電力を曲線104で示す。従来型増幅器の利得(dB)を曲線112で示し、一方、PPGAの利得を曲線114で示す。従来型増幅器の効率(%)を曲線106で示し、一方、PPGAの効率を曲線108で示す。PPGAの効率は、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接している。
【0057】
図4Bは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路、ならびに従来型並列増幅器に対する、3.3GHzから3.9GHzの動作周波数範囲全体にわたる、電力、効率および利得を示すシミュレーション結果のグラフである。従来型増幅器の出力電力(dBm)を一群の曲線102aで示し、一方、PPGAの出力電力を一群の曲線104aで示す。従来型増幅器の利得(dB)を一群の曲線112aで示し、一方、PPGAの利得を一群の曲線114aで示す。従来型増幅器の効率(%)を一群の曲線106aで示し、一方、PPGAの効率を一群の曲線108aで示す。PPGAの効率は、周波数範囲全体にわたって、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接したままである。
【0058】
図4Cは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフ120である。この図に示すように、利得は、動作周波数範囲全体にわたって比較的平坦なままである。
【0059】
図5Aは、さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフ122である。具体的には、入力コンデンサおよび出力変成器を含むツーウェイPPGAがシミュレートされた。入力コンデンサおよび出力変成器が含まれるときは、利得特性は著しく向上した。
【0060】
図5Bは、入力コンデンサおよび出力変成器を含むツーウェイの先進的電力生成増幅回路に対する、入力および出力反射係数S11およびS22を示すシミュレーション結果のグラフである。
【0061】
図5Cは、入力コンデンサおよび出力変成器を含むツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を、従来型並列増幅器と比較して示すシミュレーション結果のグラフである。従来型増幅器の出力電力を曲線142で示し、一方、PPGAの出力電力を曲線144で示す。従来型増幅器の利得(dB)を曲線152で示し、一方、PPGAの利得を曲線154で示す。従来型増幅器の効率(%)を曲線146で示し、一方、PPGAの効率を曲線148で示す。
【0062】
図6Aは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフである。従来型スリーウェイ増幅器の出力電力(dBm)を曲線202で示し、一方、スリーウェイPPGAの出力電力を曲線204で示す。従来型スリーウェイ増幅器の利得(dB)を曲線212で示し、一方、スリーウェイPPGAの利得を曲線214で示す。従来型スリーウェイ増幅器の効率(%)を曲線206で示し、一方、スリーウェイPPGAの効率を曲線208で示す。スリーウェイPPGAの効率は、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接している。
【0063】
図6Bは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる、電力、効率および利得を示すシミュレーション結果のグラフである。従来型スリーウェイ増幅器の出力電力(dBm)を一群の曲線202aで示し、一方、スリーウェイPPGAの出力電力を一群の曲線204aで示す。従来型スリーウェイ増幅器の利得(dB)を一群の曲線212aで示し、一方、スリーウェイPPGAの利得を一群の曲線214aで示す。従来型スリーウェイ増幅器の効率(%)を一群の曲線206aで示し、一方、スリーウェイPPGAの効率を一群の曲線208aで示す。PPGAの効率は、従来型シングルエンドトポロジーと近接している帯域エッジ付近を除くと、周波数範囲全体にわたって従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接したままである。
【0064】
図6Cは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフである。この図に示すように、増幅器の利得特性は、3.6GHz前後の周波数においては比較的平坦である。
【0065】
本発明のいくつかの実施形態は、例えばFM、QPSK、QAMなど、いくつかの異なる変調方式を使用する、例えばCDMA、W−CDMA、WiMaxなどの、ナローバンドおよびワイドバンドの両アプリケーションに対する高効率通信用電力増幅器において有用である。
【0066】
図面および明細書の中で、本発明の典型的な実施形態を開示し、具体的な用語を使用しているが、それらは一般的かつ説明的な意味で使用されているにすぎず、限定の目的で使用されない。発明の範囲は添付の特許請求の範囲の中で説明されるからである。
【特許請求の範囲】
【請求項1】
入力信号を受けるように構成された入力ノードと、
前記入力ノードに結合され、不均等電力分割を使用して前記入力信号を分割し第1の電力レベル信号を第1の出力ノードにおよび第2の電力レベル信号を第2の出力ノードに供給するように構成された不均等電力スプリッタにおいて、前記第2の電力レベル信号は、前記第1の電力レベル信号と異なる電力レベルを有する不均等電力スプリッタと、
前記不均等電力スプリッタの前記第1の出力ノードに結合され、前記第1の電力レベル信号を受けて増幅するように構成された第1のトランジスタ増幅器を含む第1の増幅器経路と、
前記不均等電力スプリッタの前記第2の出力ノードに結合され、前記第2の電力レベル信号を受けて増幅するように構成された第2のトランジスタ増幅器を含む第2の増幅器経路において、前記第2のトランジスタ増幅器は、前記第1のトランジスタ増幅器と異なる前記入力信号の電力レベルにおいてオンになるように構成される第2の増幅器経路と、
前記第1の増幅器経路からの前記増幅された第1の電力レベル信号と、前記第2の増幅器経路からの前記増幅された第2の電力レベル信号とを受けて合成するように構成された不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【請求項2】
前記第1のトランジスタ増幅器はA/B級で動作するようにバイアスされ、前記第2のトランジスタ増幅器はC級で動作するようにバイアスされることを特徴とする請求項1に記載の電力増幅回路。
【請求項3】
前記不均等電力スプリッタは前記入力信号をある電力分割比で分割するように構成され、前記不均等電力コンバイナは前記増幅された第1の電力レベル信号と前記増幅された第2の電力レベル信号とを前記電力分割比と同じ比で合成するように構成されることを特徴とする請求項1に記載の電力増幅回路。
【請求項4】
前記不均等電力スプリッタは前記入力信号を前記第1の出力ノードにおいて−AdBの信号に、および前記第2の出力ノードにおいて−BdBの信号に分割するように構成され、前記不均等電力コンバイナは−AdBのレベルの前記増幅された第1の電力レベル信号と−BdBのレベルの前記増幅された第2の電力レベル信号とを合成するように構成され、AとBは等しくないことを特徴とする請求項3に記載の電力増幅回路。
【請求項5】
Aは−1に等しく、かつBは−6.9に等しいことを特徴とする請求項4に記載の電力増幅回路。
【請求項6】
前記入力ノードと前記不均等電力スプリッタの間に結合された入力コンデンサをさらに備えることを特徴とする請求項1に記載の電力増幅回路。
【請求項7】
前記不均等コンバイナの出力に結合された変成器をさらに備えることを特徴とする請求項1に記載の電力増幅回路。
【請求項8】
前記第1のトランジスタ増幅器は第1のゲート幅を有し、前記第2のトランジスタ増幅器は前記第1のゲート幅より広い第2のゲート幅を有することを特徴とする請求項1に記載の電力増幅回路。
【請求項9】
前記第1のトランジスタ増幅器と前記不均等コンバイナの間の第1の伝送路および前記第2のトランジスタ増幅器と前記不均等コンバイナの間の第2の伝送路をさらに備え、前記第1の伝送路は前記第2の伝送路の位相長と異なる位相長を有することを特徴とする請求項1に記載の電力増幅回路。
【請求項10】
前記不均等スプリッタは同相スプリッタを備え、前記不均等コンバイナは同相コンバイナを備えることを特徴とする請求項1に記載の電力増幅回路。
【請求項11】
前記不均等電力スプリッタは、第3の電力レベル信号を第3の出力ノードに供給するようにさらに構成され、前記第3の電力レベル信号は、前記第1の電力レベル信号と異なる電力レベルを有し、前記電力増幅器は、前記不均等電力スプリッタの前記第3の出力ノードに結合され、前記第3の電力レベル信号受けて増幅するように構成された第3のトランジスタ増幅器を含む第3の増幅器経路をさらに備え、前記第3のトランジスタ増幅器は、前記第1または第2のトランジスタ増幅器と異なる電力レベルにおいてオンになるように構成され、前記不均等コンバイナは前記第3の増幅器経路からの前記増幅された第3の電力レベル信号を、前記第1および第2の増幅器経路からの前記増幅された第1および第2の電力レベル信号と共に受けて合成するようにさらに構成されることを特徴とする請求項1に記載の電力増幅回路。
【請求項12】
前記不均等電力スプリッタは前記入力信号をある電力分割比で分割するように構成され、前記不均等電力コンバイナは前記増幅された第1の電力レベル信号と前記増幅された第2の電力レベル信号とを前記電力分割比と同じ比で合成するように構成されることを特徴とする請求項11に記載の電力増幅回路。
【請求項13】
前記不均等電力スプリッタは前記入力信号を前記第1の出力ノードにおいて−AdBの信号に、前記第2の出力ノードにおいて−BdBの信号に、前記第3の出力ノードにおいて−CdBの信号に分割するように構成され、前記不均等電力コンバイナは−AdBのレベルの前記増幅された第1の電力レベル信号と、−BdBのレベルの前記増幅された第2の電力レベル信号と、−CdBのレベルの前記増幅された第3の電力レベル信号とを合成するように構成され、AとBは等しくなくかつAとCは等しくないことを特徴とする請求項12に記載の電力増幅回路。
【請求項14】
Aは−1.5に等しく、Bは−8.4に等しく、Cは−8.4に等しいことを特徴とする請求項13に記載の電力増幅回路。
【請求項15】
前記第1のトランジスタ増幅器はA/B級で動作するようにバイアスされ、前記第2のトランジスタ増幅器はB級またはC級で動作するようにバイアスされ、前記第3のトランジスタ増幅器はC級で動作するようにバイアスされることを特徴とする請求項11に記載の電力増幅回路。
【請求項16】
前記第1のトランジスタ増幅器は第1のゲート幅を有し、前記第2のトランジスタ増幅器は前記第1のゲート幅より広い第2のゲート幅を有し、前記第3のトランジスタ増幅器は前記第1のゲート幅より広い第3のゲート幅を有することを特徴とする請求項11に記載の電力増幅回路。
【請求項17】
前記第1のトランジスタ増幅器と前記不均等コンバイナの間の第1の伝送路、前記第2のトランジスタ増幅器と前記不均等コンバイナの間の第2の伝送路、および前記第3のトランジスタ増幅器と前記不均等コンバイナの間の第3の伝送路をさらに備え、前記第1の伝送路は前記第2の伝送路または前記第3の伝送路の位相長と異なる位相長を有することを特徴とする請求項11に記載の電力増幅回路。
【請求項18】
入力信号を受けて増幅するように構成された第1のトランジスタ増幅器と、
前記入力信号を比に応じて増減した変形信号を受けて増幅するように構成され、前記第1のトランジスタ増幅器と異なる動作の級にバイアスされた第2のトランジスタ増幅器と、
前記第1のトランジスタ増幅器による、前記増幅された第1の電力レベル信号出力、および前記第2のトランジスタ増幅器による、前記増幅された第2の電力レベル信号出力を、1に等しくない電力合成比で受けて合成するように構成された不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【請求項19】
不均等電力分割を使用して入力信号を分割し、第1の電力レベル信号と第2の電力レベル信号とを供給する不均等電力スプリッタと、
前記第1の電力レベル信号を増幅する第1のトランジスタ増幅器を含む第1の増幅器経路と、
前記第2の電力レベル信号を増幅する第2のトランジスタ増幅器を含む第2の増幅器経路において、前記第2のトランジスタ増幅器は前記第1のトランジスタ増幅器と異なる前記入力信号の電力レベルにおいてオンになるように構成される第2の増幅器経路と、
前記増幅された第1の電力レベル信号と前記増幅された第2の電力レベル信号とを合成する不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【請求項1】
入力信号を受けるように構成された入力ノードと、
前記入力ノードに結合され、不均等電力分割を使用して前記入力信号を分割し第1の電力レベル信号を第1の出力ノードにおよび第2の電力レベル信号を第2の出力ノードに供給するように構成された不均等電力スプリッタにおいて、前記第2の電力レベル信号は、前記第1の電力レベル信号と異なる電力レベルを有する不均等電力スプリッタと、
前記不均等電力スプリッタの前記第1の出力ノードに結合され、前記第1の電力レベル信号を受けて増幅するように構成された第1のトランジスタ増幅器を含む第1の増幅器経路と、
前記不均等電力スプリッタの前記第2の出力ノードに結合され、前記第2の電力レベル信号を受けて増幅するように構成された第2のトランジスタ増幅器を含む第2の増幅器経路において、前記第2のトランジスタ増幅器は、前記第1のトランジスタ増幅器と異なる前記入力信号の電力レベルにおいてオンになるように構成される第2の増幅器経路と、
前記第1の増幅器経路からの前記増幅された第1の電力レベル信号と、前記第2の増幅器経路からの前記増幅された第2の電力レベル信号とを受けて合成するように構成された不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【請求項2】
前記第1のトランジスタ増幅器はA/B級で動作するようにバイアスされ、前記第2のトランジスタ増幅器はC級で動作するようにバイアスされることを特徴とする請求項1に記載の電力増幅回路。
【請求項3】
前記不均等電力スプリッタは前記入力信号をある電力分割比で分割するように構成され、前記不均等電力コンバイナは前記増幅された第1の電力レベル信号と前記増幅された第2の電力レベル信号とを前記電力分割比と同じ比で合成するように構成されることを特徴とする請求項1に記載の電力増幅回路。
【請求項4】
前記不均等電力スプリッタは前記入力信号を前記第1の出力ノードにおいて−AdBの信号に、および前記第2の出力ノードにおいて−BdBの信号に分割するように構成され、前記不均等電力コンバイナは−AdBのレベルの前記増幅された第1の電力レベル信号と−BdBのレベルの前記増幅された第2の電力レベル信号とを合成するように構成され、AとBは等しくないことを特徴とする請求項3に記載の電力増幅回路。
【請求項5】
Aは−1に等しく、かつBは−6.9に等しいことを特徴とする請求項4に記載の電力増幅回路。
【請求項6】
前記入力ノードと前記不均等電力スプリッタの間に結合された入力コンデンサをさらに備えることを特徴とする請求項1に記載の電力増幅回路。
【請求項7】
前記不均等コンバイナの出力に結合された変成器をさらに備えることを特徴とする請求項1に記載の電力増幅回路。
【請求項8】
前記第1のトランジスタ増幅器は第1のゲート幅を有し、前記第2のトランジスタ増幅器は前記第1のゲート幅より広い第2のゲート幅を有することを特徴とする請求項1に記載の電力増幅回路。
【請求項9】
前記第1のトランジスタ増幅器と前記不均等コンバイナの間の第1の伝送路および前記第2のトランジスタ増幅器と前記不均等コンバイナの間の第2の伝送路をさらに備え、前記第1の伝送路は前記第2の伝送路の位相長と異なる位相長を有することを特徴とする請求項1に記載の電力増幅回路。
【請求項10】
前記不均等スプリッタは同相スプリッタを備え、前記不均等コンバイナは同相コンバイナを備えることを特徴とする請求項1に記載の電力増幅回路。
【請求項11】
前記不均等電力スプリッタは、第3の電力レベル信号を第3の出力ノードに供給するようにさらに構成され、前記第3の電力レベル信号は、前記第1の電力レベル信号と異なる電力レベルを有し、前記電力増幅器は、前記不均等電力スプリッタの前記第3の出力ノードに結合され、前記第3の電力レベル信号受けて増幅するように構成された第3のトランジスタ増幅器を含む第3の増幅器経路をさらに備え、前記第3のトランジスタ増幅器は、前記第1または第2のトランジスタ増幅器と異なる電力レベルにおいてオンになるように構成され、前記不均等コンバイナは前記第3の増幅器経路からの前記増幅された第3の電力レベル信号を、前記第1および第2の増幅器経路からの前記増幅された第1および第2の電力レベル信号と共に受けて合成するようにさらに構成されることを特徴とする請求項1に記載の電力増幅回路。
【請求項12】
前記不均等電力スプリッタは前記入力信号をある電力分割比で分割するように構成され、前記不均等電力コンバイナは前記増幅された第1の電力レベル信号と前記増幅された第2の電力レベル信号とを前記電力分割比と同じ比で合成するように構成されることを特徴とする請求項11に記載の電力増幅回路。
【請求項13】
前記不均等電力スプリッタは前記入力信号を前記第1の出力ノードにおいて−AdBの信号に、前記第2の出力ノードにおいて−BdBの信号に、前記第3の出力ノードにおいて−CdBの信号に分割するように構成され、前記不均等電力コンバイナは−AdBのレベルの前記増幅された第1の電力レベル信号と、−BdBのレベルの前記増幅された第2の電力レベル信号と、−CdBのレベルの前記増幅された第3の電力レベル信号とを合成するように構成され、AとBは等しくなくかつAとCは等しくないことを特徴とする請求項12に記載の電力増幅回路。
【請求項14】
Aは−1.5に等しく、Bは−8.4に等しく、Cは−8.4に等しいことを特徴とする請求項13に記載の電力増幅回路。
【請求項15】
前記第1のトランジスタ増幅器はA/B級で動作するようにバイアスされ、前記第2のトランジスタ増幅器はB級またはC級で動作するようにバイアスされ、前記第3のトランジスタ増幅器はC級で動作するようにバイアスされることを特徴とする請求項11に記載の電力増幅回路。
【請求項16】
前記第1のトランジスタ増幅器は第1のゲート幅を有し、前記第2のトランジスタ増幅器は前記第1のゲート幅より広い第2のゲート幅を有し、前記第3のトランジスタ増幅器は前記第1のゲート幅より広い第3のゲート幅を有することを特徴とする請求項11に記載の電力増幅回路。
【請求項17】
前記第1のトランジスタ増幅器と前記不均等コンバイナの間の第1の伝送路、前記第2のトランジスタ増幅器と前記不均等コンバイナの間の第2の伝送路、および前記第3のトランジスタ増幅器と前記不均等コンバイナの間の第3の伝送路をさらに備え、前記第1の伝送路は前記第2の伝送路または前記第3の伝送路の位相長と異なる位相長を有することを特徴とする請求項11に記載の電力増幅回路。
【請求項18】
入力信号を受けて増幅するように構成された第1のトランジスタ増幅器と、
前記入力信号を比に応じて増減した変形信号を受けて増幅するように構成され、前記第1のトランジスタ増幅器と異なる動作の級にバイアスされた第2のトランジスタ増幅器と、
前記第1のトランジスタ増幅器による、前記増幅された第1の電力レベル信号出力、および前記第2のトランジスタ増幅器による、前記増幅された第2の電力レベル信号出力を、1に等しくない電力合成比で受けて合成するように構成された不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【請求項19】
不均等電力分割を使用して入力信号を分割し、第1の電力レベル信号と第2の電力レベル信号とを供給する不均等電力スプリッタと、
前記第1の電力レベル信号を増幅する第1のトランジスタ増幅器を含む第1の増幅器経路と、
前記第2の電力レベル信号を増幅する第2のトランジスタ増幅器を含む第2の増幅器経路において、前記第2のトランジスタ増幅器は前記第1のトランジスタ増幅器と異なる前記入力信号の電力レベルにおいてオンになるように構成される第2の増幅器経路と、
前記増幅された第1の電力レベル信号と前記増幅された第2の電力レベル信号とを合成する不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【図1A】
【図1B】
【図1C】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図1B】
【図1C】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【公開番号】特開2009−273134(P2009−273134A)
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願番号】特願2009−114907(P2009−114907)
【出願日】平成21年5月11日(2009.5.11)
【出願人】(592054856)クリー インコーポレイテッド (468)
【氏名又は名称原語表記】CREE INC.
【Fターム(参考)】
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願日】平成21年5月11日(2009.5.11)
【出願人】(592054856)クリー インコーポレイテッド (468)
【氏名又は名称原語表記】CREE INC.
【Fターム(参考)】
[ Back to top ]