ANR回路、事によってはパーソナルANRデバイスのANR回路には、フィードバックベースANR、フィードフォワードベースANRおよびパススルーオーディオの準備をサポートするための信号処理トポロジーが組み込まれており、トポロジーには、フィードバックマイクロフォンから受け取ったフィードバック基準音響からフィードバック対雑音音響が生成される分岐、フィードフォワード基準音響からフィードフォワード対雑音音響が生成される分岐、および音響源から受け取ったパススルーオーディオ音響から修正パススルーオーディオ音響が生成される分岐が組み込まれており、これらの3つの分岐は、生成された個々の分岐の音響を単一の出力に結合するべく結合されており、この単一の出力によって音響ドライバ、事によってはパーソナルANRデバイスの音響ドライバが駆動される。これらの通路の各々に対して、個々の通路の相互接続、個々のフィルタの係数、任意のVGAの利得設定のためのANR設定を、さらに他のANR設定と共に動的に構成することができ、この動的構成は、これらの通路のうちの1つまたは複数に沿った一片または複数片のデジタルデータの転送と同期して実施される。

【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ユーザの耳の少なくとも一方の近辺において音響ノイズを低減するための、パーソナルアクティブノイズリダクション(ANR: active noise reduction)デバイスに関する。
【背景技術】
【０００２】
ユーザの耳を望ましくない環境音から隔離する目的で、ユーザの耳の周りに着用する、ヘッドフォン、およびパーソナルANRデバイスの他の物理的構成が、一般的になった。特に、アンチノイズ音を能動的に発生させて望ましくない環境ノイズ音を相殺するANRヘッドフォンは、ユーザの耳を環境ノイズから単に物理的に隔離するパッシブノイズリダクション(PNR: passive noise reduction)技術のみを利用する、ヘッドフォンまたはイヤフォンと比較しても、広く普及するようになった。特に、オーディオリスニング機能も組み込み、それによって、電子的に提供されるオーディオ(たとえば、録音されたオーディオまたは別のデバイスから受け取ったオーディオの再生)を、望ましくない環境ノイズ音の侵入なしに、ユーザが聴くことを可能にする、ANRヘッドフォンがユーザの関心を集めている。
【０００３】
残念ながら、長い間にわたる様々な改良にもかかわらず、既存のパーソナルANRデバイスは、様々な難点を免れることができずにいる。それらの難点のなかでも、真っ先に挙げられるものには、電力消費率が好ましくないほど高く、バッテリ寿命を短くすること、望ましくない環境ノイズ音がANRによって相殺される可聴周波数の範囲が好ましくないほど狭いこと、ANRが不快な音を発生させる場合があること、および望ましくない環境音をいかに低減できたとしても、より望ましくないノイズ音を実際に生成する場合があることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ANR回路、事によってはパーソナルANRデバイスのANR回路には、フィードバックベースANR、フィードフォワードベースANRおよびパススルーオーディオの準備をサポートするための信号処理トポロジーが組み込まれており、トポロジーには、フィードバックマイクロフォンから受け取ったフィードバック基準音響からフィードバック対雑音音響が生成される分岐、フィードフォワード基準音響からフィードフォワード対雑音音響が生成される分岐、および音響源から受け取ったパススルーオーディオ音響から修正パススルーオーディオ音響が生成される分岐が組み込まれており、これらの3つの分岐は、生成された個々の分岐の音響を単一の出力に結合するべく結合されており、この単一の出力によって音響ドライバ、事によってはパーソナルANRデバイスの音響ドライバが駆動される。
【課題を解決するための手段】
【０００５】
一態様では、パーソナルANRデバイスには、第1のイヤピースと、第1のイヤピース内に配置された第1のフィードバックマイクロフォンと、パーソナルANRデバイスの外部部分に配置された第1のフィードフォワードマイクロフォンと、第1のイヤピース内に配置された第1の音響ドライバと、第1のANR回路が含まれている。ANR回路は、第1のフィードバックマイクロフォンから第1のフィードバック基準信号を受け取り、少なくとも第1のフィードバック基準信号を表すデジタルデータから第1のフィードバック対雑音音響を生成し、第1のフィードフォワードマイクロフォンから第1のフィードフォワード基準信号を受け取り、少なくとも第1のフィードフォワード基準信号を表すデジタルデータから第1のフィードフォワード対雑音音響を生成し、音響源からパススルーオーディオ信号を受け取り、少なくともパススルーオーディオ信号を表すデジタルデータから第1の修正パススルーオーディオ音響を生成し、かつ、第1の音響ドライバによって音響的に出力されることになる、第1のフィードバック対雑音音響、第1のフィードフォワード対雑音音響および第1の修正パススルーオーディオ音響を伝える第1の出力信号を出力するように構造化されている。
【０００６】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。パーソナルANRデバイスは、さらに、第2のイヤピースと、第2のイヤピース内に配置された第2のフィードバックマイクロフォンと、第1のイヤピース内に配置された第2の音響ドライバを含むことができる。第1のANR回路は、さらに、第2のフィードバックマイクロフォンから第2のフィードバック基準信号を受け取り、少なくとも第2のフィードバック基準信号を表すデジタルデータから第2のフィードバック対雑音音響を生成し、少なくとも第1のフィードフォワード基準信号を表すデジタルデータから第2のフィードフォワード対雑音音響を生成し、少なくともパススルーオーディオ信号を表すデジタルデータから第2の修正パススルーオーディオ音響を生成し、かつ、第2の音響ドライバによって音響的に出力されることになる、第2のフィードバック対雑音音響、第2のフィードフォワード対雑音音響および第2の修正パススルーオーディオ音響を伝える第2の出力信号を出力するように構造化することができる。パーソナルANRデバイスは、さらに、オーディオプレイバックデバイスまたは通信マイクロフォンであってもよい音響源を含むことができる。
【０００７】
パーソナルANRは、さらに、パーソナルANRデバイスの外部部分に配置された第2のフィードフォワードマイクロフォンを含むことができ、また、第1のANR回路は、さらに、第2のフィードバックマイクロフォンから第2のフィードバック基準信号を受け取り、少なくとも第2のフィードバック基準信号を表すデジタルデータから第2のフィードバック対雑音音響を生成し、第2のフィードフォワードマイクロフォンから第2のフィードフォワード基準信号を受け取り、少なくとも第2のフィードフォワード基準信号を表すデジタルデータから第2のフィードフォワード対雑音音響を生成し、少なくともパススルーオーディオ信号を表すデジタルデータから第2の修正パススルーオーディオ音響を生成し、かつ、第2の音響ドライバによって音響的に出力されることになる、第2のフィードバック対雑音音響、第2のフィードフォワード対雑音音響および第2の修正パススルーオーディオ音響を伝える第2の出力信号を出力するように構造化することができる。パーソナルANRデバイスは、さらに、パーソナルANRデバイスの外部部分に配置された第2のフィードフォワードマイクロフォンと、第2のANR回路を含むことができ、第2のANR回路は、第2のフィードバックマイクロフォンから第2のフィードバック基準信号を受け取り、少なくとも第2のフィードバック基準信号を表すデジタルデータから第2のフィードバック対雑音音響を生成し、第2のフィードフォワードマイクロフォンから第2のフィードフォワード基準信号を受け取り、少なくとも第2のフィードフォワード基準信号を表すデジタルデータから第2のフィードフォワード対雑音音響を生成し、音響源からパススルーオーディオ信号を受け取り、少なくともパススルーオーディオ信号を表すデジタルデータから第2の修正パススルーオーディオ音響を生成し、かつ、第2の音響ドライバによって音響的に出力されることになる、第2のフィードバック対雑音音響、第2のフィードフォワード対雑音音響および第2の修正パススルーオーディオ音響を伝える第2の信号を出力するように構造化することができる。
【０００８】
一態様では、ANR回路には、フィードバックANR通路と、フィードフォワードANR通路と、パススルーオーディオ通路とを有する信号処理トポロジーが含まれており、ANR回路は、フィードバックマイクロフォンからフィードバック基準信号を受け取り、少なくともフィードバック基準信号を表すデジタルデータからフィードバックANR通路内にフィードバック対雑音音響を生成し、フィードフォワードマイクロフォンからフィードフォワード基準信号を受け取り、少なくともフィードフォワード基準信号を表すデジタルデータからフィードフォワードANR通路内にフィードフォワード対雑音音響を生成し、音響源からパススルーオーディオ信号を受け取り、パススルーオーディオ信号を表すデジタルデータからパススルーオーディオ通路内に修正パススルーオーディオ音響を生成し、フィードバックANR通路からのフィードバック対雑音音響、フィードフォワードANR通路からのフィードフォワード対雑音音響、およびパススルーオーディオ通路からの修正パススルーオーディオ音響を結合し、かつ、音響ドライバによって音響的に出力されることになる、結合されたフィードバック対雑音音響、フィードフォワード対雑音音響および修正パススルーオーディオ音響を伝える出力信号を出力するように構造化されている。
【０００９】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。ANR回路は、さらに、フィードフォワード対雑音音響または修正パススルーオーディオ音響がフィードバック対雑音音響と結合されるポイントのうちの一方または両方を選択することができ、事によっては、フィードバック対雑音音響を生成するために使用されるフィルタブロックの前段のフィードバック通路に沿ったポイントと、そのフィルタブロックの後段のフィードバック通路に沿ったポイントとの間で選択することができるように構造化することができる。さらに、パススルーオーディオ通路は、修正パススルーオーディオ音響を選択可能なクロスオーバ周波数でより高い周波数音響およびより低い周波数音響に少なくとも分割し、かつ、これらのより低い周波数音響およびより高い周波数音響を、フィードバック通路に沿った位置のうちの異なる位置へ経路指定するためのフィルタブロックを含むことができ、選択可能なクロスオーバ周波数は、事によっては修正パススルーオーディオ音響全体がこれらの位置のうちのいずれかに経路指定されるように選択される。
【００１０】
ANR回路は、さらに、出力信号をモニタリングする圧縮コントローラと、圧縮コントローラによって動作させることができる1つまたは複数のVGAであって、第1の出力信号中のクリッピングが差し迫っている兆候を圧縮コントローラが検出すると、フィードバック対雑音音響およびフィードフォワード対雑音音響のうちの一方または両方の振幅を小さくするための1つまたは複数のVGAとを含むことでき、修正パススルーオーディオ音響がフィードバック対雑音音響と結合されるポイントは、フィードバック通路に沿って配置されたVGAの前段のフィードバック通路に沿ったポイントと、そのVGAの後段のポイントとの間で選択することができる。
【００１１】
ANR回路内、事によってはパーソナルANRデバイスのANR回路内では、フィードバック基準音響からフィードバック対雑音音響が生成されるフィードバックANR通路、フィードフォワード基準音響からフィードフォワード対雑音音響が生成されるフィードフォワードANR通路、および受け取ったパススルーオーディオ音響から修正パススルーオーディオ音響が生成されるパススルーオーディオ通路の各々には、これらの機能を実施するための少なくともフィルタブロックが組み込まれており、また、これらの通路の各々は、それぞれ1つまたは複数のVGAおよび/または加算ノードを組み込むことができる。これらの通路の各々に対して、個々の通路の相互接続、個々のフィルタの係数、任意のVGAの利得設定のためのANR設定を、さらに他のANR設定と共に動的に構成することができ、この動的構成は、これらの通路のうちの1つまたは複数に沿った一片または複数片のデジタルデータの転送と同期して実施される。
【００１２】
一態様では、ANRをパーソナルANRデバイスのイヤピースの中に提供するための動的構成可能ANR回路を動作させる方法には、ANR回路の第1のADC、第1のセットのANR設定によって規定される量の第1の複数のデジタルフィルタ、およびANR回路のDACを第1の通路に組み込むステップと、ANR回路の第2のADC、第1のセットのANR設定によって規定される量の第2の複数のデジタルフィルタ、およびDACを第2の通路に組み込むステップと、第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、ANR回路によってサポートされるデジタルフィルタの複数のタイプの中から、第1および第2の複数のデジタルフィルタの個々のデジタルフィルタ毎に選択するステップと、音響を表すデジタルデータが第1の通路を通って第1のADCから少なくとも第1の複数のデジタルフィルタを通ってDACへ流れ、音響を表すデジタルデータが第2の通路を通って第2のADCから少なくとも第2の複数のデジタルフィルタを通ってDACへ流れ、かつ、第1および第2の通路の両方からのデジタルデータがDACに流れる前に結合されるよう、第1および第2の通路が、第1の通路に沿った第1の位置および第2の通路に沿った第2の位置で結合されるように、少なくとも第1および第2のADC、第1および第2の複数のデジタルフィルタ、ならびにDACの間の相互接続を構成することにより、第1のセットのANR設定によって規定される信号処理トポロジーを採択するステップと、第1のセットのANR設定によって規定されるフィルタ係数を使用して、第1および第2の複数のデジタルフィルタの個々のデジタルフィルタを構成するステップと、デジタルデータが第1のANR設定によって規定される第1および第2の通路のうちの少なくとも一方の少なくとも一部を通って流れるデータ転送速度を設定するステップと、イヤピースの中にANRを提供するために、第1および第2のADC、第1および第2の複数のデジタルフィルタ、ならびにDACを動作させるステップと、第1のセットのANR設定によって規定されるANR設定を、第1および第2の通路のうちの少なくとも一方の少なくとも一部に沿ったデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更するステップが含まれている。
【００１３】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。上記方法は、さらに、ANR回路の第3のADC、第1のセットのANR設定によって規定される量の第3の複数のデジタルフィルタ、およびDACを第3の通路に組み込むステップと、第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、ANR回路によってサポートされるデジタルフィルタの複数のタイプの中から、第3の複数のデジタルフィルタの個々のデジタルフィルタ毎に選択するステップと、第1のセットのANR設定によって規定される信号処理トポロジーを採択するステップであって、音響を表すデジタルデータが第3の通路を通って第3のADCから少なくとも第3の複数のデジタルフィルタを通ってDACへ流れ、かつ、第3の通路ならびに第1および第2の通路のうちの一方からのデジタルデータがDACに流れる前に結合されるよう、第3の通路が、第3の通路に沿った第3の位置ならびに第1および第2の通路のうちの一方に沿った第4の位置で第1および第2の通路のうちの一方に結合されるように、第3のADC、第3の複数のデジタルフィルタおよびDACの間の相互接続を構成するステップをさらに含むステップと、第1のセットのANR設定によって規定されるフィルタ係数を使用して、第3の複数のデジタルフィルタの個々のデジタルフィルタを構成するステップと、イヤピースの中にANRを提供するために、第1および第2のADC、第1および第2の複数のデジタルフィルタ、ならびにDACを動作させるステップと共に、第3のADCおよび第3の複数のデジタルフィルタを動作させるステップを含むことができる。
【００１４】
上記方法は、さらに、電力源から利用することができる電力の量をモニタリングするステップであって、電力源から利用することができる電力の量が減少すると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップを含むことができ、あるいはデジタルデータによって表される音響の特性をモニタリングするステップであって、特性が変化すると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップを含むことができ、いずれの場合においても、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップには、第1のANR設定によって画定される信号処理トポロジーの相互接続、第1のANR設定によって規定されるデジタルフィルタの選択、第1のANR設定によって規定されるフィルタ係数、および第1のANR設定によって規定されるデータ転送速度のうちの少なくとも1つを変更するステップが含まれている。上記方法は、さらに、ANR回路に結合されている外部処理デバイスからの第2のセットのANR設定の受取りを待機するステップであって、外部処理デバイスから第2のセットのANR設定を受け取ると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップを含むことができる。この方法の場合、第1のセットのANR設定は、第1および第2の通路が結合される、第1の通路に沿った第3の位置および第2の通路に沿った第4の位置を規定することができ、第1のセットのANR設定は、第1の通路に沿った第1の位置および第2の通路に沿った第2の位置で第1の通路に結合される第1の分岐を第2の通路内に生成し、かつ、第1の通路に沿った第3の位置および第2の通路に沿った第4の位置で第1の通路に結合される第2の分岐を第2の通路内に生成する分岐を第2の通路内に規定することができ、また、第1のセットのANR設定によって規定される信号処理トポロジーを採択するステップは、第2の通路の第1および第2の分岐を生成するために、第1および第2のADC、第1
および第2の複数のフィルタ、ならびにDACの間の相互接続を構成するステップをさらに含むことができる。
【００１５】
一態様では、装置にはANR回路が含まれており、ANR回路には、第1のADCと、第2のADCと、DACと、処理デバイスと、命令シーケンスを記憶する記憶装置が含まれている。処理デバイスによって命令シーケンスが実行されると、処理デバイスは、第1のADC、第1のセットのANR設定によって規定される量の第1の複数のデジタルフィルタ、およびDACを第1の通路に組み込み、第2のADC、第1のセットのANR設定によって規定される量の第2の複数のデジタルフィルタ、およびDACを第2の通路に組み込み、第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、ANR回路によってサポートされるデジタルフィルタの複数のタイプの中から、第1および第2の複数のデジタルフィルタの個々のデジタルフィルタ毎に選択し、音響を表すデジタルデータが第1の通路を通って第1のADCから少なくとも第1の複数のデジタルフィルタを通ってDACへ流れ、音響を表すデジタルデータが第2の通路を通って第2のADCから少なくとも第2の複数のデジタルフィルタを通ってDACへ流れ、かつ、第1および第2の通路の両方からのデジタルデータがDACに流れる前に結合されるよう、第1および第2の通路が、第1の通路に沿った第1の位置および第2の通路に沿った第2の位置で結合されるように、少なくとも第1および第2のADC、第1および第2の複数のデジタルフィルタ、ならびにDACの間の相互接続を構成することによって、第1のセットのANR設定によって規定される信号処理トポロジーを採択し、第1のセットのANR設定によって規定されるフィルタ係数を使用して、第1および第2の複数のデジタルフィルタの個々のデジタルフィルタを構成し、デジタルデータが第1のANR設定によって規定される第1および第2の通路のうちの少なくとも一方の少なくとも一部を通って流れるデータ転送速度を設定し、イヤピースの中にANRを提供するために、第1および第2のADC、第1および第2の複数のデジタルフィルタ、ならびにDACを動作させ、かつ、第1のセットのANR設定によって規定されるANR設定を、第1および第2の通路のうちの少なくとも一方の少なくとも一部に沿ったデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更する。
【００１６】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。ANR回路内では、複数のタイプのデジタルフィルタを画定する複数のフィルタルーチンを記憶装置に記憶することができ、複数のフィルタルーチンの個々のフィルタルーチンは、処理デバイスによって実行されると、選択されたタイプのデジタルフィルタのフィルタ計算をその処理デバイスが実施することになる命令シーケンスを含むことができ、処理デバイスは、さらに、複数のフィルタルーチンのうちの、第1のセットのANR設定によって規定されるタイプのデジタルフィルタを画定しているフィルタルーチンに基づいて、第1および第2の複数のデジタルフィルタの個々のデジタルフィルタを具体化することができる。処理デバイスは、第1および第2のADC、処理デバイスによって具体化される第1および第2の複数のデジタルフィルタの個々のデジタルフィルタ、ならびにDACの間でデジタルデータを直接転送することができ、および/または処理デバイスは、DMAデバイスを動作させて、第1および第2のADCの少なくともサブセット、処理デバイスによって具体化される第1および第2の複数のデジタルフィルタの個々のデジタルフィルタ、ならびにDACの間でデジタルデータを転送することができる。
【００１７】
ANR回路は、さらに、ANR回路に結合されている電力源から利用することができる電力の量をモニタすることができるインタフェースを含むことができ、また、処理デバイスは、さらに、電力源から利用することができる電力の量をモニタし、電力源から利用することができる電力の量が減少すると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更することができ、この変更には、第1のANR設定によって画定される信号処理トポロジーの相互接続、第1のANR設定によって規定されるデジタルフィルタの選択、第1のANR設定によって規定されるフィルタ係数、および第1のANR設定によって規定されるデータ転送速度のうちの少なくとも1つの変更が含まれている。処理デバイスは、さらに、デジタルデータによって表される音響の特性をモニタし、特性が変化すると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更することができ、この変更には、第1のANR設定によって画定される信号処理トポロジーの相互接続、第1のANR設定によって規定されるデジタルフィルタの選択、第1のANR設定によって規定されるフィルタ係数、および第1のANR設定によって規定されるデータ転送速度のうちの少なくとも1つの変更が含まれている。処理デバイスは、さらに、第1のADC、第1の複数のデジタルフィルタ、DACおよびVGAの間の相互接続を構成することができ、また、第1のセットのANR設定によって規定される利得設定を使用してVGAを構成することができ、イヤピースの中にANRを提供するために、第1および第2のADC、第1および第2の複数のデジタルフィルタ、ならびにDACと共にVGAを動作させることができ、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するようになされている処理デバイスは、第2のセットのANR設定によって規定される利得設定を使用してVGAを構成するようになされている処理デバイスを備えている。装置は、さらに、ANR回路の外部の外部処理デバイスを含むことができ、ANR回路は、さらに、ANR回路を外部処理デバイスに結合するインタフェースを備えており、ANR回路の処理デバイスは、さらに、外部処理デバイスからの第2のセットのANR設定の受取りを待機し、インタフェースを介して外部処理デバイスから第2のセットのANR設定を受け取ると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するようになされている。
【００１８】
上記方法の場合、ANR設定の変更は、事によっては音響および/またはANRの品質と電力消費の低減との間のバランスを取りながら、音響の選択された品質および/またはANRの選択された品質が維持されるように選択される方法で実施することができる。同様に、上記装置の場合、処理デバイスは、音響の選択された品質および/またはANRの選択された品質を維持するために、ANR設定の変更を選択することができ、また、処理デバイスは、音響および/またはANRの品質と電力消費の低減との間のバランスを取るために、ANR設定の変更を選択することができる。
【００１９】
ANR回路内、事によってはパーソナルANRデバイスのANR回路内では、フィードバック基準音響からフィードバック対雑音音響が生成されるフィードバックANR通路、フィードフォワード基準音響からフィードフォワード対雑音音響が生成されるフィードフォワードANR通路、および受け取ったパススルーオーディオ音響から修正パススルーオーディオ音響が生成されるパススルーオーディオ通路の各々には、これらの機能を実施するための少なくともフィルタブロックが組み込まれており、また、これらの通路の各々は、それぞれ1つまたは複数のVGAおよび/または加算ノードを組み込むことができる。これらの通路の各々に対して、個々のフィルタブロックのためのフィルタの量およびタイプの選択、個々のフィルタの係数のビットサイズおよび/または係数値のためのANR設定を、さらに他のANR設定と共に動的に構成することができ、この動的構成は、これらの通路のうちの1つまたは複数に沿った一片または複数片のデジタルデータの転送と同期して、少なくとも1つまたは複数のフィルタブロック内で実施される。
【００２０】
一態様では、ANRをパーソナルANRデバイスのイヤピースの中に提供するための動的構成可能ANR回路を動作させる方法には、第1のセットのANR設定によって規定される量の複数のデジタルフィルタを、ANRの準備に関連するデジタルデータが通ってANR回路内を流れる通路に沿って配置されたフィルタブロックの中に組み込むステップと、第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、ANR回路によってサポートされるデジタルフィルタの複数のタイプの中からデジタルフィルタ毎に選択するステップと、個々のデジタルフィルタの間の相互接続を構成することによって、第1のセットのANR設定によって規定されるフィルタブロックトポロジーをフィルタブロック内に採択するステップと、第1のセットのANR設定によって規定されるフィルタ係数を使用してデジタルフィルタの各々を構成するステップと、デジタルデータが第1のANR設定によって規定される複数のデジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定するステップと、ANR回路をイネーブルしてイヤピースの中にANRを提供するためにフィルタブロックを動作させるステップと、第1のセットのANR設定によって規定されるANR設定を、通路の少なくとも一部を介したデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更するステップが含まれている。
【００２１】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。上記方法は、さらに、電力源から利用することができる電力の量をモニタリングするステップであって、電力源から利用することができる電力の量が減少すると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップを含むことができる。上記方法は、さらに、デジタルデータによって表される音響の特性をモニタリングするステップであって、特性が変化すると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップをさらに含むことができ、また、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップにより、構成可能ANR回路によって提供されるANRの程度を小さくすることができ、また、構成可能ANR回路が構成可能ANR回路に結合されている電源から消費する電力を少なくすることができる。上記方法は、さらに、ANR回路に結合されている外部処理デバイスからの第2のセットのANR設定の受取りを待機するステップであって、外部処理デバイスから第2のセットのANR設定を受け取ると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップを含むことができる。ANR回路によって提供されるANRはフィードバックベースANRを含むことができ、また、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップは、少なくともフィードバックベースANRに不安定性の事実が検出されると実施することができ、また、安定性を回復するために、第1のANR設定によって規定されるフィルタ係数を第2のANR設定によって規定されるフィルタ係数に変更するステップを含むことができる。
【００２２】
第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップは、第1のANR設定によって規定されるフィルタブロックトポロジーの相互接続、複数のデジタルフィルタのうちの1つに対する、第1のセットのANR設定によって規定されるデジタルフィルタのタイプの選択、複数のデジタルフィルタの第1のANR設定によって規定されるデジタルフィルタの量、第1のANR設定によって規定されるフィルタ係数、および第1のANR設定によって規定されるデータ転送速度のうちの少なくとも1つを変更するステップを含むことができる。第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップは、複数のデジタルフィルタのうちの選択されたタイプのデジタルフィルタを、同じ選択されたタイプの他のデジタルフィルタに置き換えるステップであって、複数のデジタルフィルタのうちの上記選択されたタイプのデジタルフィルタが第1のビット幅でフィルタ係数をサポートし、かつ、動作中、第1の割合で電力を消費し、また、他のデジタルフィルタが第1のビット幅より狭い第2のビット幅で同じフィルタ係数をサポートし、かつ、動作中、第1の割合より小さい第2の割合で電力を消費するステップを含むことができる。
【００２３】
第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択するステップは、加算ノードをフィルタブロックの中に組み込みステップと、複数のデジタルフィルタのうちの少なくとも2つの出力を加算ノードで結合するために、第1のセットのANR設定によって規定されるようにデジタルフィルタおよび加算ノードの間の相互接続を構成するステップを含むことができ、また、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップには、加算ノードおよび少なくとも2つのデジタルフィルタのうちの1つを除去するために、第1のANR設定によって規定されるフィルタブロックトポロジーの相互接続を変更するステップが含まれている。第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択するステップは、複数のデジタルフィルタのうちの第1のデジタルフィルタの出力が第2および第3のデジタルフィルタの入力に結合され、それにより第1、第2および第3のデジタルフィルタを通るデジタルデータの流れに分岐が形成されるよう、これらの第1のデジタルフィルタ、第2のデジタルフィルタおよび第3のデジタルフィルタの間の相互接続を構成するステップを含むことができ、また、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップには、第1および第2のデジタルフィルタから第3のデジタルフィルタの結合を解除するために、第1のANR設定によって規定されるフィルタブロックトポロジーの相互接続を変更するステップが含まれている。第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択するステップは、複数のデジタルフィルタのうちの第1のデジタルフィルタの出力が第2および第3のデジタルフィルタの入力に結合され、それにより第1、第2および第3のデジタルフィルタを通るデジタルデータの流れに分岐が形成されるよう、これらの第1のデジタルフィルタ、第2のデジタルフィルタおよび第3のデジタルフィルタの間の相互接続を構成するステップを含むことができ、また、第1のセットのANR設定によって規定されるフィルタ係数を使用してデジタルフィルタの各々を構成するステップには、選択されたクロスオーバ周波数
を有するクロスオーバが形成されるよう、少なくとも第2および第3のデジタルフィルタが協同することになる係数を使用してこれらの第2および第3のデジタルフィルタを構成するステップが含まれており、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップには、クロスオーバ周波数を変更するために、第2および第3のデジタルフィルタのフィルタ係数を構成するステップが含まれている。
【００２４】
一態様では、装置にはANR回路が含まれており、ANR回路には、ADCと、DACと、処理デバイスと、命令シーケンスを記憶する記憶装置が含まれている。処理デバイスによって命令シーケンスが実行されると、処理デバイスは、第1のセットのANR設定によって規定される量の複数のデジタルフィルタを、ADCからDACまで延在している、ANRの提供に関連するデジタルデータが通ってANR回路内を流れる通路に沿って配置されたフィルタブロックの中に組み込み、第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、ANR回路によってサポートされるデジタルフィルタの複数のタイプの中からデジタルフィルタ毎に選択し、個々のデジタルフィルタの間の相互接続を構成することによって、第1のセットのANR設定によって規定されるフィルタブロックトポロジーをフィルタブロック内に採択し、第1のセットのANR設定によって規定されるフィルタ係数を使用して個々のデジタルフィルタを構成し、デジタルデータが第1のANR設定によって規定される複数のデジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定し、ANR回路がANRを提供することができるよう、DACを介してANR回路によって出力されるアナログ信号によって表される対雑音音響を引き出すためにANR回路がADCを介して受け取るアナログ信号によって表される基準音響を使用して、ADC、フィルタブロックおよびDACを動作させ、かつ、第1のセットのANR設定によって規定されるANR設定を、通路の少なくとも一部を介したデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更する。
【００２５】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。装置内では、複数のタイプのデジタルフィルタを画定する複数のフィルタルーチンを記憶装置に記憶することができ、複数のフィルタルーチンの個々のフィルタルーチンは、処理デバイスによって実行されると、あるタイプのデジタルフィルタのフィルタ計算をその処理デバイスが実施することになる命令シーケンスを含むことができ、処理デバイスは、さらに、複数のデジタルフィルタを組み込み、また、第1のセットのANR設定によってデジタルフィルタ毎に規定されるデジタルフィルタのタイプに従って複数のフィルタルーチンから選択されるフィルタルーチンに基づいて個々のデジタルフィルタを少なくとも具体化することにより、デジタルフィルタ毎にデジタルフィルタのタイプを選択することができ、かつ、フィルタブロックトポロジーを採択し、また、デジタルデータをADC、デジタルフィルタおよびDACの間で少なくとも転送することにより、ADC、フィルタブロックおよびDACを動作させることができる。処理デバイスは、ADC、デジタルフィルタおよびDACの間でデジタルデータを直接転送することができ、および/または処理デバイスは、DMAデバイスを動作させて、ADCの少なくともサブセット、デジタルフィルタおよびDACの間でデジタルデータを転送することができる。ANR回路は、さらに、ANR回路に結合されている電力源から利用することができる電力の量をモニタすることができるインタフェースを含むことができ、また、処理デバイスは、さらに、電力源から利用することができる電力の量をモニタし、電力源から利用することができる電力の量が減少すると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更することができる。装置は、さらに、ANR回路の外部の外部処理デバイスを含むことができ、ANR回路は、さらに、ANR回路を外部処理デバイスに結合するインタフェースを備えており、処理デバイスは、さらに、外部処理デバイスからの第2のセットのANR設定の受取りを待機し、インタフェースを介して外部処理デバイスから第2のセットのANR設定を受け取ると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定に
よって規定されるANR設定に変更するようになされている。
【００２６】
処理デバイスは、さらに、デジタルデータによって表される音響の特性をモニタし、特性が変化すると、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更することができる。処理デバイスは、さらに、複数のデジタルフィルタのうちの選択されたタイプのデジタルフィルタを、同じ選択されたタイプの他のデジタルフィルタに少なくとも置き換えることにより、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更することができ、複数のデジタルフィルタのうちの1つが第1のビット幅でフィルタ係数をサポートし、かつ、動作中、第1の割合で電力を消費し、また、他のデジタルフィルタが第1のビット幅より狭い第2のビット幅で同じフィルタ係数をサポートし、かつ、動作中、第1の割合より小さい第2の割合で電力を消費する。処理デバイスは、さらに、デジタルデータがデジタルフィルタの入力にクロック入力される第1のデータ転送速度であって、その第1のデータ転送速度でデジタルフィルタの出力からデジタルデータがクロック出力される第1のデータ転送速度を少なくとも設定することにより、デジタルデータが第1のANR設定によって規定される複数のデジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定することができ、また、デジタルデータがデジタルフィルタの出力からクロック出力される第2のデータ転送速度を少なくとも設定することにより、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更することができ、第2のデータ転送速度は、第1のデータ転送速度とは異なっており、また、第1のデータ転送速度と第2のデータ転送速度の間で転換するようにデジタルフィルタの係数が設定される。
【００２７】
転換可能フィルタをその遅延および重み付けエレメントが異なるように実施するための装置および方法は、異なる電力導体を介して電力が供給され、それにより、複数の電力導体のうちの異なる電力導体への電力の選択的準備による異なるタイプのデジタルフィルタとして動作させることができるよう、転換可能フィルタを動的に構成することができる。
【００２８】
他の態様では、転換可能フィルタには、第1の遅延エレメントと、第1の遅延エレメントに結合された第1の重み付けエレメントであって、転換可能フィルタが変換にゼロを導入することができるよう、第1の遅延エレメントと協同する第1の重み付けエレメントと、第1の遅延エレメントおよび第1の重み付けエレメントに結合された、第1の遅延エレメントおよび第1の重み付けエレメントに電力を供給するための第1の電力導体と、第2の遅延エレメントと、第2の遅延エレメントに結合された第2の重み付けエレメントであって、転換可能フィルタが変換に極を導入することができるよう、第2の遅延エレメントと協同する第2の重み付けエレメントと、第2の遅延エレメントおよび第2の重み付けエレメントに結合された、第2の遅延エレメントおよび第2の重み付けエレメントに電力を供給するための第2の電力導体であって、第2の電力導体を介して第2の遅延エレメントおよび第2の重み付けエレメントに電力が供給されない場合のFIRフィルタ、または第2の電力導体を介して第2の遅延エレメントおよび第2の重み付けエレメントに電力が供給される場合のIIRフィルタのいずれかとしてデジタルフィルタを動的に構成することができるよう、第2の遅延エレメントおよび第2の重み付けエレメントに電力を選択的に供給することができる第2の電力導体が含まれている。
【００２９】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。転換可能フィルタは、さらに、第1の電力導体に結合された第3の遅延エレメントと、第1の電力導体に結合され、かつ、第3の遅延エレメントに結合された第3の重み付けエレメントであって、転換可能フィルタが変換にもう1つのゼロを導入することができるよう、第3の遅延エレメントと協同する第3の重み付けエレメントと、第2の電力導体に結合された第4の遅延エレメントと、第2の電力導体に結合され、かつ、第4の遅延エレメントに結合された第4の重み付けエレメントであって、転換可能フィルタが変換にもう1つの極を導入することができるよう、また、第2の電力導体を介して第2および第4の遅延エレメントならびに第2および第4の重み付けエレメントに電力が供給されている場合には四次フィルタとして転換可能フィルタを動作させることができるよう、第4の遅延エレメントと協同する第4の重み付けエレメントを含むことができる。
【００３０】
別法としては、転換可能フィルタは、さらに、第3の遅延エレメントと、第3の遅延エレメントに結合された第3の重み付けエレメントであって、転換可能フィルタが変換にもう1つのゼロを導入することができるよう、第3の遅延エレメントと協同する第3の重み付けエレメントと、第3の遅延エレメントおよび第3の重み付けエレメントに結合された、第3の遅延エレメントおよび第3の重み付けエレメントに電力を供給するための第3の電力導体であって、第3の電力導体を介して第3の遅延エレメントおよび第3の重み付けエレメントに電力が供給されない場合のより低い次数のフィルタ、または第3の電力導体を介して第3の遅延エレメントおよび第3の重み付けエレメントに電力が供給される場合のより高い次数のフィルタのいずれかとしてデジタルフィルタを動的に構成することができるよう、第3の遅延エレメントおよび第3の重み付けエレメントに電力を選択的に供給することができる第3の電力導体を含むことができる。転換可能フィルタは、さらに、第3の電力導体に結合された第4の遅延エレメントと、第3の電力導体に結合され、かつ、第4の遅延エレメントに結合された第4の重み付けエレメントであって、第3の電力導体を介して第4の遅延エレメントおよび第4の重み付けエレメントに電力が供給されない場合のより低い次数のフィルタ、または第3の電力導体を介して第4の遅延エレメントおよび第4の重み付けエレメントに電力が供給される場合のより高い次数のフィルタのいずれかとしてデジタルフィルタを動的に構成することができるよう、第4の遅延エレメントと協同する第4の重み付けエレメントを含むことができる。
【００３１】
他の態様では、デジタルフィルタを動的に構成する方法には、デジタルフィルタをデジタルフィルタの複数のタイプのうちの任意の1つとして動作させることができるよう、デジタルフィルタの少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントに選択的に電力を供給するステップが含まれている。
【００３２】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントは、協同して変換に極を導入するよう、デジタルフィルタ内で結合することができ、少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントに電力を供給することにより、デジタルフィルタをIIRフィルタとして動作させることができ、また、少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントに電力を供給しないことにより、変換に極を導入することができないデジタルフィルタにすることができる。さらに、少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントに電力を供給することにより、デジタルフィルタを四次フィルタとして動作させることができ、また、少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントに電力を供給しないことによってデジタルフィルタが制限され、それにより2つのタップのみを備えたFIRフィルタとして動作させることができる。別法としては、協同して変換にゼロを導入するよう、少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントをデジタルフィルタ内で結合することができ、少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントに電力を供給することにより、デジタルフィルタをより高い次数のFIRフィルタとして動作させることができ、また、少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントに電力を供給しないことによってデジタルフィルタが制限され、それにより、より低い次数のFIRフィルタとして動作させることができる。
【００３３】
他の態様では、ANRをパーソナルANRデバイスのイヤピースの中に提供するための動的構成可能ANR回路を動作させる方法には、第1のセットのANR設定によって規定される量の複数のデジタルフィルタを、ANRの準備に関連するデジタルデータが通ってANR回路内を流れる通路に沿って配置されたフィルタブロックの中に組み込むステップと、個々のデジタルフィルタの間の相互接続を構成することによって、第1のセットのANR設定によって規定されるフィルタブロックトポロジーをフィルタブロック内に採択するステップと、第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、ANR回路によってサポートされるデジタルフィルタの複数のタイプの中からデジタルフィルタ毎に選択するステップと、個々のデジタルフィルタをデジタルフィルタ毎に規定されるタイプのデジタルフィルタとして動作させることができるように構成するために、個々のデジタルフィルタの電力導体を構成するステップが含まれている。
【００３４】
実現形態は、以下の特徴のうちの1つまたは複数を含むことができ、また、それらに限定されない。上記方法は、さらに、第1のセットのANR設定によって規定されるフィルタ係数を使用してデジタルフィルタの各々を構成するステップと、デジタルデータが第1のANR設定によって規定される複数のデジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定するステップを含むことができる。上記方法は、さらに、ANR回路をイネーブルしてイヤピースの中にANRを提供するためにフィルタブロックを動作させるステップと、第1のセットのANR設定によって規定されるANR設定を、通路の少なくとも一部を介したデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更するステップを含むことができる。さらに、第1のセットのANR設定によって規定されるANR設定を第2のセットのANR設定によって規定されるANR設定に変更するステップは、第1のANR設定によって規定されるフィルタブロックトポロジーの相互接続を変更するステップと、複数のデジタルフィルタのうちの1つに対する第1のセットのANR設定によって規定されるデジタルフィルタのタイプの選択を変更するステップであって、デジタルフィルタのタイプの選択を変更するステップが、複数のデジタルフィルタのうちの1つのデジタルフィルタの電力導体を構成するステップであって、そのデジタルフィルタのための電力導体が既に構成されているその前のタイプのデジタルフィルタとは異なるタイプのデジタルフィルタとして動作させることができるようにそのデジタルフィルタを構成するステップを含むステップと、複数のデジタルフィルタの第1のANR設定によって規定されるデジタルフィルタの量を変更するステップと、第1のANR設定によって規定されるフィルタ係数を変更するステップと、第1のANR設定によって規定されるデータ転送速度を変更するステップのうちの少なくとも1つを含むことができる。
【００３５】
本発明の他の特徴および利点は、以下の説明および特許請求の範囲から明らかになろう。
【図面の簡単な説明】
【００３６】
【図１】パーソナルANRデバイスの一実現形態の部分のブロック図である。
【図２ａ】図1のパーソナルANRデバイスの可能な物理的構成を示す図である。
【図２ｂ】図1のパーソナルANRデバイスの可能な物理的構成を示す図である。
【図２ｃ】図1のパーソナルANRデバイスの可能な物理的構成を示す図である。
【図２ｄ】図1のパーソナルANRデバイスの可能な物理的構成を示す図である。
【図２ｅ】図1のパーソナルANRデバイスの可能な物理的構成を示す図である。
【図２ｆ】図1のパーソナルANRデバイスの可能な物理的構成を示す図である。
【図３ａ】図1のパーソナルANRデバイスのANR回路の可能な内部アーキテクチャを示す図である。
【図３ｂ】図1のパーソナルANRデバイスのANR回路の可能な内部アーキテクチャを示す図である。
【図４ａ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能な信号処理トポロジを示す図である。
【図４ｂ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能な信号処理トポロジを示す図である。
【図４ｃ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能な信号処理トポロジを示す図である。
【図４ｄ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能な信号処理トポロジを示す図である。
【図４ｅ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能な信号処理トポロジを示す図である。
【図４ｆ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能な信号処理トポロジを示す図である。
【図４ｇ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能な信号処理トポロジを示す図である。
【図５ａ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能なフィルタブロックトポロジを示す図である。
【図５ｂ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能なフィルタブロックトポロジを示す図である。
【図５ｃ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能なフィルタブロックトポロジを示す図である。
【図５ｄ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能なフィルタブロックトポロジを示す図である。
【図５ｅ】図1のパーソナルANRデバイスのANR回路によって採用され得る可能なフィルタブロックトポロジを示す図である。
【図６ａ】図1のパーソナルANRデバイスのANR回路によって採用され得る3重バッファリングの可能な変形を示す図である。
【図６ｂ】図1のパーソナルANRデバイスのANR回路によって採用され得る3重バッファリングの可能な変形を示す図である。
【図６ｃ】図1のパーソナルANRデバイスのANR回路によって採用され得る3重バッファリングの可能な変形を示す図である。
【図７ａ】図3aの内部アーキテクチャの可能な追加部分を示す図である。
【図７ｂ】図3bの内部アーキテクチャの可能な追加部分を示す図である。
【図８】図1のパーソナルANRデバイスのANR回路によって採用され得る可能なブートローディングシーケンスのフローチャートである。
【図９ａ】図1のパーソナルANRデバイスのANR回路のADCの可能な内部アーキテクチャを示す図である。
【図９ｂ】図4aから図4gの信号処理トポロジのいずれかについての可能な追加部分を示す図である。
【図１０ａ】図4aから図4gの信号処理トポロジのいずれかについての可能な追加部分を示す図である。
【図１０ｂ】図4aから図4gの信号処理トポロジのいずれかについての可能な追加部分を示す図である。
【図１１ａ】図3aの内部アーキテクチャに組み込まれ得る転換可能フィルタの変形を示す図である。
【図１１ｂ】図3aの内部アーキテクチャに組み込まれ得る転換可能フィルタの変形を示す図である。
【図１２】図11aまたは11bの1つまたは複数の転換可能フィルタの変形を使用した図5aのフィルタブロックトポロジーの可能な変形を示す図である。
【発明を実施するための形態】
【００３７】
本明細書で開示され、特許請求される事柄は、多種多様なパーソナルANRデバイスに、すなわち、ユーザの耳の少なくとも一方の近辺にユーザによって少なくとも部分的に着用されて、その少なくとも一方の耳に対するANR機能を提供するように構成されたデバイスに適用可能であることが意図されている。ヘッドフォン、双方向通信ヘッドセット、イヤフォン、イヤバッド、(「イヤセット」としても知られる)ワイヤレスヘッドセット、およびイヤプロテクタなどの、パーソナルANRデバイスの様々な特定の実施が、ある程度の詳細さで提示されるが、特定の実現形態のそのような提示は、例の使用によって理解を容易にすることを意図したものであり、開示の範囲または特許請求の範囲が包含する範囲を限定するものと解釈されるべきではないことに留意されたい。
【００３８】
本明細書で開示され、特許請求される事柄は、双方向オーディオ通信、一方向オーディオ通信(すなわち、別のデバイスによって電子的に提供されるオーディオの音響的な出力)を提供する、またはまったく通信を提供しない、パーソナルANRデバイスに適用可能であることが意図されている。本明細書で開示され、特許請求される事柄は、他のデバイスにワイヤレスで接続される、他のデバイスに電気的および/もしくは光学的な伝導ケーブリングを介して接続される、または他のデバイスにまったく接続されない、パーソナルANRデバイスに適用可能であることが意図されている。本明細書で開示され、特許請求される事柄は、限定することなく、1つまたは2つのイヤピース(earpiece)を有するヘッドフォン、オーバヘッド型(over-the-head)のヘッドフォン、ビハインドネック型(behind-the-neck)のヘッドフォン、通信マイクロフォン(たとえばブームマイクロフォン)を有するヘッドセット、ワイヤレスヘッドセット(すなわちイヤセット)、単一のイヤフォンまたは一対のイヤフォンに加えて、オーディオ通信および/または耳保護を可能にする1つまたは2つのイヤピースを組み込んだハットまたはヘルメットも含む、ユーザの一方または両方の耳の近辺に着用されるように構成された物理的構成を有する、パーソナルANRデバイスに適用可能であることが意図されている。本明細書で開示され、特許請求される事柄を適用可能なパーソナルANRデバイスのまた別の物理的構成も当業者には明らかであろう。
【００３９】
パーソナルANRデバイスばかりでなく、本明細書で開示され、特許請求される事柄は、限定することなく、公衆電話ボックス、乗物の客室などを含む、人が座ること、または立つことができる、相対的に狭い空間におけるANRの実行にも適用可能であることが意図されている。
【００４０】
図1は、ユーザによって着用されて、ユーザの耳の少なくとも一方の近辺においてアクティブノイズリダクション(ANR)を提供するように構成された、パーソナルANRデバイス1000のブロック図を提供する。やはりより詳細に説明されるように、パーソナルANRデバイス1000は、多くの物理的構成のいずれかを有することができ、いくつかの可能な構成が、図2aから図2fに示されている。これらの示される物理的構成のいくつかは、ユーザの耳の一方のみにANRを実行する、単一のイヤピース100を含み、他の構成は、ユーザの耳の両方にANRを実行する、一対のイヤピース100を含む。しかし、説明を簡潔にするため、図1に関しては、単一のイヤピース100のみが示され、説明されることに留意されたい。やはりより詳細に説明されるように、パーソナルANRデバイス1000は、おそらくはパススルーオーディオをさらに提供するのに加えて、フィードバックベースのANRおよびフィードフォワードベースのANRの一方または両方を提供できる、少なくとも1つのANR回路2000を含む。図3aおよび図3bは、少なくとも部分的に動的に構成可能なANR回路2000の2つの可能な内部アーキテクチャを示している。さらに図4aから図4gは、いくつかの可能な信号処理トポロジを示しており、図5aから図5eは、それを採用するようにANR回路2000を動的に構成できる、いくつかの可能なフィルタブロックトポロジを示している。さらに、各イヤピース100の構造によって提供される少なくともある程度のパッシブノイズリダクション(PNR)に加えて、フィードバックベースのANRおよびフィードフォワードベースのANRの一方または両方が提供される。さらにまた、図6aから図6cは、信号処理トポロジ、フィルタブロックトポロジ、および/またはさらに別のANR設定を動的に構成する際に利用できる、3重バッファリングの様々な形態を示している。
【００４１】
各イヤピース100は、ケーシング110を含み、ケーシング110は、ケーシング110と、ユーザの耳に音を音響的に出力するためにケーシング内に配置された音響ドライバ190の少なくとも一部とによって、少なくとも部分的に定められるキャビティ112を有する。音響ドライバ190のこのような配置は、音響ドライバ190によってキャビティ112から分離された、ケーシング110内の別のキャビティ119も部分的に定める。ケーシング110は、キャビティ112への開口を取り囲むイヤカップリング(ear coupling)115であって、イヤカップリング115を通り抜けるように形成され、キャビティ112への開口とつながる通路117を有するイヤカップリング115を支える。いくつかの実現形態では、美的な理由からキャビティおよび/もしくは通路117を見えにくくするように、ならびに/またはケーシング110内のコンポーネントを損傷から保護するために、音響的に透過的なスクリーン、グリル、または他の形態の有孔パネル(図示されず)を、通路117内または通路117の近くに配置することができる。ユーザによってイヤピース100がユーザの耳の一方の近辺に着用された場合、通路117は、キャビティ112をその耳の外耳道に音響的に結合するが、イヤカップリング115は、それらの間に少なくともある程度の音響密閉を形成するように、耳の部分と係合する。この音響密閉は、ケーシング110、イヤカップリング115、および外耳道を取り囲むユーザの頭部の部分(耳の部分を含む)が協調して、ケーシング110およびユーザの頭部の外部の環境から、キャビティ112、通路117、および外耳道を少なくともある程度は音響的に絶縁し、それによって、ある程度のPNRを提供することを可能にする。
【００４２】
いくつかの変形では、キャビティ119は、1つまたは複数の音響ポート(そのうちの1つのみが示されている)を介して、ケーシング110の外部の環境に結合することができ、各音響ポートは、音響ドライバ190による音の音響的な出力の特性を高めるために、当業者であれば容易に理解できる方法で、寸法によって、選択された範囲の可聴周波数に同調させられる。また、いくつかの変形では、1つまたは複数の同調されたポート(図示されず)は、キャビティ112とキャビティ119を結合することができ、および/またはキャビティ112をケーシング110の外部の環境に結合することができる。具体的に示されてはいないが、スクリーン、グリル、または他の形態の有孔もしくは繊維状構造を、そのようなポートの1つまたは複数の中に配置して、破片もしくは他の汚染物質がそこを通過するのを防止し、および/またはそれを介して選択された程度の音響抵抗を提供することができる。
【００４３】
フィードフォワードベースのANRを実行する実現形態では、フィードフォワードマイクロフォン130が、ケーシング110の外部の環境に音響的にアクセス可能なように、ケーシング110の外側(またはパーソナルANRデバイス1000の他の部分)に配置される。フィードフォワードマイクロフォン130のこの外部配置は、フィードフォワードマイクロフォン130が、パーソナルANRデバイス1000によって提供されるいかなる形態のPNRまたはANRの影響も受けることなく、ケーシング110の外部の環境内の音響ノイズ源9900によって発せられる環境ノイズ音などの、環境ノイズ音を検出することを可能にする。フィードフォワードベースのANRに精通した当業者であれば容易に理解するように、フィードフォワードマイクロフォン130によって検出されるこれらの音は、フィードフォワードアンチノイズ音が導出される基準として使用され、その後、フィードフォワードアンチノイズ音は、音響ドライバ190によってキャビティ112内に音響的に出力される。フィードフォワードアンチノイズ音の導出は、パーソナルANRデバイス1000によって提供されるPNRの特性、フィードフォワードマイクロフォン130に対する音響ドライバ190の特性および位置、ならびに/またはキャビティ112および/もしくは通路117の音響特性を考慮する。フィードフォワードアンチノイズ音は、音響ドライバ190によって音響的に出力され、その振幅および時間シフトは、キャビティ112、通路117、および/または外耳道に入ることができる音響ノイズ源9900のノイズ音と、それらを少なくとも減衰させる減法的な方法で、音響的に相互作用するように計算される。
【００４４】
フィードバックベースのANRを実行する実現形態では、フィードバックマイクロフォン120が、キャビティ112内に配置される。フィードバックマイクロフォン120は、イヤピース100がユーザによって着用されたときに、外耳道の入口近くに配置されるように、キャビティ112の開口および/または通路117のすぐ近くに配置される。フィードバックマイクロフォン120によって検出される音は、フィードバックアンチノイズ音が導出される基準として使用され、その後、フィードバックアンチノイズ音は、音響ドライバ190によってキャビティ112内に音響的に出力される。フィードバックアンチノイズ音の導出は、フィードバックマイクロフォン120に対する音響ドライバ190の特性および位置、ならびに/またはキャビティ112および/もしくは通路117の音響特性に加えて、フィードバックベースのANRの提供の際に安定性を向上させる事項を考慮する。フィードバックアンチノイズ音は、音響ドライバ190によって音響的に出力され、その振幅および時間シフトは、キャビティ112、通路117、および/または外耳道に入ることができる(いかなるPNRによっても減衰されなかった)音響ノイズ源9900のノイズ音と、それらを少なくとも減衰させる減法的な方法で、音響的に相互作用するように計算される。
【００４５】
パーソナルANRデバイス1000は、ANR回路2000とイヤピース100の間に1対1の対応が存在するように、パーソナルANRデバイス1000の各イヤピース100につき1つの関連付けられたANR回路2000をさらに含む。各ANR回路2000の一部または実質的に全体は、それが関連付けられたイヤピース100のケーシング110内に配置することができる。代替的および/または追加的に、各ANR回路2000の一部または実質的に全体は、パーソナルANRデバイス1000の別の部分の中に配置することができる。ANR回路2000に関連付けられたイヤピース100において、フィードバックベースのANRおよびフィードフォワードベースのANRの一方が提供されるか、それとも両方が提供されるかに応じて、ANR回路2000は、フィードバックマイクロフォン120およびフィードフォワードマイクロフォン130の一方または両方にそれぞれ結合される。ANR回路2000は、アンチノイズ音の音響的な出力を引き起こすために、音響ドライバ190にさらに結合される。
【００４６】
パススルーオーディオを提供するいくつかの実現形態では、ANR回路2000は、音響ドライバ190によって音響的に出力されるパススルーオーディオをオーディオ源9400から受け取るために、オーディオ源9400にも結合される。パススルーオーディオは、音響ノイズ源9900から発せられるノイズ音とは異なり、パーソナルANRデバイス1000のユーザが聴くことを望むオーディオである。実際、ユーザは、音響ノイズ音の侵入なしに、パススルーオーディオを聴くことができるように、パーソナルANRデバイス1000を着用することができる。パススルーオーディオは、録音されたオーディオ、送信されたオーディオ、またはユーザが聴くことを望む様々な他の形態のオーディオのいずれかの再生とすることができる。いくつかの実現形態では、オーディオ源9400は、限定することなく、統合オーディオ再生コンポーネントまたは統合オーディオレシーバコンポーネントを含む、パーソナルANRデバイス1000内に組み込むことができる。他の実現形態では、パーソナルANRデバイス1000は、ワイヤレスで、または電気的もしくは光学的な伝導ケーブルを介して、オーディオ源9400に結合するための機能を含み、その場合、オーディオ源9400は、パーソナルANRデバイス1000とは完全に別個のデバイス(たとえば、CDプレーヤ、デジタルオーディオファイルプレーヤ、セルフォンなど)である。
【００４７】
他の実現形態では、パススルーオーディオは、パーソナルANRデバイス1000の変形に統合された、双方向通信において利用される通信マイクロフォン140から受け取られ、その双方向通信では、通信マイクロフォン140がパーソナルANRデバイス1000のユーザによって発せられた言語音を検出するように配置される。そのような実現形態では、ユーザが、パーソナルANRデバイス1000を着用していないときに、自分の声を普通に聞くのと実質的に同様に、自分の声を聞くことができるように、ユーザによって発せられた言語音の減衰された形態または別の変更を受けた形態を、通信側音(communications sidetone)として、ユーザの一方の耳または両方の耳に音響的に出力することができる。
【００４８】
少なくともANR回路2000の動作のサポートにおいて、パーソナルANRデバイス1000は、記憶デバイス170および電源180の一方もしくは両方、ならびに/または処理デバイス(図示されず)をさらに含むことができる。より詳細に説明されるように、ANR回路2000は、フィードバックベースのANRおよび/またはフィードフォワードベースのANRを構成するために用いられるANR設定を取得するために、(おそらくはデジタルシリアルインタフェースを介して)記憶デバイス170にアクセスすることができる。やはりより詳細に説明されるように、電源180は、限られた容量の電力貯蔵デバイス(たとえばバッテリ)とすることができる。
【００４９】
図2aから図2fは、図1のパーソナルANRデバイス1000によって採用され得る様々な可能な物理的構成を示している。先に説明したように、パーソナルANRデバイス1000の異なる実現形態は、1つまたは2つのイヤピース100を有することができ、各イヤピース100がユーザの耳の近辺に配置され得るように、ユーザの頭部に、またはユーザの頭部の近くに着用されるように構成される。
【００５０】
図2aは、各々がイヤカップ(earcup)の形態をとり、ヘッドバンド102によって接続される、一対のイヤピース100を含む、パーソナルANRデバイス1000の「オーバヘッド」型の物理的構成1500aを示している。しかし、具体的には示されていないが、物理的構成1500aの代替的な変形は、ヘッドバンド102に接続されるただ1つのイヤピース100を含むことができる。物理的構成1500aの別の代替的な変形は、ヘッドバンド102を、後頭部の周りおよび/またはユーザの首の後に着用されるように構成される異なるバンドで置き換えることができる。
【００５１】
物理的構成1500aでは、イヤピース100の各々は、典型的な人間の耳の耳介に対するサイズに応じて、「オンイヤ(on-ear)」型(一般に「耳載せ(supra-aural)」型とも呼ばれる)または「アラウンドイヤ(around-ear)」型(一般に「耳覆い(circum-aural)」型とも呼ばれる)のイヤカップとすることができる。先に説明したように、各イヤピース100は、キャビティ112がその中に形成されるケーシング110を有し、ケーシング110は、イヤカップリング115を支える。この物理的構成では、イヤカップリング115は、キャビティ112への開口の周囲を取り囲み、キャビティ112とつながる通路117がそこを通って形成される、(おそらくはリング形の)柔軟なクッションの形態をとる。
【００５２】
イヤピース100がオーバイヤ型(over-the-ear)のイヤカップとして着用されるように構成される場合、ケーシング110とイヤカップリング115は、一緒になってユーザの耳の耳介を実質的に取り囲む。したがって、パーソナルANRデバイス1000のそのような変形が正しく着用された場合、ヘッドバンド102とケーシング110は、協力して、イヤカップリング115を、耳の耳介を取り囲むユーザの頭部の側面の部分に、実質的に耳介が隠されて見えなくなるように押し当てる。イヤピース100がオンイヤ型のイヤカップとして着用されるように構成される場合、ケーシング110とイヤカップリング115は、協力して、関連する外耳道の入口を取り囲む耳介の周囲部分を覆う。したがって、正しく着用された場合、ヘッドバンド102とケーシング110は、協力して、イヤカップリング115を、耳介の部分に、耳介の周囲の部分が見えたままになるように押し当てる。イヤカップリング115の柔軟な材料を、耳介の部分、または耳介を取り囲む頭部の側面の部分に押し当てることで、通路117を介して外耳道をキャビティ112に音響的に結合することと、PNRの提供を可能にする先に説明された音響密閉を形成することがともにもたらされる。
【００５３】
図2bは、実質的に物理的構成1500aに類似しているが、イヤピース100の一方がマイクロフォンブーム142を介してケーシング110に接続される通信マイクロフォン140を追加的に含む、別のオーバヘッド型の物理的構成1500bを示している。イヤピース100のうちのこの特定のイヤピース100が正しく着用された場合、マイクロフォンブーム142は、ケーシング110からユーザの頬の一部にほぼ沿って延びて、ユーザの口から音響的に出力される言語音を検出するために、ユーザの口のすぐ近くに通信マイクロフォン140を位置付ける。しかし、具体的には示されていないが、通信マイクロフォン140がより直接的にケーシング110上に配置され、マイクロフォンブーム142が中空のチューブであって、ユーザの口の近辺の一方の端部と、通信マイクロフォン140の近辺の他方の端部に開口を有し、口の近辺から通信マイクロフォン140の近辺まで音を伝える、物理的構成1500bの代替的な変形も可能である。
【００５４】
また、図2bは、マイクロフォンブーム142および通信マイクロフォン140を含むイヤピース100のうちの一方のみしか含まない、パーソナルANRデバイス1000の物理的構成1500bのまた別の変形も可能であることを明瞭にするために、破線を用いて他方のイヤピース100を示している。そのような別の変形でも、ヘッドバンド102は、依然として存在し、ユーザの頭にかぶせて着用され続ける。
【００５５】
図2cは、各々がインイヤ型のイヤフォンの形態をとり、コードおよび/または電気的もしくは光学的な伝導ケーブリング(図示されず)によって接続されてもよく、あるいは接続されなくてもよい、一対のイヤピース100を含む、パーソナルANRデバイス1000の「インイヤ(in-ear)」型(一般に「耳挿入(intra-aural)」型とも呼ばれる)の物理的構成1500cを示している。しかし、具体的には示されていないが、物理的構成1500cの代替的な変形は、イヤピース100のうちの一方のみしか含まなくてもよい。
【００５６】
先に説明したように、イヤピース100の各々は、オープンキャビティ112がその中に形成され、イヤカップリング115を支える、ケーシング110を有する。この物理的構成では、イヤカップリング115は、キャビティ112とつながる通路117を定める実質的に中空のチューブ状の形態をとる。いくつかの実現形態では、イヤカップリング115は、ケーシング110とは異なる材料(おそらくは、ケーシング110を形成する材料よりも柔軟な材料)から形成され、他の実現形態では、イヤカップリング115は、ケーシング110と一体で形成される。
【００５７】
ケーシング110および/またはイヤカップリング115の部分は、協力して、ユーザの耳の甲介および/または外耳道の部分と係合し、ケーシング110が、イヤカップリング115を介してキャビティ112を外耳道に音響的に結合する方向を向いて、外耳道の入口の近辺に留まることを可能にする。したがって、イヤピース100が適切に配置された場合、外耳道への入口は、PNRの提供を可能にする先に説明した音響密閉を生み出すように、実質的に「塞がれる」。
【００５８】
図2dは、実質的に物理的構成1500cに類似しているが、イヤピース100の一方がケーシング110上に配置される通信マイクロフォン140を追加的に含むシングルイヤヘッドセット(「イヤセット」と呼ばれることもある)の形態をとる、パーソナルANRデバイス1000の別のインイヤ型の物理的構成1500dを示している。このイヤピース100が正しく着用された場合、通信マイクロフォン140は、ユーザによって発せられる言語音を検出するように選択された、ユーザの口の近辺の方向をおおよそ向く。しかし、具体的には示されていないが、音がユーザの口の近辺からチューブ(図示されず)を介して通信マイクロフォン140まで伝えられる、またはケーシング110に接続され、通信マイクロフォン140をユーザの口の近辺に位置付けるブーム(図示されず)上に、通信マイクロフォン140が配置される、物理的構成1500dの代替的な変形も可能である。
【００５９】
図2dには具体的に示されていないが、通信マイクロフォン140を有する物理的構成1500dをとる示されたイヤピース100は、図2dに示されたイヤピース100にコードもしくは伝導ケーブリング(やはり図示されず)を介して接続されてもよく、または接続されなくてもよい、(図2cに示されたイヤピース100の一方などの)インイヤ型のイヤフォンの形態を有する別のイヤピースを伴ってもよく、または伴わなくてもよい。
【００６０】
図2eは、ケーシング110がハンドセットのケーシングとなるように、ハンドセットの残りの部分と一体で形成される単一のイヤピース100を含み、ハンドセットと対をなし得るクレードル台(cradle base)に伝導ケーブリング(図示されず)によって接続されてもよく、または接続されなくてもよい、パーソナルANRデバイス1000の双方向通信ハンドセット型の物理的構成1500eを示している。物理的構成1500aおよび1500bのどちらかのオンイヤ型の変形であるイヤピース100の一方とは異なって、物理的構成1500eのイヤピース100は、通路117がキャビティ112を外耳道に音響的に結合できるように、耳の耳介の部分に押し当てられるように構成されるイヤカップリング115の形態をとる。様々な可能な実現形態では、イヤカップリング115は、ケーシング110とは異なる材料で形成することができ、またはケーシング110と一体で形成することができる。
【００６１】
図2fは、実質的に物理的構成1500eと類似しているが、ケーシング110が、ポータブルワイヤレス通信用途にさらにいくぶん適した形状をなし、クレードル台を使用することなく、電話番号のダイアリングおよび/または無線周波数チャネルの選択を可能にする、ユーザインタフェースコントロールおよび/またはディスプレイをおそらくは含む、パーソナルANRデバイス1000の別の双方向通信ハンドセット型の物理的構成1500fを示している。
【００６２】
図3aおよび図3bは、ANR回路2000が動的に構成可能なデジタル回路から少なくとも部分的に構成されるパーソナルANRデバイス1000の実施において、ANR回路2000によってどちらかを利用することができる、可能な内部アーキテクチャを示している。言い換えると、図3aおよび図3bの内部アーキテクチャは、ANR回路2000の動作中に、多種多様な信号処理トポロジおよびフィルタブロックトポロジのいずれかを採用するように動的に構成可能である。図4aから図4gは、このようにANR回路2000によって採用され得る信号処理トポロジの様々な例を示しており、図5aから図5eは、このように採用された信号処理トポロジ内で使用するために、やはりANR回路2000によって採用され得るフィルタブロックトポロジの様々な例を示している。しかし、当業者であれば容易に理解するように、ANR回路2000が、大部分または完全に、アナログ回路および/またはそのような動的構成可能性を欠いたデジタル回路を用いて実施される、パーソナルANRデバイス1000の他の実施も可能である。
【００６３】
ANR回路2000の回路が少なくとも部分的にデジタルである実施において、ANR回路2000によって受け取られる、または出力される、音を表すアナログ信号は、やはりそれらの音を表すデジタルデータに変換する必要が、またはデジタルデータから生成する必要があることがある。より具体的には、内部アーキテクチャ2200aおよび2200bの両方において、フィードバックマイクロフォン120およびフィードフォワードマイクロフォン130から受け取られるアナログ信号は、ANR回路2000のアナログデジタル変換器(ADC)によってデジタル化され、加えて、オーディオ源9400または通信マイクロフォン140から受け取ることができるパススルーオーディオを表すアナログ信号はいずれも、ANR回路2000のアナログデジタル変換器(ADC)によってデジタル化される。また、音響ドライバ190に提供されて、音響ドライバ190にアンチノイズ音および/またはパススルーオーディオを音響的に出力させるアナログ信号はいずれも、ANR回路2000のデジタルアナログ変換器(DAC)によってデジタルデータから生成される。さらに、音を表すアナログ信号またはデジタルデータに、それぞれアナログ形式またはデジタル形式の可変利得増幅器(VGA)によって操作を施して、それらの表された音の振幅を変更することができる。
【００６４】
図3aは、音を表すデジタルデータを操作するデジタル回路が、スイッチングデバイスからなる1つまたは複数のアレイを介して選択的に相互接続される、ANR回路2000の可能な内部アーキテクチャ2200aを示しており、スイッチングデバイスは、ANR回路2000の動作中に、それらの相互接続を動的に構成することを可能にする。スイッチングデバイスのそのような使用は、様々なデジタル回路の間でデジタルデータを移動させるための経路を、プログラミングによって定義することを可能にする。より具体的には、様々な数量および/またはタイプのデジタルフィルタからなるブロックは、フィードバックベースのANR、フィードフォワードベースのANR、およびパススルーオーディオに関連するどのデジタルデータが、これらの機能を実行するために転送されるかによって定義することができる。内部アーキテクチャ2200aを利用する際、ANR回路2000は、ADC 210、310、410と、処理デバイス510と、ストレージ520と、インタフェース(I/F) 530と、スイッチアレイ540と、フィルタバンク550と、DAC 910とを含む。様々な可能な変形は、アナログVGA 125、135、145のうちの1つまたは複数、VGAバンク560、クロックバンク570、圧縮コントローラ950、さらなるADC 955、および/またはオーディオ増幅器960をさらに含むことができる。
【００６５】
ADC 210は、フィードバックマイクロフォン120からアナログ信号を受け取り、ADC 310は、フィードフォワードマイクロフォン130からアナログ信号を受け取り、ADC 410は、オーディオ源9400または通信マイクロフォン140からアナログ信号を受け取る。さらに詳細に説明されるように、ADC 210、310、410のうちの1つまたは複数は、関連するアナログ信号を、それぞれアナログVGA 125、135、145のうちの1つまたは複数を介して受け取ることができる。ADC 210、310、410の各々のデジタル出力は、スイッチアレイ540に結合される。ADC 210、310、410の各々は、広く知られたシグマデルタアナログデジタル変換アルゴリズム(sigma-delta analog-to-digital conversion algorithm)の変形を、電力節約を理由として、また他のアルゴリズムでは変換プロセスの結果として導入されることがある可聴ノイズ音を表すデジタルデータを低減する特有の能力を理由として、利用するように設計することができる。しかし、当業者であれば容易に理解するように、他の様々なアナログデジタル変換アルゴリズムのいずれでも利用することができる。さらに、いくつかの実現形態では、少なくともADC 410は、少なくともパススルーオーディオが、アナログ信号ではなく、デジタルデータとして、ANR回路2000に提供される場合は、バイパスしてもよく、および/または完全に省いてもよい。
【００６６】
フィルタバンク550は、複数のデジタルフィルタを含み、その各々は、スイッチアレイ540に結合される入力および出力を有する。いくつかの実現形態では、フィルタバンク550内のデジタルフィルタのすべては、同じタイプに属するが、他の実現形態では、フィルタバンク550は、異なるタイプのデジタルフィルタの混在を含む。示されるように、フィルタバンク550は、複数のダウンサンプリングフィルタ552と、複数の双2次(バイカッド)フィルタ(biquadratic (biquad) filter) 554と、複数の補間フィルタ556と、複数の有限インパルス応答(FIR)フィルタ(finite impulse response filter) 558の混在を含むが、当業者であれば容易に理解するように、他の様々なフィルタを含むこともできる。さらに、異なる各タイプのデジタルフィルタの間で、異なるデータ転送レートをサポートするように、デジタルフィルタを最適化することができる。例を挙げると、バイカッドフィルタ554のうちの異なるバイカッドフィルタは、異なるビット幅の係数値を利用することができ、またはFIRフィルタ558のうちの異なるFIRフィルタは、異なる数量のタップを有することができる。VGAバンク560は(存在するならば)、複数のデジタルVGAを含み、その各々は、スイッチアレイ540に結合される入力および出力を有する。また、DAC 910は、スイッチアレイ540に結合されるデジタル入力を有する。クロックバンク570は(存在するならば)、選択されたデータ転送レートでコンポーネント間のデータを刻時するため、および/または他の目的で、複数のクロック信号を同時に提供する、スイッチアレイ540に結合される複数のクロック信号出力を備える。いくつかの実現形態では、複数のクロック信号の少なくとも一部は、異なる経路における異なるデータ転送レートを同時にサポートするために、複数の組ごとに、互いに(multiples of one another)同期がとられ、それらの異なる経路におけるそれらの異なるデータ転送レートでのデータの移動は、同期がとられる。
【００６７】
スイッチアレイ540のスイッチングデバイスは、ADC 210、310、410のデジタル出力のうちの異なるデジタル出力と、フィルタバンク550のデジタルフィルタの入力および出力と、VGAバンク560のデジタルVGAの入力および出力と、DAC 910のデジタル入力とを選択的に結合して、様々な音を表すデジタルデータが移動するための経路のトポロジを定義する、それらの間の1組の相互接続を形成するように動作可能である。スイッチアレイ540のスイッチングデバイスは、クロックバンク570のクロック信号出力のうちの異なるクロック信号出力を、フィルタバンク550のデジタルフィルタのうちの異なるデジタルフィルタ、および/またはVGAバンク560のデジタルVGAのうちの異なるデジタルVGAに選択的に結合するようにも動作可能である。主にこのようにして、内部アーキテクチャ2200aのデジタル回路は、動的に構成可能になる。このように、様々な数量およびタイプのデジタルフィルタおよび/またはデジタルVGAを、フィードバックベースのANR、フィードフォワードベースのANR、およびパススルーオーディオに関連するデジタルデータのフローのために定義される異なる経路沿いの様々な地点に配置して、それらの経路の各々において、デジタルデータによって表される音を変更すること、および/または新しい音を表す新しいデジタルデータを導出することができる。また、このように、異なるデータ転送レートを選択することができ、それによって、デジタルデータは、経路の各々において異なるレートで刻時される。
【００６８】
フィードバックベースのANR、フィードフォワードベースのANR、および／またはパススルーオーディオのサポートにおいて、フィルタバンク550内のデジタルフィルタの入力および出力をスイッチアレイ540に結合することで、スイッチアレイ540を介して複数のデジタルフィルタの入力および出力を結合して、フィルタのブロックを作成することが可能になる。当業者であれば容易に理解するように、複数のより低次のデジタルフィルタを組み合わせて、フィルタのブロックを形成することによって、より高次のフィルタを使用することなく、複数のより低次のデジタルフィルタを協調させて、より高次の機能を実施することができる。さらに、様々なタイプのデジタルフィルタを有する実現形態では、フィルタの混在を利用して、より一層多様な機能を実行する、フィルタのブロックを作成することができる。例を挙げると、フィルタバンク550内に示された様々なフィルタを用いて、ダウンサンプリングフィルタ552の少なくとも1つ、バイカッドフィルタ554のうちの複数のバイカッドフィルタ、補間フィルタ556の少なくとも1つ、およびFIRフィルタ558の少なくとも1つを有する、フィルタブロック(すなわちフィルタのブロック)を作成することができる。
【００６９】
いくつかの実現形態では、スイッチアレイ540のスイッチングデバイスの少なくともいくつかは、2進論理デバイスを用いて実施することができ、2進論理デバイスは、基本的な2進算術演算を実施して加算ノードを作成するために、スイッチアレイ540自体を使用することを可能にし、加算ノードでは、デジタルデータの異なる部分が流れる経路が、デジタルデータのそれらの異なる部分が算術的に加算、平均、および/または他の方法で結合されるように合流する。そのような実現形態では、スイッチアレイ540は、動的にプログラム可能な論理デバイスのアレイの変形に基づくことができる。代替的および/または追加的に、2進論理デバイスのバンクまたは他の形態の算術論理回路(図示されず)は、ANR回路2000内に組み込むこともでき、それらの2進論理デバイスおよび/または他の形態の算術論理回路の入力および出力も、スイッチアレイ540に結合される。
【００７０】
音を表すデータのフローのための経路を作成することによってトポロジを採用する、スイッチアレイ540のスイッチングデバイスの動作において、フィードバックベースのANRに関連するデジタルデータのフローのための経路の作成に優先権を与えて、スイッチングデバイスを通る際の待ち時間をできるだけ短くすることができる。また、フィルタバンク550およびVGAバンク560において利用可能なデジタルフィルタおよびVGAの中から、それぞれデジタルフィルタおよびVGAを選択する際に、優先権を与えて、待ち時間をできるだけ短くすることができる。さらに、フィードバックベースのANRに関連するデジタルデータのための経路において利用される、フィルタバンク550のデジタルフィルタに提供される係数および/または他の設定は、経路を定義する際に利用されるスイッチアレイ540のスイッチングデバイスから、どれだけの待ち時間が生じるかに応答して、調整することができる。フィードバックアンチノイズ音を導出および/または音響的に出力する機能を実行する際に利用されるコンポーネントの待ち時間に対する敏感さが、フィードバックベースのANRの方がより高いことを認識して、そのような対策がとられることがある。そのような待ち時間は、フィードフォワードベースのANRにおいても関心事ではあるが、フィードフォワードベースのANRは一般に、そのような待ち時間に対して、フィードバックベースのANRよりも敏感さが低い。結果として、デジタルフィルタおよびVGAの選択、ならびにフィードフォワードベースのANRに関連するデジタルデータのフローのための経路の作成には、フィードバックベースのANRに与えられる優先度よりも低いが、パススルーオーディオに与えられる優先度よりも高い優先度を与えることができる。
【００７１】
処理デバイス510は、スイッチアレイ540に加えて、ストレージ520およびインタフェース530の両方にも結合される。処理デバイス510は、限定することなく、汎用中央処理装置(CPU)、デジタル信号プロセッサ(DSP)、縮小命令セットコンピュータ(RISC)プロセッサ、マイクロコントローラ、またはシーケンサを含む、様々なタイプの処理デバイスのいずれかとすることができる。ストレージ520は、限定することなく、動的ランダムアクセスメモリ(DRAM)、静的ランダムアクセスメモリ(SRAM)、強磁性ディスク記憶、光ディスク記憶、または様々な不揮発性ソリッドステート記憶技術のいずれかを含む、様々なデータ記憶技術のいずれかに基づくことができる。実際、ストレージ520は、揮発性部分および不揮発性部分の両方を含むことができる。さらに、ストレージ520は、あたかも単一のコンポーネントであるかのように示され、説明されるが、おそらくは揮発性コンポーネントと不揮発性コンポーネントの組み合わせを含む、複数のコンポーネントから構成できることを当業者であれば理解されよう。インタフェース530は、記憶デバイス170(ストレージ520と混同してはならない)および/またはANR回路2000の外部の他のデバイス(たとえば、他の処理デバイスもしくは他のANR回路)をそれによって結合できる、デジタルシリアルバスを含む1つまたは複数のデジタル通信バスにANR回路2000を結合するのをサポートすることができる。さらに、インタフェース530は、手動操作可能なコントロール、インジケータ灯、または利用可能な電力の表示を提供する電源180の部分などの他のデバイスをサポートするために、1つまたは複数の汎用入力/出力(GPIO)電気接続および/またはアナログ電気接続を提供することができる。
【００７２】
いくつかの実現形態では、処理デバイス510は、ストレージ520にアクセスして、ローディングルーチン522の一連の命令を読み取り、ローディングルーチン522は、処理デバイス510によって実行された場合、インタフェース530が記憶デバイス170にアクセスして、ANRルーチン525およびANR設定527の一方または両方を取り出し、またそれらをストレージ520に記憶するように、処理デバイス510にインタフェース530を操作させる。他の実現形態では、ANRルーチン525およびANR設定527の一方または両方は、ANR回路2000に供給される電力が失われた場合でも、記憶デバイス170からそれらを取り出す必要がないように、ストレージ520の不揮発性部分に記憶される。
【００７３】
ANRルーチン525およびANR設定527の一方または両方が記憶デバイス170から取り出されるかどうかに関係なく、処理デバイス510は、ストレージ520にアクセスして、ANRルーチン525の一連の命令を読み取る。その後、処理デバイス510は、その一連の命令を実行し、一連の命令は、先に詳述したように、処理デバイス510に、音を表すデジタルデータのフローのための経路を定義するトポロジを採用するためにスイッチアレイ540のスイッチングデバイスを構成させ、ならびに/または異なるクロック信号を1つもしくは複数のデジタルフィルタおよび/もしくはVGAに提供させる。いくつかの実現形態では、やはり処理デバイス510にストレージ520から読み取らせたANR設定527の一部によって指定されるように、処理デバイス510にスイッチングデバイスを構成させる。さらに、ANR設定527の一部によって指定されるように、処理デバイス510に、フィルタバンク550の様々なデジタルフィルタのフィルタ係数、VGAバンク560の様々なVGAの利得設定、および/またはクロックバンク570のクロック信号出力のクロック周波数を設定させる。
【００７４】
いくつかの実現形態では、ANR設定527は、フィルタ係数、利得設定、クロック周波数、および/またはスイッチアレイ540のスイッチングデバイスの構成からなる複数の組を指定し、異なる状況に応じて、そのうちの異なる組が使用される。他の実現形態では、ANRルーチン525の一連の命令の実行は、処理デバイス510に、異なる状況に応じて、フィルタ係数、利得設定、クロック周波数、および/またはスイッチングデバイス構成からなる異なる組を導出させる。例を挙げると、電源180から利用可能な電力を示す電源180からの信号をインタフェース530が監視するように、処理デバイス510にインタフェース530を操作させることができ、処理デバイス510に、利用可能な電力の量の変化に応答して、フィルタ係数、利得設定、クロック周波数、および/またはスイッチングデバイス構成からなる異なる組の間で動的な切り替えを実行させることができる。
【００７５】
別の例を挙げると、提供されるフィードバックベースのANRおよび/またはフィードフォワードベースのANRの程度を変更した方が望ましいかどうかを判定するために、処理デバイス510に、フィードバックベースのANR、フィードフォワードベースのANR、および/またはパススルーオーディオに係わるデジタルデータによって表される音の特性を監視させることができる。当業者であれば精通しているように、高程度のANRの実行は、かなりの環境ノイズが減衰される場合には非常に望ましいものになり得るが、高程度のANRの実行が、ANRの実行がより僅かな場合に比べて、パーソナルANRデバイスのユーザにとって、よりノイズの多いまたはさもなければより不快な音響環境を実際には生み出し得る、他の状況も存在し得る。したがって、1つまたは複数の音の観測された特性に応答して、減衰の程度、および/または実行されるANRによって減衰される環境ノイズの周波数の範囲を調整するために、処理デバイス510にANRの実行を変更させることができる。さらに、当業者であればやはり精通しているように、減衰の程度および/または周波数の範囲の低減が望ましい場合、フィードバックベースのANRおよび/またはフィードフォワードベースのANRを実施する際に使用されるフィルタの数量および/またはタイプを簡素化することが可能なことがあり、電力消費の低減という追加的な利益を伴う、そのような簡素化を実行するために、処理デバイス510に、フィルタ係数、利得設定、クロック周波数、および/またはスイッチングデバイス構成からなる異なる組の間で動的な切り替えを実行させることができる。
【００７６】
DAC 910には、パーソナルANRデバイス1000のユーザの耳に音響的に出力される音を表すデジタルデータがスイッチアレイ540から提供され、DAC 910は、デジタルデータを、それらの音を表すアナログ信号に変換する。オーディオ増幅器960は、このアナログ信号をDAC 910から受け取り、それらの音の音響的な出力を達成する音響ドライバ190を駆動するのに十分な大きさにアナログ信号を増幅する。
【００７７】
圧縮コントローラ950は(存在すれば)、振幅が大きすぎる兆候、クリッピングが発生しそうな兆候、クリッピングが実際に発生した事実、および/または他のオーディオアーチファクトが発生しそうな他の兆候もしくは実際に発生した他の事実がないかどうか、音響的に出力される音を監視する。圧縮コントローラ950は、DAC 910に提供されるデジタルデータを直接的に監視することができ、またはオーディオ増幅器960によって出力されるアナログ信号を(存在すればADC 955を介して)監視することができる。そのような兆候に応答して、圧縮コントローラ950は、さらに詳細に説明されるように、振幅を調節するために、アナログVGA 125、135、145(存在すれば)の1つもしくは複数についての利得設定、ならびに/またはフィードバックベースのANR機能、フィードフォワードベースのANR機能、およびパススルーオーディオ機能の1つもしくは複数に関連する経路に配置される、VGAバンク560のVGAの1つもしくは複数についての利得設定を変更することができる。さらに、いくつかの実現形態では、圧縮コントローラ950は、外部制御信号の受け取りに応答して、そのような調整を行うこともできる。そのような外部信号は、フィードバックベースのANR機能およびフィードフォワードベースのANR機能の一方または両方に予期できない反応を起こさせ得る例外的に大きな環境ノイズ音などの条件を検出したことに応答して、そのような外部制御信号を提供する、ANR回路2000に結合される別のコンポーネントによって提供することができる。
【００７８】
図3bは、処理デバイスが、記憶された機械可読の一連の命令にアクセスし、実行する、ANR回路2000の別の可能な内部アーキテクチャ2200bを示しており、一連の命令は、ANR回路2000の動作中に動的に構成できる方法で、処理デバイスに、音を表すデジタルデータを操作させる。処理デバイスのそのような使用は、トポロジにおけるデジタルデータを移動させるための経路を、プログラミングによって定義することを可能にする。より具体的には、様々な数量および/またはタイプのデジタルフィルタを定義し、具現化(instantiate)することができ、デジタルフィルタの各タイプは、一連の命令に基づく。内部アーキテクチャ2200bを利用する場合、ANR回路2000は、ADC 210、310、410と、処理デバイス510と、ストレージ520と、インタフェース530と、ダイレクトメモリアクセス(DMA)デバイス541と、DAC 910とを含む。様々な可能な変形は、アナログVGA 125、135、145のうちの1つまたは複数、ADC 955、および/またはオーディオ増幅器960をさらに含むことができる。処理デバイス510は、1つまたは複数のバスを介して、ストレージ520、インタフェース530、DMAデバイス541、ADC 210、310、410、およびDAC 910に、それらの動作を処理デバイス510が少なくとも制御できるように、直接的または間接的に結合される。処理デバイス510は、アナログVGA 125、135、145のうちの1つまたは複数(存在すれば)、およびADC 955(存在すれば)にも同様に結合することができる。
【００７９】
内部アーキテクチャ2200aと同様に、処理デバイス510は、様々なタイプの処理デバイスのいずれかとすることができ、やはり、ストレージ520も、様々なデータ記憶技術のいずれかに基づくことができ、複数のコンポーネントから構成することができる。さらに、インタフェース530は、ANR回路2000を1つまたは複数のデジタル通信バスに結合することをサポートすることができ、1つまたは複数の汎用入力/出力(GPIO)電気接続および/またはアナログ電気接続を提供することができる。DMAデバイス541は、セカンダリ処理デバイス、個別デジタル論理、バスマスタリングシーケンサ(bus mastering sequencer,)、または他の様々な技術のいずれかに基づくことができる。
【００８０】
ストレージ520内には、ローディングルーチン522、ANRルーチン525、ANR設定527、ANRデータ529、ダウンサンプリングフィルタルーチン553、バイカッドフィルタルーチン555、補間フィルタルーチン557、FIRフィルタルーチン559、およびVGAルーチン561のうちの1つまたは複数が記憶される。いくつかの実現形態では、処理デバイス510は、ストレージ520にアクセスして、ローディングルーチン522の一連の命令を読み取り、ローディングルーチン522は、処理デバイス510によって実行された場合、インタフェース530が記憶デバイス170にアクセスして、ANRルーチン525、ANR設定527、ダウンサンプリングフィルタルーチン553、バイカッドフィルタルーチン555、補間フィルタルーチン557、FIRルーチン559、およびVGAルーチン561のうちの1つまたは複数取り出し、またそれらをストレージ520に記憶するように、処理デバイス510にインタフェース530を操作させる。他の実現形態では、これらのうちの1つまたは複数は、記憶デバイス170からそれらを取り出す必要がないように、ストレージ520の不揮発性部分に記憶される。
【００８１】
内部アーキテクチャ2200aにおいてそうだったように、(デジタルデータを直接的に受け取ることによって、ADC 210、310、410のうちの1つまたは複数の使用が不要にならない限り)ADC 210は、フィードバックマイクロフォン120からアナログ信号を受け取り、ADC 310は、フィードフォワードマイクロフォン130からアナログ信号を受け取り、ADC 410は、オーディオ源9400または通信マイクロフォン140からアナログ信号を受け取る。やはり、ADC 210、310、410のうちの1つまたは複数は、関連するアナログ信号を、それぞれアナログVGA 125、135、145のうちの1つまたは複数を介して受け取ることができる。やはり内部アーキテクチャ2200aにおいてそうだったように、DAC 910は、パーソナルANRデバイス1000のユーザの耳に音響的に出力される音を表すデジタルデータをアナログ信号に変換し、オーディオ増幅器960は、それらの音の音響的な出力を達成する音響ドライバ190を駆動するのに十分な大きさにこの信号を増幅する。
【００８２】
しかし、音を表すデジタルデータがスイッチングデバイスのアレイを通して転送される、内部アーキテクチャ2200aとは異なり、そのようなデジタルデータは、ストレージ520内に記憶され、ストレージ520から取り出される。いくつかの実現形態では、処理デバイス510は、反復的にADC 210、310、410にアクセスして、それらが受け取ったアナログ信号に関連するデジタルデータを、ストレージ520に記憶するために取り出し、DAC 910によって出力されるアナログ信号に関連するデジタルデータをストレージ520から反復的に取り出し、そのアナログ信号の生成を可能にするために、そのデジタルデータをDAC 910に提供する。他の実現形態では、DMAデバイス541は(存在すれば)、処理デバイス510とは独立に、ADC 210、310、410、ストレージ520、およびDAC 910の間でデジタルデータを転送する。また別の実現形態では、ADC 210、310、410、および/またはDAC 910は、処理デバイス510とは独立に、各々がストレージ520にデジタルデータを書き込み、および/またはストレージ520からデジタルデータを読み取ることを可能にする、「バスマスタリング」機能を含む。ANRデータ529は、ADC 210、310、410から取り出されたデジタルデータ、ならびに処理デバイス510、DMAデバイス541、および/またはバスマスタリング機能によってDAC 910に提供されるデジタルデータから構成される。
【００８３】
ダウンサンプリングフィルタルーチン553、バイカッドフィルタルーチン555、補間フィルタルーチン557、およびFIRフィルタルーチン559は各々、処理デバイス510に、ダウンサンプリングフィルタ、バイカッドフィルタ、補間フィルタ、およびFIRフィルタをそれぞれ定義する計算の組み合わせを実行させる、一連の命令からから構成される。さらに、異なるタイプのデジタルフィルタの各々の中には、それらのデジタルフィルタの変形も存在してよく、そのような変形は、異なるデータ転送レートのために最適化され、限定することなく、異なるビット幅の係数または異なる数量のタップを含む。同様に、VGAルーチン561は各々、処理デバイス510に、VGAを定義する計算の組み合わせを実行させる、一連の命令からから構成される。具体的には示されていないが、同様に加算ノードを定義する一連の命令から構成される加算ノードルーチンも、ストレージ520内に記憶することができる。
【００８４】
ANRルーチン525は、フィードバックベースのANR、フィードフォワードベースのANR、および/またはパススルーオーディオをサポートするために、処理デバイス510に、ダウンサンプリングフィルタルーチン553、バイカッドフィルタルーチン555、補間フィルタルーチン557、FIRフィルタルーチン559、およびVGAルーチン561によって定義される、様々な数量のデジタルフィルタおよびVGAを含む経路を有する、信号処理トポロジを作成させる、一連の命令から構成される。ANRルーチン525は、処理デバイス510に、そのトポロジに含まれる様々なフィルタおよびVGAの各々を定義する計算も実行させる。さらに、ANRルーチン525は、処理デバイス510に、ADC 210、310、410、ストレージ520、およびDAC 910の間でのデータの移動を実行させ、あるいは処理デバイス510に、DMAデバイス541による(存在すれば)、またはADC 210、310、410、および/もしくはDAC 910によって実行されるバスマスタリング動作による、そのようなデータの移動の実行を調整させる。
【００８５】
ANR設定527は、トポロジ特性(デジタルフィルタの選択を含む)、フィルタ係数、利得設定、クロック周波数、データ転送レート、および/またはサイズを定義するデータから構成される。いくつかの実現形態では、トポロジ特性は、トポロジに組み込まれる任意の加算ノードの特性も定義することができる。信号処理トポロジを作成(デジタルフィルタの選択を含む)する際、トポロジに組み込まれる各デジタルフィルタのフィルタ係数を設定する際、およびトポロジに組み込まれる各VGAの利得を設定する際、ANRルーチン525は、処理デバイス510に、ANR設定527から取得されたそのようなデータを利用させる。さらに、ADC 210、310、410のため、トポロジに組み込まれるデジタルフィルタのため、トポロジに組み込まれるVGAのため、およびDAC 910のためのクロック周波数および/またはデータ転送レートを設定する際にも、ANRルーチン525は、処理デバイス510に、ANR設定527からのそのようなデータを利用させる。
【００８６】
いくつかの実現形態では、ANR設定527は、トポロジ特性、フィルタ係数、利得設定、クロック周波数、および/またはデータ転送レートからなる複数の組を指定し、異なる状況に応じて、その中の異なる組が使用される。他の実現形態では、ANRルーチン525の一連の命令の実行は、処理デバイス510に、異なる状況において、与えられた信号処理トポロジのための、フィルタ係数、利得設定、クロック周波数、および/またはデータ転送レートからなる異なる組を導出させる。例を挙げると、電源180から利用可能な電力を示す電源180からの信号をインタフェース530が監視するように、処理デバイス510にインタフェース530を操作させることができ、処理デバイス510に、利用可能な電力の量の変化に応答して、フィルタ係数、利得設定、クロック周波数、および/またはデータ転送レートからなる異なる組を利用させることができる。
【００８７】
別の例を挙げると、1つまたは複数の音の観測された特性に応答して、必要とされるANRの程度を調整するために、処理デバイス510に、ANRの実行を変更させることができる。減衰されるノイズ音の減衰の程度および/または周波数の範囲の低減が可能および/または望ましい場合、フィードバックベースのANRおよび/またはフィードフォワードベースのANRを実施する際に使用されるフィルタの数量および/またはタイプを簡素化することが可能なことがあり、電力消費の低減という追加的な利益を伴う、そのような簡素化を実行するために、処理デバイス510に、フィルタ係数、利得設定、クロック周波数、および/またはデータ転送レートからなる異なる組の間で動的な切り替えを実行させることができる。
【００８８】
したがって、ANRルーチン525の一連の命令を実行する際、フィードバックベースのANR、フィードフォワードベースのANR、およびパススルーオーディオを提供する際に処理デバイス510によって利用される経路を定義する信号処理トポロジを採用する準備として、処理デバイス510に、ANR設定527からデータを取り出させる。ANR設定527からのフィルタ係数、利得設定、および/または他のデータを利用する、デジタルフィルタ、VGA、および/または加算ノードの複数の具現例(instance)を、処理デバイス510に具現化させる。その場合、さらに、処理デバイス510に、ANR設定527から取り出されたデータに従った方法で、デジタルフィルタ、VGA、および加算ノードのそれらの具現例の各々を定義する計算を実行させ、デジタルフィルタ、VGA、および加算ノードのそれらの具現例の間でデジタルデータを移動させ、またADC 210、310、410、ストレージ520、およびDAC 910の間でのデジタルデータの移動を少なくとも調整させる。その後、ANRルーチン525は、パーソナルANRデバイス1000の動作中に、処理デバイス510に、信号処理トポロジ、デジタルフィルタ、フィルタ係数、利得設定、クロック周波数、および/またはデータ転送レートを変更させることができる。主にこのようにして、内部アーキテクチャ2200bのデジタル回路は、動的に構成可能になる。また、このように、様々な数量およびタイプのデジタルフィルタおよび/またはデジタルVGAを、デジタルデータのフローのために定義されたトポロジにおける経路沿いの様々な地点に配置して、より詳細に説明されるように、そのデジタルデータによって表される音を変更すること、および/または新しい音を表す新しいデジタルデータを導出することができる。
【００８９】
いくつかの実現形態では、ANRルーチン525は、処理デバイス510に、ADC 210の操作、ならびにフィードバックベースのANRに関連するデジタルデータのフローのために定義される経路沿いに配置される、デジタルフィルタ、VGA、および/または加算ノードの計算の実行に優先権を与えさせることができる。フィードバック基準音の検出とフィードバックアンチノイズ音の音響的な出力との間の待ち時間に対する敏感さが、フィードバックベースのANRの方がより高いことを認識して、そのような対策がとられることがある。
【００９０】
ANRルーチン525は、さらに、処理デバイス510に、振幅が大きすぎる兆候、クリッピング、クリッピングが発生しそうな兆候、および/または実際に発生している、もしくは発生しそうな兆候のある他のオーディオアーチファクトがないかどうか、音響的に出力される音を監視させることができる。そのような兆候がないかどうか、処理デバイス510に、DAC 910に提供されるデジタルデータを直接的に監視させること、またはオーディオ増幅器960によって出力されるアナログ信号を(ADC 955を介して)監視させることができる。より詳細に説明されるように、そのような兆候に応答して、処理デバイス510に、アナログ信号の少なくとも1つの振幅を調整するために、アナログVGA 125、135、145の1つもしくは複数を操作させることができ、および/またはデジタルデータによって表される少なくとも1つの音の振幅を調整するために、トポロジの経路内に配置される、VGAルーチン561に基づいたVGAの1つまたは複数を操作させることができる。
【００９１】
図4aから図4gは、図1のパーソナルANRデバイス1000のANR回路2000によって採用され得る、いくつかの可能な信号処理トポロジを示している。先に説明したように、パーソナルANRデバイス1000のいくつかの実現形態は、ANR回路2000の動作中に異なる信号処理トポロジを採用するために、ANR回路2000を動的に構成できるように、少なくとも部分的にプログラム可能なANR回路2000の変形を利用することができる。代替として、パーソナルANRデバイス1000の他の実現形態は、1つの変化しない信号処理トポロジを採用するように、実質的に変更不能に構成されたANR回路2000の変形を含むことができる。
【００９２】
先に説明したように、ANR回路2000のうちの別個のANR回路が、各イヤピース100に関連付けられ、したがって、一対のイヤピース100を有するパーソナルANRデバイス1000の実施も、一対のANR回路2000を含む。しかし、当業者であれば容易に理解するように、電源180など、一対のANR回路2000をサポートするために、パーソナルANRデバイス1000に組み込まれる他の電子コンポーネントは、重複しなくてもよい。説明を簡潔にし、理解を図るため、図4a〜図4gに関しては、ただ1つのANR回路2000についての信号処理トポロジが提示され、説明される。
【００９３】
やはり先に説明したように、パーソナルANRデバイス1000の異なる実現形態は、フィードバックベースのANRもしくはフィードフォワードベースのANRの一方のみを提供することができ、または両方を提供することができる。さらに、異なる実現形態は、パススルーオーディオを追加的に提供してもよく、または提供しなくてもよい。したがって、図4a〜図4gには、フィードバックベースのANR、フィードフォワードベースのANR、およびパススルーオーディオの3つすべてを実施する信号処理トポロジが示されるが、これら2つの形態のANRの一方もしくは他方だけしか提供されない、および/またはパススルーオーディオが提供されない、これらの信号処理トポロジの各々の変形が可能であることを理解されたい。ANR回路2000が少なくとも部分的にプログラム可能である実現形態では、これら2つの形態のANRのどちらが提供されるか、および/または両方の形態のANRが実行されるかどうかは、ANR回路2000の動作中に動的に選択可能とすることができる。
【００９４】
図4aは、ANR回路2000をそれ用に構成および/またはプログラムできる、可能な信号処理トポロジ2500aを示している。ANR回路2000が信号処理トポロジ2500aを採用する場合、ANR回路2000は、少なくともDAC 910、圧縮コントローラ950、およびオーディオ増幅器960を含む。フィードバックベースのANRおよびフィードフォワードベースのANRの一方をサポートするか、それとも両方をサポートするかに部分的に依存して、ANR回路2000は、ADC 210, 310, 410、および/もしくは955の1つまたは複数、フィルタブロック250、350、および/もしくは450、ならびに/または加算ノード270および/もしくは290をさらに含む。
【００９５】
フィードバックベースのANRの実行がサポートされる場合、ADC 210は、フィードバックマイクロフォン120によって検出されたフィードバック基準音を表す、フィードバックマイクロフォン120からのアナログ信号を受け取る。ADC 210は、フィードバックマイクロフォン120からのアナログ信号をデジタル化し、フィードバックマイクロフォン120によって出力されたアナログ信号に対応するフィードバック基準データを、フィルタブロック250に提供する。フィルタブロック250内の1つまたは複数のデジタルフィルタは、ADC 210からのデータを変更して、フィードバックアンチノイズ音を表すフィードバックアンチノイズデータを導出するために利用される。フィルタブロック250は、フィードフォワードベースのANRもサポートされる加算ノード270をおそらくは介して、フィードバックアンチノイズデータをVGA 280に提供する。
【００９６】
フィードフォワードベースのANRの実行もサポートされる場合、ADC 310は、フィードフォワードマイクロフォン130からアナログ信号を受け取り、それをデジタル化し、フィードフォワードマイクロフォン130によって出力されたアナログ信号に対応するフィードフォワード基準データを、フィルタブロック350に提供する。フィルタブロック350内の1つまたは複数のデジタルフィルタは、ADC310から受け取ったフィードフォワード基準データを変更して、フィードフォワードアンチノイズ音を表すフィードフォワードアンチノイズデータを導出するために利用される。フィルタブロック350は、フィードバックベースのANRもサポートされる加算ノード270をおそらくは介して、フィードフォワードアンチノイズデータをVGA 280に提供する。
【００９７】
VGA 280では、(加算ノード270を介して、または介さずに)VGA 280によって受け取られたデータによって表される、フィードバックアンチノイズ音およびフィードフォワードアンチノイズ音の一方または両方の振幅を、圧縮コントローラ950の制御下で変更することができる。VGA 280は、(振幅変更を施された、または施されない)データを、トークスルーオーディオ(talk-through audio)もサポートされる加算ノード290をおそらくは介して、DAC 910に出力する。
【００９８】
パススルーオーディオがサポートされるいくつかの実現形態では、ADC 410は、オーディオ源9400、通信マイクロフォン140、または別の音源から受け取ったパススルーオーディオを表すアナログ信号をデジタル化し、デジタル化された結果をフィルタブロック450に提供する。パススルーオーディオがサポートされる他の実現形態では、オーディオ源9400、通信マイクロフォン140、または別の音源は、アナログデジタル変換の必要なしに、パススルーオーディオを表すデジタルデータをフィルタブロック450に提供する。フィルタブロック450内の1つまたは複数のデジタルフィルタは、パススルーオーディオを表すデジタルデータを変更して、パススルーオーディオデータの変更された変形を導出するために利用され、そのような変形において、パススルーオーディオは、再等化および/または他の方法で良質化することができる。フィルタブロック450は、パススルーオーディオデータがVGA 280によって提供されたデータと合成されてDAC 910に渡される加算ノード290に、パススルーオーディオデータを提供する。
【００９９】
DAC 910によって出力されたアナログ信号は、オーディオ増幅器960に提供されて、フィードバックアンチノイズ音、フィードフォワードアンチノイズ音、およびパススルーオーディオのうちの1つまたは複数を音響的に出力する音響ドライバ190を駆動するのに十分な大きさに増幅される。圧縮コントローラ950は、圧縮コントローラ950によって検出された、クリッピングが発生しそうな兆候、実際に発生したクリッピング、および/または他の望ましくないオーディオアーチファクトに応答して、フィルタブロック250、350の一方または両方によって出力されるデータによって表される音の振幅を低減できるように、VGA 280の利得を制御する。圧縮コントローラ950は、加算ノード290によってDAC 910に提供されるデータを監視すること、またはオーディオ増幅器960のアナログ信号出力をADC 955を介して監視することができる。
【０１００】
図4aにおいてさらに説明されるように、信号処理トポロジ2500aは、フィードバックベースのANR、フィードフォワードベースのANR、およびパススルーオーディオに関連するデジタルデータがそれに沿って流れる、複数の経路を定義する。フィードバックベースのANRがサポートされる場合、少なくともADC 210、フィルタブロック250、VGA 280、およびDAC 910の間の、フィードバック基準データおよびフィードバックアンチノイズデータのフローが、フィードバックベースのANRの経路200を定義する。同様に、フィードフォワードベースのANRがサポートされる場合、少なくともADC 310、フィルタブロック350、VGA 280、およびDAC 910の間の、フィードフォワード基準データおよびフィードフォワードアンチノイズデータのフローが、フィードフォワードベースのANRの経路300を定義する。さらに、パススルーオーディオがサポートされる場合、少なくともADC 410、フィルタブロック450、加算ノード290、およびDAC 910の間の、パススルーオーディオデータおよび変更されたパススルーオーディオデータのフローが、パススルーオーディオの経路400を定義する。フィードバックベースのANRおよびフィードフォワードベースのANRの両方がサポートされる場合、経路200および経路300はともに、加算ノード270をさらに含む。さらに、パススルーオーディオもサポートされる場合、経路200および/または経路300は、加算ノード290を含む。
【０１０１】
いくつかの実現形態では、音を表すデジタルデータは、存在する経路200、300、400のすべてにわたって、同じデータ転送レートで刻時することができる。したがって、経路200と経路300が加算ノード270において結合される場合、ならびに/または経路400が経路200および経路300の一方もしくは両方と加算ノード290において結合される場合、すべてのデジタルデータは、共通のデータ転送レートで刻時され、その共通のデータ転送レートは、共通の同期データ転送クロックによって設定することができる。しかし、当業者に知られているように、また先に説明したように、フィードフォワードベースのANR機能およびパススルーオーディオ機能は、待ち時間に対して、フィードバックベースのANR機能ほどには敏感ではない。さらに、フィードフォワードベースのANR機能およびパススルーオーディオ機能は、フィードバックベースのANR機能に比べて、より低いデータサンプリングレートを用いて、より容易に実施され、十分に高品質の音をもたらす。したがって、他の実現形態では、経路300および/または経路400の部分は、経路200よりも遅いデータ転送レートで動作することができる。好ましくは、経路200、300、400の各々についてのデータ転送レートは、より遅いデータ転送レートで動作させられる経路300および/または経路400の部分のために選択されたデータ転送レートの整数倍であるデータ転送レートで、経路200が動作するように選択される。
【０１０２】
例を挙げると、経路200、300、400の3つすべてが存在する実現形態では、経路200は、(たとえば、減衰させようとしているノイズ音と位相がずれたアンチノイズ音を有すること、もしくは減衰させるよりも大きなノイズを実際には発生させるような負のノイズリダクションが生じることなどによって)ANRの実行が過度に損なわれない十分に高品質のフィードバックベースのANRを可能にする、および/または少なくともフィードバックアンチノイズ音の提供の際に十分に高品質の音を可能にする、十分に短い待ち時間を提供するように選択された、データ転送レートで動作させられる。その一方で、ADC 310から加算ノード270までの経路300の部分、およびADC 410から加算ノード290までの経路400の部分はともに、やはり依然として、経路300における十分に高品質のフィードフォワードベースのANRを可能にする、ならびに経路300を介するフィードフォワードアンチノイズおよび/または経路400を介するパススルーオーディオの提供の際に十分に高品質の音を可能にする、より低いデータ転送レート(同じまたは異なるより低いデータ転送レート)で動作させられる。
【０１０３】
パススルーオーディオ機能が、フィードフォワードベースのANR機能に比べて、より長い待ち時間およびより低いサンプリングレートに対して、はるかに許容性が高いことがある可能性を認識して、経路400の部分において利用されるデータ転送レートは、経路300の部分のデータ転送レートよりもさらに低くすることができる。1つの変形では、転送レートのそのような違いをサポートするため、加算ノード270および加算ノード290の一方または両方は、異なるデータ転送レートで加算ノード270および加算ノード290によって受け取られるデジタルデータの合成を可能にするために、サンプルアンドホールド、バッファリング、または他の適切な機能を含むことができる。これは、加算ノード270および加算ノード290の各々への2つの異なるデータ転送クロックの提供を伴うことがある。代替として、別の変形では、転送レートのそのような違いをサポートするため、フィルタブロック350およびフィルタブロック450の一方または両方は、(おそらくは、補間フィルタまたはアップサンプリング機能を含む他の様々なフィルタを含むことによって)アップサンプリング機能を含むことができ、フィルタブロック350およびフィルタブロック450がそれぞれ加算ノード270および加算ノード290にデジタルデータを提供するデータ転送レートを高めて、フィルタブロック250が加算ノード270に、その後、加算ノード290にデジタルデータを提供するデータ転送レートに一致させることができる。
【０１０４】
いくつかの実現形態では、複数の電力モードをサポートできることがあり、電源180からの電力の利用可能性に応答して、および/または変化したANR要件に応答して、経路300および経路400のデータ転送レートが動的に変更される。より具体的には、経路300および経路400の一方または両方の、それらが経路200と結合される地点までのデータ転送レートは、電源180から利用可能な電力が減少している兆候に応答して、ならびに/または処理デバイス510が、ANRによって減衰させるノイズ音の減衰の程度および/もしくは周波数の範囲を低減できることを示す特性を、デジタルデータによって表される音において検出したことに応答して、低減することができる。データ転送レートのそのような低減が可能であるかどうかの判定を行う際、処理デバイス510に、データ転送レートのそのような低減が、経路200、300、400のうちの1つまたは複数を介する音の品質、ならびに/または提供されるフィードバックベースのANRおよび/もしくはフィードフォワードベースのANRの品質に及ぼす影響を評価させることができる。
【０１０５】
図4bは、ANR回路2000をそれ用に構成および/またはプログラムできる、可能な信号処理トポロジ2500bを示している。ANR回路2000が信号処理トポロジ2500bを採用する場合、ANR回路2000は、少なくともDAC 910、オーディオ増幅器960、ADC 210、一対の加算ノード230、270、および一対のフィルタブロック250、450を含む。ANR回路2000は、ADC 410、ADC 310、フィルタブロック350、および加算ノード370のうちの1つまたは複数をさらに含むことができる。
【０１０６】
ADC 210は、フィードバックマイクロフォン120によって検出されたフィードバック基準音を表す、フィードバックマイクロフォン120からのアナログ信号を受け取り、デジタル化し、対応するフィードバック基準データを、加算ノード230に提供する。いくつかの実現形態では、ADC 410は、オーディオ源9400、通信マイクロフォン140、または別の音源から受け取ったパススルーオーディオを表すアナログ信号をデジタル化し、デジタル化された結果をフィルタブロック450に提供する。他の実現形態では、オーディオ源9400、通信マイクロフォン140、または別の音源は、アナログデジタル変換の必要なしに、パススルーオーディオを表すデジタルデータをフィルタブロック450に提供する。フィルタブロック450内の1つまたは複数のデジタルフィルタは、パススルーオーディオを表すデジタルデータを変更して、パススルーオーディオデータの変更された変形を導出するために利用され、そのような変形において、パススルーオーディオは、再等化および/または他の方法で良質化することができる。フィルタブロック450内の1つまたは複数のデジタルフィルタは、変更されたパススルーオーディオデータを、周波数がより高い音と周波数がより低い音とに分割するクロスオーバ(crossover)としても機能し、周波数がより高い音を表すデータは、加算ノード270に出力され、周波数がより低い音を表すデータは、加算ノード230に出力される。様々な実現形態では、フィルタブロック450において利用されるクロスオーバ周波数は、ANR回路2000の動作中に動的に選択可能であり、クロスオーバ機能を効果的に無効にして、変更されたパススルーオーディオのすべての周波数を、加算ノード230または加算ノード270の一方に出力させるように選択することができる。このように、変更されたパススルーオーディオが、信号処理トポロジ2500b内において、フィードバックANR機能のためのデータと合成される地点を、選択可能にすることができる。
【０１０７】
今説明したように、ADC 210からのフィードバック基準データは、加算ノード230において、パススルーオーディオ機能のためのフィルタブロック450からのデータ(周波数がより低い音、または変更されたパススルーオーディオのすべて)と合成することができる。加算ノード230は、おそらくは合成されたデータを、フィルタブロック250に出力する。フィルタブロック250内の1つまたは複数のデジタルフィルタは、加算ノード230からのデータを変更して、少なくともフィードバックアンチノイズ音と、おそらくはさらに変更されたパススルーオーディオ音を表す、変更されたデータを導出するために利用される。フィルタブロック250は、変更されたデータを、加算ノード270に提供する。加算ノード270は、変更されたパススルーオーディオの周波数がより高い音をおそらくは表す、フィルタブロック450からのデータを、フィルタブロック250からの変更されたデータと合成し、その結果を、アナログ信号を生成するDAC 910に提供する。フィルタブロック450による加算ノード270へのデータの提供は、フィードフォワードベースのANRの実行もサポートされる、加算ノード370を介することができる。
【０１０８】
フィルタブロック450において利用されるクロスオーバ周波数が動的に選択可能である場合、フィルタブロック450を構成するフィルタの様々な特性も、動的に構成することができる。例を挙げると、フィルタブロック450を構成するデジタルフィルタの数および/またはタイプが、動的に変更可能であるのに加えて、それらのデジタルフィルタの各々についての係数もそうである。そのような動的構成可能性は、ADC 210からのフィードバック基準データと合成される、フィルタブロック450からのデータが存在しない場合、ADC 210からのフィードバック基準データと合成される、周波数がより低い音を表すフィルタブロック450からのデータが存在する場合、およびADC 210からのフィードバック基準データと合成される、フィルタブロック450からの変更されたパススルーオーディオのすべてを表すデータが存在する場合の間で変化する状況に正しく対応するために望ましいとみなすことができる。
【０１０９】
フィードフォワードベースのANRの実行もサポートされる場合、ADC 310は、フィードフォワードマイクロフォン130からアナログ信号を受け取り、それをデジタル化し、フィードフォワードマイクロフォン130によって出力されたアナログ信号に対応するフィードフォワード基準データを、フィルタブロック350に提供する。フィルタブロック350内の1つまたは複数のデジタルフィルタは、ADC 310から受け取ったフィードフォワード基準データを変更して、フィードフォワードアンチノイズ音を表すフィードフォワードアンチノイズデータを導出するために利用される。フィルタブロック350は、フィードフォワードアンチノイズデータが、フィルタブロック450によって提供され得るデータ(周波数がより高い音、または変更されたパススルーオーディオのすべて)とおそらくは合成される、加算ノード370に、フィードフォワードアンチノイズデータを提供する。
【０１１０】
DAC 910によって出力されるアナログ信号は、オーディオ増幅器960に提供されて、
フィードバックアンチノイズ音、フィードフォワードアンチノイズ音、およびパススルーオーディオのうちの1つまたは複数を音響的に出力する音響ドライバ190を駆動するのに十分な大きさに増幅される。
【０１１１】
図4bにおいてさらに示されるように、信号処理トポロジ2500bは、フィードバックベースのANR、フィードフォワードベースのANR、およびパススルーオーディオに関連するデジタルデータがそれに沿ってそれぞれ流れる、経路200、300、400の独自の変形を定義する。信号処理トポロジ2500aの経路200とは異なる方法で、ADC 210、加算ノード230、270、フィルタブロック250、およびDAC 910の間の、フィードバック基準データおよびフィードバックアンチノイズデータのフローは、信号処理トポロジ2500bのフィードバックベースのANRの経路200を定義する。フィードフォワードベースのANRがサポートされる場合、信号処理トポロジ2500aの経路300とは異なる方法で、ADC 310、フィルタブロック350、加算ノード270、370、およびDAC 910の間の、フィードフォワード基準データおよびフィードフォワードアンチノイズデータのフローは、信号処理トポロジ2500bのフィードフォワードベースのANRの経路300を定義する。しかし、信号処理トポロジ2500aの経路400とは非常に異なる方法で、変更されたパススルーオーディオデータを周波数がより高い音と周波数がより低い音とに分割する、信号処理トポロジ2500bのフィルタブロック450の機能は、部分的に枝分かれした、信号処理トポロジ2500bの経路400をもたらす。より具体的には、ADC 410からフィルタブロック450へのデジタルデータのフローは、フィルタブロック450において分割される。経路400の枝分かれした一方の部分は、加算ノード230に向かい、そこで、経路200と結合され、その後、フィルタブロック250および加算ノード270を介して進み、DAC 910に到る。経路400の枝分かれした他方の部分は(存在する場合)、加算ノード370に向かい、そこで、経路300と結合され(存在する場合)、その後、加算ノード270を介して進み、DAC 910に到る。
【０１１２】
また、信号処理トポロジ2500aの経路200、300、400とは異なり、信号処理トポロジ2500bの経路200、300、400は、異なるデータ転送レートで動作させることができる。しかし、経路400と経路200および経路300の両方との間のデータ転送レートの違いには、対処しなければならない。サンプルアンドホールド、バッファリング、または他の機能を、加算ノード230、270、および/または370の各々に組み込むことができる。代替的および/または追加的に、フィルタブロック350は、デジタルデータを加算ノード370に提供する際に、補間もしくは他のアップサンプリング機能を含むことができ、および/またはフィルタブロック450は、デジタルデータを加算ノード230および加算ノード370の各々(もしくは、経路300が存在しない場合は、加算ノード270)に提供する際に、同様の機能を含むことができる。
【０１１３】
図4cは、ANR回路2000をそれ用に構成および/またはプログラムできる、別の可能な信号処理トポロジ2500cを示している。ANR回路2000が信号処理トポロジ2500cを採用する場合、ANR回路2000は、少なくともDAC 910、オーディオ増幅器960、ADC 210、加算ノード230、フィルタブロック250、450、VGA 280、別の加算ノード290、および圧縮コントローラ950を含む。ANR回路2000は、ADC 410、ADC 310、フィルタブロック350、加算ノード270、およびADC 955のうちの1つまたは複数をさらに含むことができる。信号処理トポロジ2500bおよび2500cは、多くの点で類似している。しかし、信号処理トポロジ2500bと信号処理トポロジ2500cの間の大きな違いは、圧縮コントローラ950が、クリッピングおよび/または他の望ましくないオーディオアーチファクトが実際に発生したこと、または発生しそうなことの兆候を検出したのに応答して、フィルタブロック250、350の両方によって出力されるデータによって表される音の振幅を低減させることができるように、信号処理トポロジ2500cに圧縮コントローラ950が追加されたことである。
【０１１４】
フィルタブロック250は、変更されたデータをVGA 280に提供し、VGA 280では、VGA 280に提供されたデータによって表される音の振幅を、圧縮コントローラ950の制御下で、変更することができる。VGA 280は、(振幅変更を施された、または施されない)データを、加算ノード290に出力し、加算ノード290では、そのデータを、フィルタブロック450によって出力され得るデータ(おそらくは変更されたパススルーオーディオの周波数がより高い音、またはおそらくは変更されたパススルーオーディオの全体)と合成することができる。今度は、加算ノード290が、出力データをDAC 910に提供する。フィードフォワードベースのANRの実行もサポートされる場合、フィルタブロック250によってVGA 280に出力されるデータは、加算ノード270を通して転送され、加算ノード270では、そのデータが、フィードフォワードアンチノイズ音を表す、フィルタブロック350によって出力されたデータと合成され、この合成されたデータが、VGA 280に提供される。
【０１１５】
図4dは、ANR回路2000をそれ用に構成および/またはプログラムできる、別の可能な信号処理トポロジ2500dを示している。ANR回路2000が信号処理トポロジ2500dを採用する場合、ANR回路2000は、少なくともDAC 910、圧縮コントローラ950、オーディオ増幅器960、ADC 210、加算ノード230、290、フィルタブロック250、450、VGA 280、およびまた別のVGA 445、455、460を含む。ANR回路2000は、ADC 310および/またはADC 410、フィルタブロック350、加算ノード270、ADC 955、ならびにまた別のVGA 360のうちの1つまたは複数をさらに含むことができる。信号処理トポロジ2500cおよび2500dは、多くの点で類似している。しかし、信号処理トポロジ2500cと信号処理トポロジ2500dの間の大きな違いは、他のオーディオと合成される変更されたパススルーオーディオの周波数がより高い音の提供を、信号処理トポロジ2500d内の2つの異なる場所の一方または両方において管理する機能が追加されたことである。
【０１１６】
フィルタブロック450内の1つまたは複数のデジタルフィルタは、パススルーオーディオを表すデジタルデータを変更して、パススルーオーディオの変更された変形を導出するため、また変更されたパススルーオーディオデータを、周波数がより高い音と周波数がより低い音とに分割するクロスオーバとして機能するために利用される。周波数がより低い音を表すデータは、VGA 445を介して加算ノード230に出力される。周波数がより高い音を表すデータは、VGA 455を介して加算ノード230に、およびVGA 460を介してDAC 910に出力される。VGA 445、455、460は、フィルタブロック450によって出力されるデータによって表される、周波数がより低い音および周波数がより高い音の振幅を制御するように、また周波数がより高い音を表すデータのフローを選択的に管理するように動作可能である。しかし、先に説明したように、変更されたパススルーオーディオの全体を、加算ノード230およびDAC 910の一方または他方に選択的に転送するために、フィルタブロック450のクロスオーバ機能を利用することができる。
【０１１７】
フィードフォワードベースのANRの実行もサポートされる場合、フィルタブロック450によるVGA 460を介したDAC 910への、周波数がより高い音(または変更されたパススルーオーディオの全体)の可能な提供は、加算ノード290を介することができる。フィルタブロック350は、フィードフォワードアンチノイズデータを、VGA 360を介して加算ノード270に提供する。
【０１１８】
図4eは、ANR回路2000をそれ用に構成および/またはプログラムできる、別の可能な信号処理トポロジ2500eを示している。ANR回路2000が信号処理トポロジ2500eを採用する場合、ANR回路2000は、少なくともDAC 910、オーディオ増幅器960、ADC 210、310、加算ノード230、270、370、フィルタブロック250、350、450、コンプレッサ950、および一対のVGA 240、340を含む。ANR回路2000は、ADC 410およびADC 955の一方または両方をさらに含むことができる。信号処理トポロジ2500b、2500c、および2500eは、多くの点で類似している。信号処理トポロジ2500eにおいて、フィルタブロック250、350、450の各々によって出力されるデータが合成される方法は、信号処理トポロジ2500bの方法と実質的に類似している。また、信号処理トポロジ2500cと同様に、信号処理トポロジ2500eは、圧縮コントローラ950を含む。しかし、信号処理トポロジ2500cと信号処理トポロジ2500eの間の大きな違いは、信号処理トポロジ2500cにおける単一のVGA 280が、信号処理トポロジ2500eでは、個別に制御可能なVGA 240およびVGA 340に置き換えられていることである。
【０１１９】
加算ノード230は、フィルタブロック450によって出力され得るデータ(おそらくは変更されたパススルーオーディオの周波数がより低い音、またはおそらくは変更されたパススルーオーディオの全体)とおそらくは合成される、フィードバック基準音を表すデータを、VGA 240を介してフィルタブロック250に提供し、ADC 310は、フィードフォワード基準音を表すデータを、VGA 340を介してフィルタブロック350に提供する。フィルタブロック350によって出力されるデータは、加算ノード370において、フィルタブロック450によって出力され得るデータ(おそらくは変更されたパススルーオーディオの周波数がより高い音、またはおそらくは変更されたパススルーオーディオの全体)と合成される。今度は、加算ノード370が、そのデータを、フィルタブロック250によって出力されるデータと合成するために、加算ノード270に提供する。今度は、加算ノード270が、合成されたデータをDAC 910に提供する。
【０１２０】
圧縮コントローラ950は、クリッピングおよび/または他の望ましくないオーディオアーチファクトが実際に発生したこと、または発生しそうなことの兆候が圧縮コントローラ950によって検出されたのに応答して、それぞれ加算ノード230およびADC 310によって出力されるデータによって表される音の振幅を低減させることができるように、VGA 240、340の利得を制御する。VGA 240、340の利得は、調整された方法で制御することができ、または互いにまったく独立して制御することができる。
【０１２１】
図4fは、ANR回路2000をそれ用に構成および/またはプログラムできる、別の可能な信号処理トポロジ2500fを示している。ANR回路2000が信号処理トポロジ2500fを採用する場合、ANR回路2000は、少なくともDAC 910、オーディオ増幅器960、ADC 210、310、加算ノード230、270、370、フィルタブロック250、350、450、圧縮コントローラ950、および一対のVGA 125、135を含む。ANR回路2000は、ADC 410およびADC 955の一方または両方をさらに含むことができる。信号処理トポロジ2500eおよび2500fは、多くの点で類似している。しかし、信号処理トポロジ2500eと信号処理トポロジ2500fの間の大きな違いは、信号処理トポロジ2500eにおける一対のVGA 240、340が、信号処理トポロジ2500fでは、VGA 125、135に置き換えられていることである。
【０１２２】
それぞれADC 210およびADC 310のアナログ入力側に配置されるVGA 125、135は、信号処理トポロジ2500eのVGA 240、340とは異なり、アナログVGAである。これは、圧縮コントローラ950が、フィードバック基準音およびフィードフォワード基準音を表すアナログ信号の一方または両方の振幅を低減させることによって、音響ドライバ190を駆動する際に、クリッピングおよび/または他のオーディオアーチファクトが実際に発生したこと、および/または今にも発生しそうなことの兆候に応答することを可能にする。これは、音響ドライバ190を駆動する地点においてクリッピングをより容易に発生させ得るような大きすぎる振幅を、ADC 210、310に提供されるアナログ信号が有することがあり得る場合に、望ましいとみなされることがある。これらのアナログ信号(およびおそらくは、図示されていないVGA 145を介してADC 410に提供されるアナログ信号も含む)の振幅を低減させる機能の提供は、これらのアナログ信号間で振幅のバランスをとることを可能にするために、ならびに/またはADC 210、310、410のうちの1つもしくは複数によって生成されるデジタルデータの数値をより小さな大きさに制限して、記憶帯域幅および/もしくは伝送帯域幅の要件を低減させるために、望ましいとみなされることがある。
【０１２３】
図4gは、ANR回路2000をそれ用にプログラムまたは構成できる、別の可能な信号処理トポロジ2500gを示している。ANR回路2000が信号処理トポロジ2500gを採用する場合、ANR回路2000は、少なくとも圧縮コントローラ950、DAC 910、オーディオ増幅器960、ADC 210、310、一対のVGA 220、320、加算ノード230、270、フィルタブロック250、350、別の一対のVGA 355、360、およびVGA 280を含む。ANR回路2000は、ADC 410、フィルタブロック450、また別のVGA 460、加算ノード290、およびADC 955のうちの1つまたは複数をさらに含むことができる。
【０１２４】
ADC 210は、フィードバックマイクロフォン120からアナログ信号を受け取り、それをデジタル化し、その後、対応するフィードバック基準データをVGA 220に提供する。VGA 220は、フィードバック基準データを、おそらくはその振幅を変更した後に、加算ノード230に出力する。同様に、ADC 310は、フィードフォワードマイクロフォン130からアナログ信号を受け取り、それをデジタル化し、その後、対応するフィードフォワード基準データをVGA320に提供する。VGA 320は、フィードフォワード基準データを、おそらくはその振幅を変更した後に、フィルタブロック350に出力する。フィルタブロック350内の1つまたは複数のデジタルフィルタは、フィードフォワード基準データを変更して、フィードフォワードアンチノイズ音を表すフィードフォワードアンチノイズデータを導出するために利用され、フィルタブロック350は、フィードフォワードアンチノイズデータを、VGA 355、360の両方に提供する。様々な実現形態では、VGA 355、360の利得は、動的に選択可能であり、フィードフォワードアンチノイズデータを選択的に加算ノード230および加算ノード270の一方に提供できるように、3方向スイッチのような調整された方法で操作することができる。したがって、信号処理トポロジ2500g内において、フィードフォワードアンチノイズデータが、フィードバックANRに関連するデータと合成される場所は、選択可能になる。
【０１２５】
したがって、VGA 355およびVGA 360のために選択された利得に応じて、フィルタブロック350からのフィードフォワードアンチノイズデータは、ADC 210からのフィードバック基準データと、加算ノード230において合成することができ、またはフィルタブロック250によってフィードバック基準データから導出されたフィードバックアンチノイズデータと、加算ノード270において合成することができる。フィードフォワードアンチノイズデータが、フィードバック基準データと、加算ノード230において合成される場合、フィルタブロック250は、フィードバックアンチノイズ音とさらに変更されたフィードフォワードアンチノイズ音の合成音を表すデータを導出し、このデータは、データの合成が発生しない加算ノード270を介して、VGA 280に提供される。代替として、フィードフォワードアンチノイズデータが、フィードバックアンチノイズデータと、加算ノード270において合成される場合、フィードバックアンチノイズデータは、データの合成が発生しない加算ノード230を介して受け取ったフィードバック基準データから、フィルタブロック250によって導出され、加算ノード270における合成から得られたデータが、VGA 280に提供される。振幅が変更される場合も、または変更されない場合も、VGA 280は、加算ノード270から受け取ったどちらの形態の合成されたデータでも、アナログ信号を生成するために、DAC 910に提供する。この合成されたデータのVGA 280によるこの提供は、パススルーオーディオの提供もサポートされる加算ノード290を介することができる。
【０１２６】
パススルーオーディオの提供がサポートされる場合、オーディオ源9400は、ユーザに対して音響的に出力されるパススルーオーディオを表すアナログ信号を提供することができ、ADC 410は、アナログ信号をデジタル化し、アナログ信号に対応するパススルーオーディオデータをフィルタブロック450に提供する。代替として、オーディオ源9400がパススルーオーディオを表すデジタルデータを提供する場合、そのようなデジタルデータは、直接的にフィルタブロック450に提供することができる。フィルタブロック450内の1つまたは複数のデジタルフィルタは、パススルーオーディオを表すデジタルデータを変更して、パススルーオーディオデータの変更された変形を導出するために利用され、そのような変形は、再等化および/または他の方法で良質化することができる。フィルタブロック450は、変更されたパススルーオーディオデータをVGA 460に提供し、変更されたパススルーオーディオデータによって表されるパススルーオーディオ音の振幅が変更される場合も、変更されない場合も、VGA 460は、変更されたパススルーオーディオデータを、加算ノード290を介してDAC 910に提供する。
【０１２７】
圧縮コントローラ950は、クリッピングおよび/または他のオーディオアーチファクトが実際に発生したこと、および/または発生しそうなことの兆候に応答して、VGA 280によって受け取られたフィードバックアンチノイズ音およびフィードフォワードアンチノイズ音の合成された形態がどのようなものでも、圧縮コントローラ950の制御下で、その振幅を低減させることができるように、VGA 280の利得を制御する。
【０１２８】
図5aから図5eは、ANR回路2000によって採用される(信号処理トポロジ2500a〜2500gなどの)信号処理トポロジ内で、(フィルタブロック250、350、450などの)フィルタからなる1つまたは複数のブロックを作成する際に利用できる、いくつかの可能なフィルタブロックトポロジを示している。「フィルタブロック」と呼ばれる多数のデジタルフィルタは、先に提示された信号処理トポロジを簡略化することを意図した恣意的な構成であることに留意されたい。実際に、1つまたは複数のデジタルフィルタを選択し、任意の信号処理トポロジの(経路200、300、400などの)経路のいずれかに沿った任意の地点に配置することは、VGAおよび加算ノードを選択し、配置するのと同じ方法で達成することができる。したがって、フィルタからなる区別可能なブロックが作成されないように、様々なデジタルフィルタをVGAおよび/または加算ノードの間に散らばらせる方法で、それらのデジタルフィルタをデータの移動のための経路沿いに配置することが完全に可能である。または、示されるように、フィルタブロックのフィルタが結合される方法の一部として、フィルタブロックが、フィルタブロックのフィルタブロックトポロジの一部として、加算ノードまたは他のコンポーネントを含むことが完全に可能である。
【０１２９】
しかし、先に説明したように、複数のより低次のデジタルフィルタを、1つまたは複数のより高次のデジタルフィルタと等価の機能を実行するように、様々な方法で結合することができる。したがって、複数のデジタルフィルタを有する経路を定義する際、異なるフィルタブロックを作成する必要はないが、多くの状況では、そうすることが望ましいことがあり得る。さらに、経路沿いの単一地点におけるフィルタブロックの作成は、その経路において実行されるフィルタリングの特性の変更を、より容易に可能にすることができる。例を挙げると、間に置かれた他のコンポーネントと接続されない複数のより低次のデジタルフィルタは、単純にそれらの係数を変更することによって、および/またはそれらが相互接続される方法を変更することによって、様々なより高次のフィルタ機能のいずれかを協調して実行するように動的に構成することができる。また、いくつかの実現形態では、デジタルフィルタのそのような密な相互接続は、経路を動的に構成するタスクを軽減することができ、その経路を定義する相互接続に対する変更を最小限にとどめて、デジタルフィルタを追加または除去することができる。
【０１３０】
図5aから図5eに示される、フィルタのタイプ、フィルタの数量、フィルタの相互接続、およびフィルタブロックトポロジの選択は、理解を容易にするための例として役立つことが意図されており、本明細書で説明される事柄の範囲または特許請求される事柄の範囲を限定するものと解釈されるべきではないことに留意されたい。
【０１３１】
図5aは、ANR回路2000をそれ用に構成および/またはプログラムして、フィルタブロック250、350、450の1つなどのフィルタブロックを定義できる、可能なフィルタブロックトポロジ3500aを示している。フィルタブロックトポロジ3500aは、入力側にダウンサンプリングフィルタ652と、バイカッドフィルタ654、655、656と、出力側にFIRフィルタ658とを有する、デジタルフィルタの直列チェーンから構成される。
【０１３２】
図5aにより明示的に示されているように、いくつかの実現形態では、ANR回路2000は、ANR回路2000が、複数のダウンサンプリングフィルタ552、バイカッドフィルタ554、およびFIRフィルタ558を含むフィルタバンク550を含むように、内部アーキテクチャ2200aを利用する。ダウンサンプリングフィルタ552、バイカッドフィルタ554、およびFIRフィルタ558の各々のうちの1つまたは複数は、フィルタブロックトポロジ3500aを定義する方法を含む、多くの方法のいずれかで、スイッチアレイ540を介して、相互接続することができる。より具体的には、ダウンサンプリングフィルタ652は、ダウンサンプリングフィルタ552の1つであり、バイカッドフィルタ654、655、656は各々、バイカッドフィルタ554の1つであり、FIRフィルタ658は、FIRフィルタ558の1つである。
【０１３３】
代替として、やはり図5aにより明示的に示されているように、他の実現形態では、ANR回路2000は、ANR回路2000が、ダウンサンプリングフィルタルーチン553、バイカッドフィルタルーチン555、およびFIRフィルタルーチン559が記憶されたストレージ520を含むように、内部アーキテクチャ2200bを利用する。様々な数量のダウンサンプリングフィルタ、バイカッドフィルタ、および/またはFIRフィルタは、フィルタブロックトポロジ3500aを定義するフィルタの数量および相互接続を含む、フィルタ間で定義される様々な相互接続のいずれかを用いて、ストレージ520の利用可能な記憶ロケーション内で具現化することができる。より具体的には、ダウンサンプリングフィルタ652は、ダウンサンプリングフィルタルーチン553による具現例であり、バイカッドフィルタ654、655、656は各々、バイカッドフィルタルーチン555による具現例であり、FIRフィルタ658は、FIRフィルタルーチン559による具現例である。
【０１３４】
先に説明したように、信号処理トポロジにおいて、音を表すデジタルデータを異なる経路に沿って流すのに異なるデータ転送レートを利用することによって、電力節約および/または他の利益を実現することができる。1つのデータ転送レートで動作する1つの経路を別のデータ転送レートで動作する別の経路に結合する場合を含む、異なるデータ転送レートの間の変換をサポートする際、フィルタブロック内のデジタルフィルタのうちの異なるデジタルフィルタに、異なるデータ転送クロックを提供することができ、および/またはフィルタブロック内の1つもしくは複数のデジタルフィルタに、複数のデータ転送クロックを提供することができる。
【０１３５】
例を挙げると、図5aは、1つのデータ転送レートで受け取られるデジタルデータ、別のデータ転送レートでこれらのデジタルフィルタの間で転送されるデジタルデータ、およびまた別のデータ転送レートで出力されるデジタルデータをサポートするために、フィルタブロックトポロジ3500a内で利用できる、異なるデータ転送レートの可能な組み合わせを示している。より具体的には、ダウンサンプリングフィルタ652は、音を表すデジタルデータを、データ転送レート672で受け取り、そのデジタルデータを、より低いデータ転送レート675に少なくともダウンサンプリングする。より低いデータ転送レート675は、ダウンサンプリングフィルタ652、バイカッドフィルタ654〜656、およびFIRフィルタ658の間で、デジタルデータを転送する際に利用される。FIRフィルタ658は、受け取ったデジタルデータが、フィルタブロックトポロジ3500a内のデジタルフィルタが属するフィルタブロックによって出力されるときに、そのデジタルデータを、より低いデータ転送レート675からより高いデータ転送レート678に少なくともアップサンプリングする。フィルタブロック内で2つ以上のデータ転送レートを使用する他の多くの可能な例、およびそれに対応して、フィルタブロック内で複数のデータ転送クロックの利用が必要になり得ることは、当業者には明らかであろう。
【０１３６】
図5bは、フィルタブロックトポロジ3500aと実質的に類似しているが、フィルタブロックトポロジ3500aのFIRフィルタ658が補間フィルタ657で置き換えられた、可能なフィルタブロックトポロジ3500bを示している。内部アーキテクチャ2200aが利用される場合、フィルタブロックトポロジ3500aからフィルタブロックトポロジ3500bへのそのような変更は、FIRフィルタ558の1つを補間フィルタ556の1つと交換するために、少なくとも、スイッチアレイ540の構成を変更することを伴う。内部アーキテクチャ2200bが利用される場合、そのような変更は、少なくとも、FIRフィルタ658を提供するFIRフィルタルーチン559による具現化を、補間フィルタ657を提供する補間フィルタルーチン557による具現化で置き換えることを伴う。
【０１３７】
図5cは、フィルタブロックトポロジ3500bと同じデジタルフィルタから構成されるが、フィルタブロックトポロジ3500bがただ1つの出力を有するのとは異なり、これらのデジタルフィルタの間の相互接続が再構成されて、2つの出力を提供する分岐トポロジをなした、可能なフィルタブロックトポロジ3500cを示している。内部アーキテクチャ2200aが利用される場合、フィルタブロックトポロジ3500bからフィルタブロックトポロジ3500cへのそのような変更は、バイカッドフィルタ656の入力をバイカッドフィルタ655の出力から切断し、代わりに、その入力をダウンサンプリングフィルタ652の出力に接続するために、少なくとも、スイッチアレイ540の構成を変更することを伴う。内部アーキテクチャ2200bが利用される場合、そのような変更は、少なくとも、ダウンサンプリングフィルタ652を提供するダウンサンプリングフィルタルーチン553による具現化から入力を受け取るように、バイカッドフィルタ656を提供するバイカッドフィルタルーチン555による具現化を変更することを伴う。フィルタブロックトポロジ3500cは、信号処理トポロジ2500b〜2500fの各々におけるフィルタブロック450の場合のように、フィルタブロックが2つの異なる出力を提供することができ、フィルタブロックにおいて、入力で提供されるオーディオを表すデータを異なる方法で変更して、そのデータの2つの異なる変更されたバージョンを生成することが望ましい場合に、利用することができる。
【０１３８】
図5dは、フィルタブロックトポロジ3500aと実質的に類似しているが、デジタルフィルタの数量をフィルタブロックトポロジ3500aの5個から3個にしてデジタルフィルタのチェーンを短くするために、バイカッドフィルタ655、656が除去された、別の可能なフィルタブロックトポロジ3500dを示している。
【０１３９】
図5eは、フィルタブロックトポロジ3500bと同じデジタルフィルタから構成されるが、フィルタブロックトポロジ3500bではこれらの同じフィルタが直列チェーン構成をなすのとは異なり、これらのデジタルフィルタの間の相互接続が、バイカッドフィルタ654、655、656を並列構成に配置するように再構成された、別の可能なフィルタブロックトポロジ3500eを示している。示されるように、ダウンサンプリングフィルタ652の出力は、バイカッドフィルタ654、655、656の3つすべての入力に結合され、これらのバイカッドフィルタの3つすべての出力は、追加的に含まれる加算ノード659を介して、補間フィルタ657の入力に結合される。
【０１４０】
まとめると、図5aから図5eは、フィルタブロックの動作中に、フィルタのタイプ、フィルタの数量、および/またはデジタルフィルタの相互接続を変更することを可能にするために、フィルタブロックの与えられたフィルタブロックトポロジが動的に構成可能である方法を示している。しかし、当業者であれば容易に理解するように、デジタルフィルタのタイプ、数量、および相互接続のそのような変更は、そのような変更とともに達成することが求められる、より高次のフィルタ機能を達成するために、フィルタ係数および/または他の設定に対して施される対応する変更を必要とする可能性が高い。より詳細に説明するように、パーソナルANRデバイスの動作中にそのような変更を行うことから生じる、可聴歪みまたは他の望ましくないオーディオアーチファクトの生成を回避するため、または少なくとも緩和するため、相互接続、(デジタルフィルタを含む)コンポーネントの数量、コンポーネントのタイプ、フィルタ係数、および/またはVGA利得値のそのような変更は、1つまたは複数のデータ転送レートに合わせて調整された方法で変更を行うことが可能になるように、理想的にはバッファリングされる。
【０１４１】
動的に構成可能な信号処理トポロジおよび動的に構成可能なフィルタブロックトポロジについての先の説明の全体にわたって例示されたような、内部アーキテクチャ2200a、2200bの両方の動的構成可能性は、電力を節約するための、ならびにマイクロフォン自己ノイズ、量子化誤差、およびパーソナルANRデバイス1000において利用されるコンポーネントから生じる他の影響の導入によって引き起こされる可聴アーチファクトを低減するための多くの手法を可能にする。実際、パーソナルANRデバイス1000のコンポーネントによって生成される可聴アーチファクトを低減するために取られる少なくともいくつかの対策は、電力消費の低減ももたらすことができるので、両方の目標達成の間には相乗効果が存在し得る。電力消費の低減は、パーソナルANRデバイス1000が、好ましくは、バッテリまたは電力供給能力がいくぶん制限される可能性が高い他のポータブル電力源から給電されることに鑑みて、かなり重要になり得る。
【０１４２】
内部アーキテクチャ2200aおよび2200bのどちらにおいても、ANRルーチン525の一連の命令を実行することによって、処理デバイス510に、電源180からの電力の利用可能性を監視させることができる。代替的および/または追加的に、処理デバイス510に、1つまたは複数の音(たとえば、フィードバック基準音および/もしくはアンチノイズ音、フィードフォワード基準音および/もしくはアンチノイズ音、ならびに/またはパススルーオーディオ音)の特性を監視させ、観測された特性に応答して、実行されるANRの程度を変更させることができる。ANRに精通した当業者であれば容易に理解するように、程度が高められたANRを実行するには、より複雑な伝達関数の実施がしばしば必要となり、そのような伝達関数は、より多数のフィルタおよび/またはより複雑なタイプのフィルタの実施をしばしば必要とし、今度は、これがより大きな電力消費をしばしばもたらす場合が頻繁にある。同じように、より僅かな程度のANRは、より単純な伝達関数の実施をしばしば必要とし、そのような伝達関数は、より少数および/またはより単純なフィルタをしばしば必要とし、今度は、これがより僅かな電力消費をしばしばもたらす。
【０１４３】
さらに、より大きな程度のANRの実行が、実際には、ANRを実行する際に使用されるコンポーネントに、減衰される環境ノイズ音よりも大きなノイズ音を発生させる、環境ノイズレベルが相対的に低い、または環境ノイズ音が相対的に狭い周波数範囲内で発生する環境などの、状況が生じることがあり得る。さらにまた、フィードバックベースのANRに係わる当業者であれば精通しているように、いくつかの環境下では、かなりの程度のフィードバックベースのANRを実行すると、望ましくない可聴フィードバックノイズの生成などの不安定性がもたらされることがあり得る。
【０１４４】
電力の利用可能性が低減している兆候、またはより僅かな程度のANRが必要とされている(もしくはおそらくはより望ましい)兆候に応答して、処理デバイス510は、(フィードバックベースのANRおよびフィードフォワードベースのANRの一方もしくは両方を含む)1つもしくは複数の機能を無効にし、1つもしくは複数の経路のデータ転送レートを引き下げ、経路内の枝分かれを無効にし、フィルタブロック内のデジタルフィルタ間のデータ転送レートを引き下げ、より多くの電力を消費するデジタルフィルタをより僅かな電力を消費するデジタルフィルタで置き換え、ANRを実行する際に利用される伝達関数の複雑さを低減し、フィルタブロック内のデジタルフィルタの全数量を低減し、ならびに/または1つもしくは複数の音がこうむる利得を、VGA利得設定を低減することによって、および/もしくはフィルタ係数を変更することによって低減することができる。しかし、これらの対策または他の類似の対策のうちの1つまたは複数をとる際、ANRルーチン525によって、処理デバイス510にさらに、電力消費を低減するという目標およびあまりに程度が大きいANRの実行を回避するという目標の一方または両方と、パーソナルANRデバイス1000のユーザに提供される音の品質およびANRの品質を所定の望ましい程度に維持するという目標の一方または両方とのバランスを図った、ANRの実行の低減の程度を推定させることができる。最低のデータ転送レート、最大の信号対雑音比、または他の尺度を、ANRの品質および音の品質の所定の程度として使用することができる。
【０１４５】
一例として、経路200、300、400が明示的に示された、図4aの信号処理トポロジ2500aを再び参照すると、実行されるANRの程度の低減および/または電力消費の低減は、フィードバックベースのANR機能、フィードフォワードベースのANR機能、およびパススルーオーディオ機能のうちの1つまたは複数を停止させることによって、実現することができる。これは、結果として、経路200、300、400のうちの1つまたは複数に沿って存在するコンポーネントの少なくともいくつかを、デジタルデータに係わる動作がそれらのコンポーネント内では停止する低電力状態に入るように操作し、または電源180から実質的に切断する。電力消費の低減および/または実行されるANRの程度の低減は、図4aに関して先に説明したように、経路200、300、400のうちの1つまたは複数の少なくとも一部分におけるデータ転送レートを引き下げることによっても、実現することができる。
【０１４６】
別の例として、やはり経路200、300、400が明示的に示された、図4bの信号処理トポロジ2500bを再び参照すると、電力消費の低減および/または利用される伝達関数の複雑さの低減は、経路400内の分岐した枝の1つを流れるデータのフローを停止させることによって、実現することができる。より具体的には、図4bに関して先に説明したように、変更されたパススルーオーディオを周波数がより高い音と周波数がより低い音に分割するために、フィルタブロック450内のデジタルフィルタによって利用されるクロスオーバ周波数は、変更されたパススルーオーディオの全体を、経路400のただ1つの枝の方に流すように選択することができる。これは、結果として、加算ノード230および加算ノード370の一方または他方を流れる変更されたパススルーオーディオデータの転送を打ち切り、それによって、これらの加算ノードの一方または他方の合成機能が無効され、または少なくとも利用されなくすることを可能にすることによって、電力消費の低減および/またはコンポーネントからのノイズ音の導入の低減を可能にする。同様に、(経路を明示的に示す目印は描かれていないが)図4dの信号処理トポロジ2500dを再び参照すると、フィルタブロック450によって利用されるクロスオーバ周波数、またはVGA 445、455、460の利得設定は、変更されたパススルーオーディオデータの全体を、これらのVGAの各々が導入された3つの可能な経路の枝のうちの単一の枝に流すように選択することができる。したがって、電力消費の低減および/またはノイズ音の導入の低減は、加算ノード230および加算ノード290の一方または他方の合成機能が無効され、または少なくとも利用されなくすることを可能にすることによって可能になる。さらにまた、変更されたパススルーオーディオデータがそれを通して転送されないVGA 445、455、460のうちの1つまたは複数は、無効にすることができる。
【０１４７】
他の例として、3つのデータ転送レート672、675、および678の割り当てが明示的に示されている図5aのフィルタブロックトポロジ3500aを再び参照すると分かるように、実行されるANRの程度の低下および/または電力消費量の削減は、これらのデータ転送レートのうちの1つまたは複数を下げることによって実現することができる。より具体的には、フィルタブロックトポロジ3500aを採用したフィルタブロック内では、デジタルデータがデジタルフィルタ652、654〜656、および658間で転送されるデータ転送レート675を下げてよい。データ転送レートのこのような変更は、1つまたは複数のデジタルフィルタを、より低い帯域幅を算出するとよりうまく最適化される同じ種類のデジタルフィルタの変形例と交換することによって実現されてもよい。デジタル信号処理分野の業者に知られているように、デジタル処理において所望の所定の程度の音質および/またはANR性能を維持するのに必要な計算精度のレベルは、サンプリングレートが変化するにつれて変化する。したがって、データ転送レート675を下げると、最初のデータ転送レートで所望の程度の音質および/または所望の程度のANR性能を維持するように最適化することができたバイカッドフィルタ654〜656のうちの1つまたは複数を、計算精度のレベルを下げ、それによって電力消費量も削減することによって、この新しいより低いデータ転送レートでほぼ同じ音質および/またはANR性能を維持するように最適化されたバイカッドフィルタの他の変形例で置き換えることができる。これによって、それぞれの異なるビット幅の係数値を使用しかつ/あるいはそれぞれの異なる量のタップを組み込んだ様々な種類のデジタルフィルタの1つまたは複数の様々な変形例を実現することができる。
【０１４８】
他の例として、それぞれ図5cおよび5dのフィルタブロックトポロジ3500cおよび3500dと、フィルタブロックトポロジ3500aを再び参照すると分かるように、フィルタブロックで使用されるデジタルフィルタの全体的な数量を減らすことによって、実行されるANRの程度の低下および/または電力消費量の削減を実現することができる。より具体的には、フィルタブロックトポロジ3500aのシリアルチェーン内のデジタルフィルタの総量を、フィルタブロックトポロジ3500dのより短いシリアルチェーン内の3つのデジタルフィルタの総量まで減らすことができる。当業者には、デジタルフィルタの総量をそのように変更する場合には、それに応じて、残りの1つまたは複数のデジタルフィルタに供給される係数を変更する必要があることが容易に認識されよう。というのは、最初の5つのデジタルフィルタによって実行される1つまたは複数の伝達関数を、残りの3つのデジタルフィルタによって実行することのできる1つまたは複数の伝達関数によって変更するかあるいは該伝達関数で置き換えることが必要になる可能性が高いためである。同様により具体的には、1つの分岐の各フィルタ(たとえば、2つの出力のうちの1つを供給する1つの分岐のバイカッドフィルタ656および補間フィルタ657)を除去または非作動にすることによって、フィルタブロックトポロジ3500cの分岐トポロジ内の5つのデジタルフィルタの総量を3つのデジタルフィルタの総量に減らすことができる。このことは、デジタルデータによって表される音のすべての周波数を2つの出力のうちの一方のみに効果的に送る交差関数を実現するフィルタブロック用の交差周波数を選択することに合わせ、かつ/あるいはフィルタブロックの外部の1つまたは複数のVGAを、信号処理トポロジの分岐によるデジタルデータの転送を削除するかあるいは他の方法で停止するように動作させることに合わせて実行することができる。
【０１４９】
データ転送レートを下げることは、内部アーキテクチャ2200aまたは2200b内で様々な方法で実施することができる。内部アーキテクチャ2200aにおける一例として、クロックバンク570によって実現される様々なデータ転送クロックをスイッチアレイ540を通じて信号処理トポロジおよび/またはフィルタブロックトポロジの様々なデジタルフィルタ、VGA、および加算ノードに送り、複数のデータ転送レートの使用および/またはこれらのコンポーネントのうちの1つまたは複数による様々なデータ転送レート間の変換を可能にすることができる。内部アーキテクチャ2200bにおける一例として、信号処理トポロジおよび/またはフィルタブロックトポロジのデジタルフィルタ、VGA、および加算ノードの様々なインスタンス化の命令のシーケンスをそれぞれの異なる時間間隔で処理デバイス510に実行させることができる。したがって、所与のコンポーネントの1つのインスタンス化に関する命令のシーケンスは、より低いデータ転送レートがサポートされる同じコンポーネントの他のインスタンス化に関する命令のシーケンスよりも高いデータ転送レートをサポートするためにより頻繁に実行される。
【０１５０】
他の例として、前述の信号処理トポロジおよび/またはフィルタブロックトポロジを再び参照すると分かるように、実行されるANRの程度の低下および/または電力消費量の削減は、ANRを実行することに関連する1つまたは複数の音(たとえば、フィードバック基準および/またはアンチノイズ音あるいはフィードフォワード基準および/またはアンチノイズ音)が受ける利得を小さくすることによって実現することができる。フィードバックベースのANR経路およびフィードフォワードベースのANR経路の少なくとも一方にVGAを組み込むと、そのVGAの利得設定を小さくすることができる。その代わりにかつ/あるいはそれに加えて、所与のデジタルフィルタによって実現される伝達関数に応じて、そのデジタルフィルタの1つまたは複数の係数を、そのデジタルフィルタによって出力されるデジタルデータによって表されるあらゆる音に加えられる利得を小さくするように変更してよい。当業者に知られているように、経路内の利得を小さくすると、各コンポーネントによって生成されるノイズ音に対する知覚性を低下させることができる。環境ノイズ音が比較的少ない状況では、各コンポーネントによって生成されるノイズ音がより優勢になる可能性があり、したがって、各コンポーネントによって生成されるノイズ音を低減させることは、アンチノイズ音を生成して、僅かに存在する環境ノイズ音を減衰させることよりも重要である場合がある。いくつかの実現形態では、このように比較的低い環境ノイズ音レベルに応答して(1回または複数回にわたって)利得を小さくすると、低コストのマイクロフォンを使用することが可能になる。
【０１５１】
いくつかの実現形態では、フィードバックベースのANR経路に沿ったある点で利得を小さくすることは、フィードフォワードベースのANR経路に沿ったある点で利得を小さくするよりも有用であることを証明することができる。なぜなら、環境ノイズ音は、フィードバックマイクロフォン120に到達する前にパーソナルANRデバイスによって実行されるPNRによってより減衰される傾向があるからである。フィードバックマイクロフォン120にはフィードフォワードマイクロフォン130よりも弱い種類の環境ノイズ音が供給される傾向があるため、フィードバックベースのANR機能では、環境ノイズ音が比較的少ないときに各コンポーネントによって導入されるノイズ音が環境ノイズ音よりも優勢になる状況に陥りやすい。フィードバックベースのANR経路にVGAを組み込んで、通常、利得値1を使用し、次に、該値を、処理デバイス510および/またはANR回路2000の外部に配置されかつANR回路2000が結合される他の処理デバイスに応答して2分の1の値またはそれよりも小さい事前に選択された他のある値にし、そのように利得を小さくすることがフィードバックアンチノイズ音を生成することよりも有利になるほどフィードバックベースのANR経路内のコンポーネントによって生成されるノイズ音が有意になるほど環境ノイズレベルが低いと判定することによって上記の機能を実行することができる。
【０１５２】
ANR設定を変更するかどうかを判定することの一部として環境ノイズ音の特性を監視する場合、環境ノイズ音の強度、周波数、および/または特性を測定するいくつかの手法のいずれかを伴うことがある。いくつかの実現形態では、事前に選択された周波数範囲内でフィードバックマイクロフォン120および/またはフィードフォワードマイクロフォン130によって検出される環境ノイズ音について、単純音圧レベル(SPL)または重み付けなしの他の信号エネルギー測定値を得ることができる。あるいは、SPLまたは他の信号エネルギー測定値の事前に選択された周波数範囲内の周波数に対して、様々なオーディオ周波数に対する平均的な人間の耳の相対的な感度を反映するように作成された広く知られかつ使用されている「A加重」周波数加重曲線を使用してもよい。
【０１５３】
図6a〜6cは、同期式ANR設定変更を可能にするとともに、音響出力音のクリッピングおよび/または過剰な振幅、誤動作に関連する特定の周波数範囲内の音の生成、少なくともフィードバックベースのANRの不能、または望ましくないかあるいは不快な音響出力を生成する可能性のある他の条件を含む範囲外条件が発生したことおよび/または範囲外条件が発生する可能性が高いことが示されたことに対するフェイルセーフ応答を可能にするトリプルバッファリングの態様および考えられる実現形態を示している。トリプルバッファリングのこれらの変形例はそれぞれ、少なくとも3つのバッファ620a、620b、および620cを備えている。トリブルバッファリングの図示の各変形例では、2つのバッファ620aおよび620bが、トポロジ相互接続、データクロック設定、データ幅設定、VGA利得設定、およびフィルタ係数設定を含むがそれらに限らない所望のANR設定を同期式に「直ちに」更新するように、ANR回路2000の通常の動作時に交互に使用される。また、トリプルバッファリングの図示の各変形例では、第3のバッファ620cは、範囲外条件が検出されたことに応答してANR回路2000を安定した動作に戻しかつ/あるいは安全な音響出力レベルに戻すのに使用することのできる「控えめな」設定または「フェイルセーフ」設定であるとみなされる1組のANR設定を維持する。
【０１５４】
音響信号のデジタル信号処理を制御する分野の業者には知られているように、各オーディオデータの処理同士の間のインターバルに行われる様々なオーディオ処理設定の更新を調整することが必要になることが多く、同じインターバル中にそれらの設定の少なくともいくつかを更新させることが必要になることが多い。そうしないと、フィルタ係数のプログラミングが不完全になるか、伝達関数の定義が不完全または不正なものになるか、あるいは他の構成不一致問題が生じ、その結果、聞いている人を驚かすかあるいはギクリとさせる、突然発生するポンという音またはブーンという音、聞いている人に不快であり、場合によっては聞いている人に有害であるボリュームの急激な上昇、またはやはり場合によっては有害である、フィードバックベースのANR設定が更新される場合のハウリングフィードバック音を含むがそれらに限らない、望ましくない音が作成され、最終的に音響出力される。
【０１５５】
いくつかの実現形態では、図6a〜6cのどの図のバッファ620a〜620cも、ハードウェアによって実現される専用のレジスタであり、これらのレジスタの内容をVGA、デジタルフィルタ、加算ノード、クロックバンク570(存在する場合)の各クロック、スイッチアレイ540(存在する場合)、DMAデバイス541(存在する場合)、および/または他のコンポーネント内のレジスタに同期的に送ることができる。他の実現形態では、図6a〜6cのバッファ620a〜620cにストレージ520内の位置が割り当てられ、ストレージ520の内容を処理デバイス510によって取り込み、VGA、デジタルフィルタ、および加算ノードのインスタンス化に関連するストレージ520内の他の位置に処理デバイス510によって書き込み、かつ/あるいはクロックバンク570(存在する場合)の各クロック、スイッチアレイ540(存在する場合)、DMAデバイス541(存在する場合)、および/または他のコンポーネント内のレジスタに処理デバイス510によって書き込むことができる。
【０１５６】
図6aは、それぞれ異なるVGA設定626を格納するバッファ620a〜620cの変形例を使用する、利得値を含むVGA設定のトリプルバッファリングを示している。VGA利得値のこのようなトリプルバッファリングを使用する例には、音響ドライバ190の音響出力におけるクリッピングおよび/または可聴アーチファクトの発生および/または該クリッピングおよび/または可聴アーチファクトが発生しそうであることを示すことを検出したことに応答してデジタルデータで表される音の振幅を小さくするように1つまたは複数のVGAを動作させる圧縮コントローラ950がある。いくつかの実現形態では、圧縮コントローラ950は、バッファ620aおよび620bのうちの選択された一方のバッファに新しいVGA設定を記憶する。1つまたは複数のVGAを通過する各デジタルデータの流れに同期した以後の時間に、バッファ620aおよび620bのうちの選択された一方のバッファに記憶されている設定がこれらのVGAに供給され、それによって、可聴アーチファクトが発生するのが回避される。当業者には容易に認識されるように、圧縮コントローラ950は、ある期間にわたってVGAの利得設定を繰り返し更新し、1つまたは複数の音の振幅を所望のレベルの振幅まで直ちに小さくするのではなく、「一定の比率で小さくする」ことができる。このような状況では、圧縮コントローラ950は、更新された利得設定をバッファ620aに記憶することと更新された利得設定をバッファ620bに記憶することを交互に行い、それによって、バッファ620aおよび620bがそれぞれ圧縮コントローラ950によって書き込まれる時間と各バッファがそれに記憶されているVGA設定をVGAに供給する時間を切り離すことが可能になる。しかし、より控えめに選択された1組のVGA設定がバッファ620cに記憶され、範囲外条件が検出されたことに応答してこれらのフェイルセーフ設定をVGAに供給することができる。バッファ620cに記憶されているVGA設定をこのように供給することは、バッファ620aおよび620bのいずれかに記憶されているVGA設定を供給することよりも優先される。
【０１５７】
図6bは、それぞれが異なるフィルタ設定625を記憶するバッファ620a〜620cの変形例を使用する、フィルタ係数を含むフィルタ設定のトリプルバッファリングを示している。フィルタ係数のこのようなトリプルバッファリングを使用する例として、パーソナルANRデバイス1000によって実行されるフィードバックベースのANRにおいて低減されるノイズ音の周波数範囲および/または減衰度を調整する場合が挙げられる。いくつかの実現形態では、処理デバイス510は、ANRルーチン525によって、バッファ620aおよび620bのうちの選択された一方のバッファに新しいフィルタ係数を記憶させられる。1つまたは複数のデジタルフィルタを通過する各デジタルデータの流れに同期した以後の時間に、バッファ620aおよび620bのうちの選択された一方のバッファに記憶されている設定がこれらのデジタルフィルタに供給され、それによって、可聴アーチファクトが発生するのが回避される。フィルタ係数のこのようなトリプルバッファリングを使用する他の例として、上記の信号処理技術のいくつかにおいてフィルタブロック450内のデジタルフィルタによって使用される交差周波数を調整して、修正されたパススルーオーディオの音をより低い周波数およびより高い周波数の音に分割する場合が挙げられる。フィルタブロック450の各デジタルフィルタを通過するパススルーオーディオに関連する少なくとも各デジタルデータの流れに同期した時間に、バッファ620aおよび620bの一方または他方に記憶されているフィルタ設定が少なくともいくつかのデジタルフィルタに供給される。
【０１５８】
図6cは、それぞれトポロジ設定群622、フィルタ設定群625、VGA設定群626、およびクロック設定群627のうちの異なる設定群を記憶するバッファ620a〜620cの変形例を使用する、クロック設定、VGA設定、フィルタ設定、およびトポロジ設定のすべてまたは選択可能な一部のトリプルバッファリングを示している。これらの設定のすべてのトリプルバッファリングを使用する例として、ANRデバイス1000によって実行されるANRが、パーソナルANRデバイス1000を取り外すかあるいはANR機能を完全に停止させる必要なしに、ユーザが他の人の声をより容易に聞くのを可能にするように変更される「トークスルー」機能を作動させるように、パーソナルANRデバイス1000のユーザがコントロールを動作させたことに応答してある信号処理トポロジを別の信号処理トポロジに変更する場合が挙げられる。処理デバイス510は、声をフィードフォワードマイクロフォン130から音響ドライバ190により容易に送ることができる新しい信号処理トポロジを指定するのに必要な設定、ならびにVGA、デジタルフィルタ、データクロック、および/または他のコンポーネントの様々な設定をバッファ620aおよび620bの一方または他方内に記憶させることができる。次に、少なくとも1つのコンポーネント(たとえば、ADC、VGA、デジタルフィルタ、加算ノード、またはDAC)を通過する音を表す少なくともいくつかのデジタルデータの流れに同期した時間に、各設定が、(スイッチアレイ540が存在する場合にはスイッチアレイ540に供給されることによって)新しい信号処理トポロジ用の相互接続を作成するのに使用され、かつ新しい信号処理トポロジで使用される各コンポーネントに供給される。
【０１５９】
しかし、図6cに示されているトリプルバッファリングのいくつかの変形例は、バッファ620aおよび620bのいずれかがそれに記憶されている内容を1つまたは複数のコンポーネントに供給するときにどの設定が実際に更新されるかを判定するのを可能にするマスク640をさらに備えてもよい。いくつかの実施形態では、バッファ620aおよび620bの一方または他方の内容が更新された設定を各コンポーネントに示すものであるときに、マスク内のビット位置が選択的に1または0に設定され、各ビット位置に対応する異なる設定の内容を1つまたは複数のコンポーネントに供給するのを選択的に可能にする。マスク640の粒度は、個々の各設定が選択的に更新可能になるような粒度であるか、あるいはトポロジ設定マスク642、フィルタ設定マスク645、VGA設定マスク646、およびクロック設定マスク647による更新が可能になるように各トポロジ設定622、フィルタ設定625、VGA設定626、およびクロック設定627全体を選択することができるような粒度であってよい。
【０１６０】
図7aおよび7bはそれぞれ、ANR回路2000のそれぞれ内部アーキテクチャ2200aおよび2200bに対する考えられるいくつかの追加構成の各変形例を示している。したがって、説明を簡単にするために、内部アーキテクチャ2200aおよび2200bの、これらの考えられる追加構成に関連する部分のみが示されていることに留意されたい。これらの考えられる追加構成のいくつかは、ANR回路2000を少なくとも1つのバス535を介して他のデバイスに結合するインタフェース530を必ず使用する。これらの考えられる追加構成のうちの他の構成は、必ずインタフェース530を使用して手動操作可能な少なくとも1つのコントロールから信号を受け取る。
【０１６１】
特に、その代わりに処理デバイス510に、ローディングルーチン522の命令シーケンスを実行し、場合によっては外部記憶デバイス(たとえば、記憶デバイス170)からANR設定527の内容の少なくとも一部を取り込む際に、ANR回路2000を外部処理デバイス9100からのこれらの内容を受け入れるように構成させることができる。また、フィードバックおよび/またはフィードフォワードベースのANR機能を実行するうえで適応的アルゴリズムをよりうまく使用できるようにするために、外部処理デバイス9100をANR回路2000に結合してANR回路2000の機能にフィードバック基準音、フィードフォワード基準音、および/またはパススルーオーディオに関する統計情報の分析を増補することができ、この場合、ダウンサンプリングおよび/または1つまたは複数のADC210、310、および410のうちの1つまたは複数に内蔵されるかあるいは他の方法で接続された他のフィルタによってサイドチェイン情報が供給される。また、2つのANR回路2000が協働することによってバイノーラルフィードフォワードベースのANRを実行することができるように、各ANR回路2000はフィードフォワード基準データのコピーを互いに送信することができる。また、1つまたは複数のANR回路2000および/または外部処理デバイス9100は、トークスルー機能を使用するためにユーザによって手動で操作される場合に、手動操作可能なトークスルーコントロール9300を監視することができる。
【０１６２】
ANR回路2000は、直接他のANR回路2000(存在する場合)または外部処理デバイス9100(存在する場合)を通してANR回路2000に結合されたトークスルーコントロール9300からの入力を受け入れることができる。パーソナルANRデバイス1000が2つのANR回路2000を備えている場合、トークスルーコントロール9300を各ANR回路2000のインタフェース530に直接結合しても、あるいは両方のANR回路2000に結合された単一の外部処理デバイス9100(存在する場合)に結合しても、あるいは各処理デバイス9100が別個の各ANR回路2000に別個に結合されるように一対の外部処理デバイス9100(存在する場合)に結合してもよい。
【０１６３】
トークスルーコントロール9300が他の1つまたは複数のコンポーネントに結合される厳密な方法にかかわらず、トークスルーコントロール9300が手動で操作されたことが検出されたときに、フィードフォワードマイクロフォン130によって検出される人間の音声帯域内の音の減衰が低減するように少なくともフィードフォワードベースのANRの実行内容が変更される。このように、フィードフォワードマイクロフォン130によって検出される人間の音声帯域内の音は実際には、音響ドライバ190によって音響出力されるフィードフォワードベースのANRに関連する少なくともデジタルデータ用の経路を通して伝達され、一方、フィードフォワードマイクロフォン130によって検出される他の音は、引き続きフィードフォワードベースのANRによって減衰される。このように、パーソナルANRデバイス1000のユーザは、環境ノイズ音を抑制する少なくともある程度のフィードフォワードベースのANRによる利益を依然として受けることができ、一方、誰かが近くで話す声を聞くこともできる。
【０１６４】
当業者には知られているように、300Hzから4KHzまでの広い範囲から1KHz〜3KHzの狭い範囲までの人間の音声帯域を定める周波数範囲として一般にどの周波数範囲が受け入れられるかに関してある変形例がある。いくつかの実現形態では、処理デバイス510および/または外部処理デバイス9100(存在する場合)は、フィードフォワードベースのANR機能が、パーソナルANRデバイス1000用の人間の音声帯域を定める周波数範囲としてどのような周波数範囲が選択されようともそれよりも低い減衰周波数にほぼ制限されるように、フィードフォワードベースのANRによって減衰される環境ノイズ音の周波数範囲を狭くするように少なくともフィードフォワードベースのANR用の経路内のフィルタのANR設定を変更することによって、ユーザがトークスルーコントロール9300を操作したことに応答させられる。あるいは、少なくともこれらのフィルタ用のANR設定が、フィードフォワードベースのANRによって減衰される環境ノイズ音の周波数範囲における人間の音声帯域の形として「V字形」を形成し、それによって、フィードフォワードマイクロフォン130によって検出される人間の音声帯域内の音と比べてかなりの程度に、人間の音声帯域よりも低い周波数および人間の周波数帯域よりも高い周波数で生じる環境ノイズ音を減衰させる。いずれにしても、少なくとも1つまたは複数のフィルタ係数が人間の音声帯域の減衰を低減させるように変更される。また、フィードフォワードベースのANR用の経路に使用されるフィルタの数量および/または種類を変更し、かつ/あるいはフィードフォワードベースのANR用の経路自体を変更することができる。
【０１６５】
具体的には示されていないが、アナログフィルタを使用する場合により好都合な形態のトークスルー機能を実行する他の手法では、それぞれフィードフォワードベースのANR機能の実行をサポートすることができるアナログフィルタの並列セットの対を実現し、フィードフォワードベースのANRを表す1つまたは複数のアナログ信号をアナログフィルタの並列セットの一方または他方まで送りかつ/あるいは該一方または他方から送る形態の手動操作可能なトークスルーコントロールを実現する。アナログフィルタの並列セットの一方は、トークスルー機能に対応することなくフィードフォワードベースのANRを実行するように構成され、一方、アナログフィルタの並列セットの他方は、人間のある形態の音声帯域内の音が減衰される程度がより低いフィードフォワードベースのANRを実行するように構成される。同様の手法を内部アーキテクチャ2200a内で他の代替手法として実施することができ、その場合、手動で操作可能なある形態のトークスルーコントロールがスイッチアレイ540内の切り替えデバイスの少なくともいくつかを直接操作してデジタルフィルタの2つの並列セット間のデジタルデータの流れを切り替える。
【０１６６】
図8は、ストレージ520に記憶すべきANR設定527の内容の少なくとも一部をバス535を介して外部記憶デバイス170または処理デバイス9100から供給することができる考えられるローディングシーケンスの実現形態のフローチャートである。このローディングシーケンスは、ANR回路2000を、記憶デバイス170および処理デバイス9100の一方のみがバス535上に存在する状況、ならびに記憶デバイス170および処理デバイス9100の一方または他方が、その両方がバス上に存在するにもかかわらず上記のような内容を供給しない状況を含むがそれに限らない、様々なシナリオにそのまま対処するほど融通性に富ませるようになっている。バス535は、直列デジタル電子バスまたは並列デジタル電子バスであってよく、バス535に結合された様々なデバイスが、少なくともデータ転送を調整するバスマスタとして働くことができる。
【０１６７】
処理デバイス510は、電力投入時および/またはリセット時に、ストレージ520にアクセスし、ローディングルーチン522の命令のシーケンスを取り込んで実行する。処理デバイス510は、632で命令のシーケンスを実行する際、インタフェース530を動作させ、ANR回路2000に、ANR回路2000がバス535上のバスマスタになるマスタモードに入らせ、次に、インタフェース530をさらに動作させ、記憶デバイス170のようなやはりバス535に結合された記憶デバイスからデータ(ANR設定527の内容の一部など)を取り込むことを試みる。633で、記憶デバイスからデータを取り込む試みが成功した場合、処理デバイス510は、インタフェース530を動作させ、ANR回路2000にバス535上でスレーブモードに入らせ、バス535上の他の処理デバイス(処理デバイス9100など)が634でANR回路2000にデータ(ANR設定527の内容の少なくとも一部を含む)を送信するのを可能にする。
【０１６８】
しかし、633で、記憶デバイスからデータを取り込む試みが失敗した場合、処理デバイス510は、インタフェース530を動作させ、ANR回路2000にバス535上でスレーブモードに入らせ、635で外部処理デバイス(外部処理デバイス9100など)からデータを受け取るのを可能にする。636で、処理デバイス510は、他の処理デバイスから上記のようなデータを受け取るのを選択された期間にわたって待機する。637で、そのようなデータが他の処理デバイスから受け取られた場合、処理デバイス510は、インタフェース530を動作させ、ANR回路2000にバス535上でスレーブモードのままにさせ、バス535上の他の処理デバイスが638でANR回路2000にさらにデータを送信するのを可能にする。しかし、637で、そのようなデータが他の処理デバイスから受け取られなかった場合、処理デバイス510は、インタフェース530を動作させ、ANR回路2000にバス535上のマスタに戻らせ、632で、再び記憶デバイスからそのようなデータを取り込むことを試みる。
【０１６９】
図9aおよび9bは、内部アーキテクチャ2200aおよび2200bのいずれも外部処理デバイス9100にサイドチェインデータを供給することをサポートし、場合によっては処理デバイス9100が、ANR回路2000によって実行されるフィードバックベースのANR機能および/またはフィードフォワードベースのANR機能に適応的機能を追加するのを可能にする。基本的に、ANR回路2000が、フィルタリングならびにフィードバックアンチノイズ音およびフィードフォワードアンチノイズ音を得るとともに、これらのアンチノイズ音をパススルーオーディオと合成する他の態様を実行するが、処理デバイス9100は、マイクロフォン120および/または130によって検出されるフィードバック基準音および/またはフィードフォワード基準音の様々な特性の分析を実行する。処理デバイス9100は、ANR回路2000の信号処理トポロジを変更すること(フィルタブロック250、350、および450の1つのフィルタブロックトポロジを変更することを含む)、VGA利得値を変更すること、フィルタ係数を変更すること、データが転送されるクロックタイミングを変更することなどの必要があると判定した場合、新しいANR設定をバス535を介してANR回路2000に供給する。前述のように、これらの新しいANR設定をバッファ620aおよび620bの一方または他方に記憶することができる。これらの新しいANR設定は、音を表す各デジタルデータがANR回路2000の各コンポーネント間で伝達される1つまたは複数のデータ転送レートに同期させたタイミングでANR回路2000内の各コンポーネントに供給されるのに備えて、バッファ620aおよび620bの一方または他方に記憶されてよい。すなわち、このように、ANR回路2000によるANRの実行は適応的にされてもよい。
【０１７０】
ANR回路2000と外部処理デバイス9100とのこのような協働をサポートする際、フィードバック基準データ、フィードフォワード基準データ、および/またはパススルーオーディオデータのコピーをそのまま処理デバイス9100に供給することが望ましいとみなされる場合がある。しかし、このようなデータを場合によっては各フィードバック基準データ、フィードフォワード基準データ、およびパススルーオーディオデータについて1MHz程度の高いクロック周波数でサンプリングできると考えられる。したがって、すべてのそのようなデータのコピーをそのような高いサンプリングレートでバス535を通して処理デバイス9100に供給すると、望ましくないことにANR回路2000に重い負担がかかり、かつ望ましくないことにANR回路2000の電力消費量要件が増大する。また、そのようなANR回路2000との協働の一部として処理デバイス9100によって実行できる処理の少なくとも一部は、そのようなデータのそのような完全なコピーへのアクセスを必要としない場合がある。したがって、内部アーキテクチャ2200aおよび2200bのいずれかを使用してANR回路2000を実施すると、より低いサンプリングレートで上記のようなデータから構成されたより低速のサイドチェインデータおよび/またはそのようなデータに関する様々な指標を処理デバイス9100に供給することをサポートすることができる。
【０１７１】
図9aは、フィードフォワードマイクロフォン130からADC310によって受け取られたフィードフォワード基準アナログ信号を表すフィードフォワード基準データと対応するサイドチェインデータの両方を出力する能力を有するADC310の変形例を示している。ADC310のこの変形例は、シグマ-デルタブロック322と、一次ダウンサンプリングブロック323と、二次ダウンサンプリングブロック325と、バンドパスフィルタ326と、RMSブロック327とを備えている。シグマ-デルタブロック322は、ADC310によって受け取られるアナログ信号の典型的なシグマ-デルタアナログ-デジタル変換の少なくとも一部を実行し、フィードフォワード基準データを比較的高いサンプリングレートで一次ダウンサンプリングブロック323に供給する。一次ダウンサンプリングブロック323は、様々な考えられるダウンサンプリング(および/または間引き)アルゴリズムのいずれかを使用して、音響ドライバ190によって音響的に出力されるアンチノイズ音を表すフィードフォワードアンチノイズデータを導出する際に使用されるVGA、デジタルフィルタ、および/または加算ノードの任意の組み合わせにより望ましいサンプリングレートでフィードフォワード基準データの変形データを導出する。しかし、一次ダウンサンプリングブロック323はまた、フィードフォワード基準データのコピーを二次ダウンサンプリングブロック325に供給し、フィードフォワード基準データのさらにダウンサンプリングされた(かつ/あるいは間引きされた)変形データを導出する。二次ダウンサンプリングブロック325は次に、フィードフォワード基準データのさらにダウンサンプリングされた変形データをバンドパスフィルタ326に供給し、バンドパスフィルタ326において、選択された周波数範囲内であるさらにダウンサンプリングされたフィードフォワード基準データによって表される音の一部をRMSブロック327に渡すことができる。RMSブロック327は、バンドパスフィルタ326の選択された周波数範囲内のさらにダウンサンプリングされたフィードフォワード基準データのRMS値を算出し、次に、RMS値をバス535を介して処理デバイス9100に送信できるようにインタフェース530に供給する。
【０１７２】
上記の例では、フィードフォワードベースのANRの実行に関連するADC310およびデジタルデータが使用されたが、それぞれフィードバックベースのANRおよびパススルーオーディオのいずれかを伴うADC210および410のいずれかの同様な変形例が考えられることに留意されたい。また、データがバンドパスフィルタ326に供給されないうちにさらにダウンサンプリング(および/または間引き)が実行されることがないように二次ダウンサンプリングブロック325を備えていないADC310(またはADC210および410のいずれか)の他の変形例、バンドパスフィルタの代わりにあるいはバンドパスフィルタに加えてA強調フィルタまたはB強調フィルタを使用する他の変形例、RMSブロック327を異なる形態の信号強度計算(たとえば、絶対値計算)を実行する他のブロックで置き換える他の変形例、および二次ダウンサンプリングブロック325のダウンサンプリングされた(かつ/あるいは間引きされた)出力がほとんどあるいは実質的に修正なしでより多くインタフェースに伝達されるようにバンドパスフィルタ326および/またはRMSブロック327を備えていない他の変形例も考えられる。
【０１７３】
図9bは、フィルタブロック350によって受け取られたフィードフォワード基準データに対応するフィードフォワードアンチノイズデータとサイドチェインデータの両方を出力する能力を有するフィルタブロック350の変形例を示している。上記に詳しく説明したように、フィルタブロック250、350、および450内のフィルタの数量、種類、および相互接続(すなわち、各フィルタブロックのフィルタブロックトポロジ)はそれぞれ、内部アーキテクチャ2200aおよび2200bのいずれかの動的構成機能の一部として動的に選択することができる。したがって、フィルタブロック350のこの変形例は、フィードフォワードアンチノイズデータを導出する機能とサイドチェインデータを導出する機能がどちらも実行される様々な考えられるフィルタブロックトポロジのうちの任意のフィルタブロックトポロジによって構成することができる。
【０１７４】
図10aおよび10bはそれぞれ、フィードフォワード基準データが一対のANR回路2000間で共有される(各々のANR回路2000を具体化したものが、一対のイヤフォン100の別々のイヤフォンにフィードフォワードベースのANRを実行する)バイノーラルフィードフォワードベースのANRを内部アーキテクチャ2200aおよび2200bのどちらもがどのようにサポートできるかを示している。一対のイヤフォン100を有するパーソナルANRデバイス100のいくつかの実現形態では、各イヤフォン100と組み合わされた別個のフィードフォワードマイクロフォン130によって検出される音を表すフィードフォワード基準データが、各イヤフォンと組み合わされた別個のANR回路2000の両方に供給される。このことは、一対のANR回路2000を接続するバス上でフィードフォワード基準データを交換することによって実現される。
【０１７５】
図10aは、2つの異なるフィードフォワードマイクロフォン130からのフィードフォワード基準データの入力を受け入れる能力を有するフィルタブロック350の変形例を含む信号処理トポロジ(場合によっては、上記に詳しく説明した信号処理トポロジのいずれか)の他の例を示している。特に、フィルタブロック350は、フィルタブロック350が存在する1つのANR回路2000も組み合わされた同じ一方のイヤフォンと組み合わされたフィードフォワードマイクロフォン130からフィードフォワード基準データをより直接的に受け取るためにADC310に結合されている。ADC310とフィルタブロック350とのこの結合は、上記に内部アーキテクチャ2200aおよび2200bに関して論じた方法の1つで行われる。しかし、フィルタブロック350は、他方のイヤフォン100と組み合わされたANR回路2000からインタフェース530を通して他方のイヤフォン100と組み合わされたフィードフォワードマイクロフォン130から他のフィードフォワード基準データを受け取るようにインタフェース530にも結合されている。これに応じて、フィードフォワード基準データをフィルタブロック350に供給するためのADC310の出力も、インタフェース530を通して他方のイヤフォン100と組み合わされたANR回路2000にADC310のフィードフォワード基準データを送信するためにインタフェース530に結合されている。他方のイヤフォン100と組み合わされたANR回路2000は、そのフィルタブロック350の同じ変形例を含むその信号処理トポロジに対して上記と同じ追加構成を使用し、この2つのANR回路2000を具体化したものは、そのそれぞれのインタフェース530を通し、両方のANR回路2000を具体化したものが結合されたバス535を介してフィードフォワード基準データを交換する。
【０１７６】
図10bは、フィルタブロック350の変形例を含む信号処理トポロジに対する他の追加構成例を示している。しかし、フィルタブロック350のこの変形例は、一方のANR回路2000を具体化したものからのフィードフォワード基準データの受け取りに関連するだけでなく、他方のイヤフォン100と組み合わされたANR回路2000へのフィードフォワード基準データの送信に関連する変形例である。フィードフォワード基準データが他方のANR回路2000を具体化したものに送信されないうちにフィードフォワード基準データを何らかの方法でフィルタリングするかあるいは他の方法で処理することが望ましい実現形態では、このような追加的な機能をフィルタブロック350に組み込んでもよい。
【０１７７】
図11aおよび11bは、それぞれ、パーソナルANRデバイス1000の内部構造2200aのフィルタバンク520内の複数のフィルタのうちの少なくともいくつかを実施することができる一代替方法を示したものである。より詳細には、図11a〜bは、フィルタバンク550の中に組み込まれた、FIR、IIR(無限インパルス応答)および四次フィルタとして様々に機能させるために動的に構成することができる転換可能デジタルフィルタ551の例を示したものである。転換可能フィルタのこれらの例は、パーソナルANRデバイス1000の可能実施形態のコンポーネントであるコンテキストの中で示され、かつ、説明されているが、転換可能フィルタのこれらおよび他の同様の例は、動的に構成することができるデジタルフィルタが望ましい広範囲にわたる様々なデバイスのうちの任意のデバイスに使用することができることに留意されたい。
【０１７８】
図11aは、2つのタップを備えた四次フィルタまたはFIRフィルタのいずれかとして動作するように動的に構成されるように構造化される転換可能フィルタ551の一変形形態を示したものである。転換可能フィルタ551のこの変形形態には、遅延エレメント662aおよび662b、重み付けエレメント663a、663bおよび663c、加算ノード664、遅延エレメント667aおよび667b、ならびに重み付けエレメント668aおよび668bが組み込まれている。デジタルフィルタ設計の当業者には周知であるように、これらの遅延エレメントおよび重み付けエレメントが隣り合う複数の対を使用して、変換を実施する際にゼロを導入し、場合によっては同じく極を導入するために使用することができるデジタルフィルタタップ(単に「タップ」と呼ばれることがしばしばである)を実施することができる。遅延エレメント662a〜bおよび667a〜bの各々によって課せられる遅延の量は、重み付けエレメント663a〜cおよび668a〜bの各々によって使用される重み付け値の場合と同様、プログラムすることができる(場合によってはバッファ620a〜cのフィルタ設定625の一部として)サンプリング速度で決まる。遅延エレメント662a〜b、重み付けエレメント663a〜cおよび加算ノード664には、フィルタ設定625の一部としてプログラムすることができるプログラム可能電力スイッチ545aを介して電力を供給することができる電力導体665aを介して電力が供給される。遅延エレメント667a〜bおよび重み付けエレメント668a〜bには、同じくフィルタ設定625の一部としてプログラムすることができるプログラム可能電力スイッチ545bを介して電力が供給される個別の電力導体665bを介して電力が供給される。
【０１７９】
電力スイッチ545bを介して電力導体665bに電力が供給されると、転換可能フィルタ551のこの変形形態は、電力スイッチ545bの動作を介して電力導体665bに電力を供給するか、あるいは供給しないかのいずれかによって二重タップFIRフィルタまたは四次フィルタのいずれかになるように動的に構成することができる。転換可能フィルタ551をこれらの2つのタイプのフィルタのうちのいずれか一方のタイプのフィルタとして動作させることができるこの手法は、ゼロまたは非ゼロ重み付け値を使用して重み付けエレメント668aおよび668bを交互にプログラムする手法に対して好ましい手法とみなすことができる。ゼロ重み付け値を使用して重み付けエレメント668a〜bをプログラムすることは、加算ノード664による加算を重み付けエレメント663a〜cの出力に限定することになり、それにより転換可能フィルタ551をFIRフィルタとして動作させることができる(四次フィルタとして動作させるのではなく)が、転換可能フィルタ551のすべての遅延エレメントおよび重み付けエレメントが電力を消費し続けることになる。電力スイッチ545bをプログラムして電力導体665bから電力を開放することにより、遅延エレメント667a〜bおよび重み付けエレメント668a〜bは電力を消費することができなくなり、それにより転換可能フィルタ551の電力消費が低減され、また、転換可能フィルタ551をFIRフィルタとして動作させることができる。電力スイッチ545bを介して電力導体665bに電力を供給することに加えて、電力スイッチ545aを介して電力導体665aに電力を供給することにより、転換可能フィルタ551のすべての遅延エレメントおよび重み付けエレメント(ならびに加算ノード664)は、転換可能フィルタ551が使用されなくなると、その間電力を消費することができなくなり、それによりさらに大量の電力を節約することができる。
【０１８０】
バッファ620a、620bおよび620cのフィルタ設定625を介して少なくとも電力スイッチ545bをプログラムすることができるため、フィルタバンク550の複数のフィルタの中から、フィルタブロック250、350および450(ならびに他の方法で使用されているフィルタブロック)のうちの1つまたは複数を生成するために使用されるフィルタを選択するプロセスの一部には、フィルタブロック550を構築している転換可能フィルタ551のうちの1つまたは複数の構成、ならびにそれらの選択が必然的に伴うことがある。実際、いくつかの実施形態では、四次フィルタ554またはFIRフィルタ558のうちの一方または両方の代わりにフィルタブロック550の中に多数の転換可能フィルタ551を組み込むことができる。この方法によれば、フィルタブロック550の中に組み込まなければならない異なるタイプのフィルタの数を少なくすることができ、また、不必要な電力消費を伴うことなくいずれの方法でも動作し、複数の転換可能フィルタ551のうちの1つが、四次フィルタとしてではなく、FIRフィルタとして動作するように動的に構成することができるフィルタを提供することによって柔軟性を向上させることができる。
【０１８１】
さらに、バッファ620cの中に維持されているフィルタ設定625のための「フェイルセール」値または「保存」値の一部として、四次フィルタとして動作させることができる複数の転換可能フィルタ551のうちの1つまたは複数を不安定性の兆候に対する応答の一部としてFIRフィルタとして動作するように動的に再構成するための設定を存在させることも可能である。これは、遅延エレメント667a〜bおよび重み付けエレメント667a〜bが相俟って、転換可能フィルタ551が四次フィルタとして動作する時点の「極」を提供することの認識、また、これらの極のこの準備が1つの道筋であり、それにより不安定性が生じることになることの認識において実施することができる。したがって、複数の転換可能フィルタ551のうちの1つまたは複数の動作を四次フィルタとしての動作からFIRフィルタとしての動作に動的に再構成することにより、不安定性の事実を除去し、あるいは防止することができる。
【０１８２】
図7bは、四次フィルタ(当業者に知られているように、IIRフィルタの一形態である)を含んだ、より高い次数の(つまりより多くのタップを有する)IIRフィルタ、またはより低い次数の(つまりより少ないタップを有する)IIRフィルタの様々な形態として動作するように動的に構成されるように構造化される転換可能フィルタ551の他の変形形態を示したものである。転換可能フィルタ551のこの他の変形形態には、多数の遅延エレメント662aないし662x、多数の重み付けエレメント663aないし663x、加算ノード664、多数の遅延エレメント667aないし667x、および多数の重み付けエレメント668aないし668xが組み込まれている。この場合も、遅延エレメント662a〜xおよび667a〜xの各々によって課せられる遅延の量は、重み付けエレメント663a〜xおよび668a〜xの各々によって使用される重み付け値の場合と同様、プログラムすることができる(場合によってはバッファ620a〜cのフィルタ設定625の一部として)サンプリング速度で決まる。
【０１８３】
遅延エレメント662a〜b、重み付けエレメント663a〜c、加算ノード664、遅延エレメント667a〜bおよび重み付けエレメント668a〜bには、電力導体665aを介して電力が供給される。遅延エレメント662bの後段の、遅延エレメント662xまでの遅延エレメント(しかしながらもっと多くの遅延エレメントが存在している)、および重み付けエレメント663bの後段の、重み付けエレメント663xまでの重み付けエレメント(しかしながらもっと多くの重み付けエレメントが存在している)には、電力導体665bを介して電力が供給される。遅延エレメント667bの後段の、遅延エレメント667xまでの遅延エレメント(しかしながらもっと多くの遅延エレメントが存在している)、および重み付けエレメント668bの後段の、重み付けエレメント668xまでの重み付けエレメント(しかしながらもっと多くの重み付けエレメントが存在している)には、電力導体665cを介して電力が供給される。
【０１８４】
電力導体665aにのみ電力が供給されると、転換可能フィルタ551のこの他の変形形態は、この転換可能フィルタ551がこの構成で動作している間、四次フィルタ、つまり「ゼロ」を提供する2つのタップ、および「極」を提供する2つのタップを有するIIRフィルタとして動作させることができる。電力導体665bに電力が追加供給されると、追加「ゼロ」として作用することができる追加量のタップが転換可能フィルタ551に提供される(この追加量は、電力導体665bによってどれくらい多くの遅延エレメントおよび重み付けエレメントの対に電力が供給されるかによって決まる)。さらに、電力導体665cに電力が追加供給されると、追加「極」として作用することができる追加量のタップが転換可能フィルタ551に提供される(この追加量は、電力導体665cによってどれくらい多くの遅延エレメントおよび重み付けエレメントの対に電力が供給されるかによって決まる)。電力導体665a〜cの各々への電力の準備をバッファ620a〜cのフィルタ設定625を介してプログラムすることができる場合、転換可能フィルタ551のこの変形形態を使用して実施することができるフィードフォワード転送機能およびフィードバック転送機能の各々のために利用することができるタップの数を動的に変更することができ、不要なタップに対しては遅延エレメントおよび重み付けエレメントに電力を供給する必要がない追加利点が得られる。
【０１８５】
図12は、フィルタブロック250、350および450のうちの1つまたは複数における転換可能デジタルフィルタ551の1つまたは複数の変形形態の可能使用法の一例を示したものである。より詳細には、図12は、既に図5aで示したフィルタトポロジー3500aの一変形形態を示したものである。図12のフィルタトポロジー3500aのこの変形形態と、最初に図5に示されているフィルタトポロジー3500aとを比較すると分かるように、四次フィルタ654、655および656の各々は、それぞれ転換可能フィルタ657に置き換えられており、また、FIRフィルタ658は転換可能フィルタ659に置き換えられている。転換可能フィルタ659および転換可能フィルタ657の各々は、フィルタバンク550から引き出される複数の転換可能フィルタ551のうちの1つである。転換可能フィルタ657の各々の電力導体は、転換可能フィルタ657の各々が四次フィルタとして(あるいは場合によっては四次フィルタとして使用することができるより高い次数のIIRフィルタとして)構成されるよう、選択的に電力が供給されている。また、転換可能フィルタ659の電力導体は、転換可能フィルタ659がFIRフィルタとして構成されるよう、選択的に電力が供給されている。この場合も、このような選択的電力供給は、既に説明したように、バッファ620a、620bおよび/または620cのうちの1つまたは複数のプログラミングを介して達成することができる。
【０１８６】
他の実現形態は、以下のクレーム、および本出願人が権利を有する他のクレームの範囲内である。
【符号の説明】
【０１８７】
100 イヤピース
102 ヘッドバンド
112 キャビティ
115 イヤカップリング
117 通路
119 別のキャビティ
120 フィードバックマイクロフォン
125 アナログVGA
130 フィードフォワードマイクロフォン
135 アナログVGA
140 通信マイクロフォン
142 マイクロフォンブーム
145 アナログVGA
170 記憶デバイス
180 電源
190 音響ドライバ
200 フィードバックベースのANRの経路
210 アナログデジタル変換器(ADC)
220 VGA
230 加算ノード
240 VGA
250、350、450、520、550 フィルタバンク(フィルタブロック)
545a、545b プログラム可能電力スイッチ
551、657、659 転換可能デジタルフィルタ(転換可能フィルタ)
554 四次フィルタ
558 FIRフィルタ
620a、620b、620c バッファ
625 フィルタ設定
662a、662b、662x、667a、667b、667x 遅延エレメント
663a、663b、663c、663x、668a、668b、668x 重み付けエレメント
664 加算ノード
665a、665b、665c 電力導体
3500a フィルタトポロジー

【特許請求の範囲】
【請求項１】
パーソナルANRデバイスであって、
第1のイヤピースと、
前記第1のイヤピース内に配置された第1のフィードバックマイクロフォンと、
前記パーソナルANRデバイスの外部部分に配置された第1のフィードフォワードマイクロフォンと、
前記第1のイヤピース内に配置された第1の音響ドライバと、
第1のANR回路であって、
前記第1のフィードバックマイクロフォンから第1のフィードバック基準信号を受け取り、
少なくとも前記第1のフィードバック基準信号を表すデジタルデータから第1のフィードバック対雑音音響を生成し、
前記第1のフィードフォワードマイクロフォンから第1のフィードフォワード基準信号を受け取り、
少なくとも前記第1のフィードフォワード基準信号を表すデジタルデータから第1のフィードフォワード対雑音音響を生成し、
音響源からパススルーオーディオ信号を受け取り、
少なくとも前記パススルーオーディオ信号を表すデジタルデータから第1の修正パススルーオーディオ音響を生成し、かつ、
前記第1の音響ドライバによって音響的に出力されることになる、前記第1のフィードバック対雑音音響、前記第1のフィードフォワード対雑音音響および前記第1の修正パススルーオーディオ音響を伝える第1の出力信号を出力する
ように構造化された第1のANR回路と
を備えたパーソナルANRデバイス。
【請求項２】
第2のイヤピースと、
前記第2のイヤピース内に配置された第2のフィードバックマイクロフォンと、
前記第1のイヤピース内に配置された第2の音響ドライバと
をさらに備えた、請求項1に記載のパーソナルANRデバイス。
【請求項３】
前記第1のANR回路が、
前記第2のフィードバックマイクロフォンから第2のフィードバック基準信号を受け取り、
少なくとも前記第2のフィードバック基準信号を表すデジタルデータから第2のフィードバック対雑音音響を生成し、
少なくとも前記第1のフィードフォワード基準信号を表すデジタルデータから第2のフィードフォワード対雑音音響を生成し、
少なくとも前記パススルーオーディオ信号を表すデジタルデータから第2の修正パススルーオーディオ音響を生成し、かつ、
前記第2の音響ドライバによって音響的に出力されることになる、前記第2のフィードバック対雑音音響、前記第2のフィードフォワード対雑音音響および前記第2の修正パススルーオーディオ音響を伝える第2の出力信号を出力する
ようにさらに構造化される、請求項2に記載のパーソナルANRデバイス。
【請求項４】
前記パーソナルANRデバイスの外部部分に配置された第2のフィードフォワードマイクロフォンをさらに備え、前記第1のANR回路が、
前記第2のフィードバックマイクロフォンから第2のフィードバック基準信号を受け取り、
少なくとも前記第2のフィードバック基準信号を表すデジタルデータから第2のフィードバック対雑音音響を生成し、
前記第2のフィードフォワードマイクロフォンから第2のフィードフォワード基準信号を受け取り、
少なくとも前記第2のフィードフォワード基準信号を表すデジタルデータから第2のフィードフォワード対雑音音響を生成し、
少なくとも前記パススルーオーディオ信号を表すデジタルデータから第2の修正パススルーオーディオ音響を生成し、かつ、
前記第2の音響ドライバによって音響的に出力されることになる、前記第2のフィードバック対雑音音響、前記第2のフィードフォワード対雑音音響および前記第2の修正パススルーオーディオ音響を伝える第2の出力信号を出力する
ようにさらに構造化される、請求項2に記載のパーソナルANRデバイス。
【請求項５】
前記パーソナルANRデバイスの外部部分に配置された第2のフィードフォワードマイクロフォンと、
第2のANR回路であって、
前記第2のフィードバックマイクロフォンから第2のフィードバック基準信号を受け取り、
少なくとも前記第2のフィードバック基準信号を表すデジタルデータから第2のフィードバック対雑音音響を生成し、
前記第2のフィードフォワードマイクロフォンから第2のフィードフォワード基準信号を受け取り、
少なくとも前記第2のフィードフォワード基準信号を表すデジタルデータから第2のフィードフォワード対雑音音響を生成し、
前記音響源から前記パススルーオーディオ信号を受け取り、
少なくとも前記パススルーオーディオ信号を表すデジタルデータから第2の修正パススルーオーディオ音響を生成し、かつ、
前記第2の音響ドライバによって音響的に出力されることになる、前記第2のフィードバック対雑音音響、前記第2のフィードフォワード対雑音音響および前記第2の修正パススルーオーディオ音響を伝える第2の信号を出力する
ように構造化された第2のANR回路と
をさらに備えた、請求項2に記載のパーソナルANRデバイス。
【請求項６】
前記音響源をさらに備え、前記音響源が前記パーソナルANRデバイス内に配置されたオーディオプレイバックデバイスである、請求項1に記載のパーソナルANRデバイス。
【請求項７】
前記音響源をさらに備え、前記音響源が前記パーソナルANRデバイスの一部分に配置された通信マイクロフォンである、請求項1に記載のパーソナルANRデバイス。
【請求項８】
フィードバックANR通路と、フィードフォワードANR通路と、パススルーオーディオ通路とを有する信号処理トポロジーを備えたANR回路であって、
フィードバックマイクロフォンからフィードバック基準信号を受け取り、
少なくとも前記フィードバック基準信号を表すデジタルデータから前記フィードバックANR通路内にフィードバック対雑音音響を生成し、
フィードフォワードマイクロフォンからフィードフォワード基準信号を受け取り、
少なくとも前記フィードフォワード基準信号を表すデジタルデータから前記フィードフォワードANR通路内にフィードフォワード対雑音音響を生成し、
音響源からパススルーオーディオ信号を受け取り、
前記パススルーオーディオ信号を表すデジタルデータから前記パススルーオーディオ通路内に修正パススルーオーディオ音響を生成し、
前記フィードバックANR通路からの前記フィードバック対雑音音響、前記フィードフォワードANR通路からの前記フィードフォワード対雑音音響、および前記パススルーオーディオ通路からの前記修正パススルーオーディオ音響を結合し、かつ、
音響ドライバによって音響的に出力されることになる、結合された前記フィードバック対雑音音響、前記フィードフォワード対雑音音響および前記修正パススルーオーディオ音響を伝える出力信号を出力する
ように構造化されるANR回路。
【請求項９】
前記ANR回路が、前記フィードフォワード対雑音音響が前記フィードバック対雑音音響と結合されるポイントを、前記フィードバックANR通路およびフィードフォワードANR通路を結合することができる前記フィードバックANR通路に沿った少なくとも第1の位置と、前記フィードバックANR通路およびフィードフォワードANR通路を結合することができる前記フィードバックANR通路に沿った第2の位置との間で選択することができるようにさらに構造化される、請求項8に記載のANR回路。
【請求項１０】
前記ANR回路が、前記修正パススルーオーディオ音響が前記フィードバック対雑音音響と結合されるポイントを、前記フィードバックANR通路およびパススルーオーディオ通路を結合することができる前記フィードバックANR通路に沿った少なくとも第1の位置と、前記フィードバックANR通路およびパススルーオーディオ通路を結合することができる前記フィードバックANR通路に沿った第2の位置との間で選択することができるようにさらに構造化される、請求項8に記載のANR回路。
【請求項１１】
前記フィードバックANR通路が、前記フィードバック基準信号を表すデジタルデータから前記フィードバック対雑音音響を少なくとも生成するための第1のフィルタブロックとして動作させることができる第1の複数のフィルタを備え、前記フィードバックANR通路に沿った前記第1の位置が前記第1の複数のフィルタの入力の前段に存在し、また、前記フィードバックANR通路に沿った前記第2の位置が前記第1の複数のフィルタの出力の後段に存在する、請求項10に記載のANR回路。
【請求項１２】
前記パススルーオーディオ通路が、前記修正パススルーオーディオ音響を選択可能なクロスオーバ周波数でより高い周波数音響およびより低い周波数音響に少なくとも分割し、かつ、前記より低い周波数音響を前記第1の位置へ経路指定し、また、前記より高い周波数音響を前記第2の位置へ経路指定するように動作させることができる第2のフィルタブロックとして動作させることができる第2の複数のフィルタを備え、前記修正パススルーオーディオ音響全体が前記第1および第2の位置のうちのいずれかに経路指定されるように前記選択可能クロスオーバ周波数を選択することができる、請求項11に記載のANR回路。
【請求項１３】
前記出力信号をモニタリングする圧縮コントローラと、
前記圧縮コントローラによって動作させることができる第1のVGAであって、第1の出力信号中のクリッピングが差し迫っている兆候を前記圧縮コントローラが検出すると、少なくとも前記フィードバック対雑音音響の振幅を小さくする第1のVGAと
をさらに備えた、請求項8に記載のANR回路。
【請求項１４】
前記ANR回路が、前記修正パススルーオーディオ音響が前記フィードバック対雑音音響と結合されるポイントを、前記第1のVGAによって前記フィードバック対雑音音響の振幅と共に前記修正パススルーオーディオ音響の振幅を小さくすることができる前記第1のVGAの入力の前段の前記フィードバックANR通路に沿った第1の位置と、前記第1のVGAによって前記修正パススルーオーディオ音響の前記振幅を小さくすることができないよう、前記第1のVGAの出力の後段の前記フィードバックANR通路に沿った第2の位置との間で選択することができるようにさらに構造化される、請求項13に記載のANR回路。
【請求項１５】
前記圧縮コントローラによって動作させることができる第2のVGAであって、前記第1の出力信号中のクリッピングの発生を前記圧縮コントローラが検出すると、少なくとも前記フィードフォワード対雑音音響の振幅を小さくする第2のVGAをさらに備えた、請求項13に記載のANR回路。
【請求項１６】
前記出力信号をモニタリングする圧縮コントローラと、
前記圧縮コントローラによって動作させることができる第1のVGAであって、第1の出力信号中のクリッピングが差し迫っている兆候を前記圧縮コントローラが検出すると、前記フィードバック基準信号によって表されるフィードバック基準音響の振幅を小さくする第1のVGAと、
前記圧縮コントローラによって動作させることができる第2のVGAであって、前記第1の出力信号中のクリッピングが差し迫っている兆候を前記圧縮コントローラが検出すると、前記フィードフォワード基準信号によって表されるフィードフォワード基準音響の振幅を小さくする第2のVGAと
をさらに備えた、請求項8に記載のANR回路。
【請求項１７】
ANRをパーソナルANRデバイスのイヤピースの中に提供するための動的構成可能ANR回路を動作させる方法であって、
前記ANR回路の第1のADC、第1のセットのANR設定によって規定される量の第1の複数のデジタルフィルタ、および前記ANR回路のDACを第1の通路に組み込むステップと、
前記ANR回路の第2のADC、前記第1のセットのANR設定によって規定される量の第2の複数のデジタルフィルタ、および前記DACを第2の通路に組み込むステップと、
前記第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、前記ANR回路によってサポートされるデジタルフィルタの複数のタイプの中から、前記第1および第2の複数のデジタルフィルタの個々のデジタルフィルタ毎に選択するステップと、
音響を表すデジタルデータが前記第1の通路を通って前記第1のADCから少なくとも前記第1の複数のデジタルフィルタを通って前記DACへ流れ、音響を表すデジタルデータが前記第2の通路を通って前記第2のADCから少なくとも前記第2の複数のデジタルフィルタを通って前記DACへ流れ、かつ、前記第1および第2の通路の両方からのデジタルデータが前記DACに流れる前に結合されるよう、前記第1および第2の通路が、前記第1の通路に沿った第1の位置および前記第2の通路に沿った第2の位置で結合されるように、少なくとも前記第1および第2のADC、前記第1および第2の複数のデジタルフィルタ、ならびに前記DACの間の相互接続を構成することにより、前記第1のセットのANR設定によって規定される信号処理トポロジーを採択するステップと、
前記第1のセットのANR設定によって規定されるフィルタ係数を使用して、前記第1および第2の複数のデジタルフィルタの個々のデジタルフィルタを構成するステップと、
デジタルデータが前記第1のANR設定によって規定される前記第1および第2の通路のうちの少なくとも一方の少なくとも一部を通って流れるデータ転送速度を設定するステップと、
前記イヤピースの中にANRを提供するために、前記第1および第2のADC、前記第1および第2の複数のデジタルフィルタ、ならびに前記DACを動作させるステップと、
前記第1のセットのANR設定によって規定されるANR設定を、前記第1および第2の通路のうちの少なくとも一方の少なくとも一部に沿ったデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更するステップと
を含む方法。
【請求項１８】
前記ANR回路の第3のADC、第1のセットのANR設定によって規定される量の第3の複数のデジタルフィルタ、および前記DACを第3の通路に組み込むステップと、
前記第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、前記ANR回路によってサポートされるデジタルフィルタの複数のタイプの中から、前記第3の複数のデジタルフィルタの個々のデジタルフィルタ毎に選択するステップと、
前記第1のセットのANR設定によって規定される信号処理トポロジーを採択するステップであって、音響を表すデジタルデータが前記第3の通路を通って前記第3のADCから少なくとも前記第3の複数のデジタルフィルタを通って前記DACへ流れ、かつ、前記第3の通路ならびに前記第1および第2の通路のうちの一方からのデジタルデータが前記DACに流れる前に結合されるよう、前記第3の通路が、前記第3の通路に沿った第3の位置ならびに前記第1および第2の通路のうちの一方に沿った第4の位置で前記第1および第2の通路のうちの一方に結合されるように、第3のADC、前記第3の複数のデジタルフィルタおよび前記DACの間の相互接続を構成するステップをさらに含むステップと、
前記第1のセットのANR設定によって規定されるフィルタ係数を使用して、前記第3の複数のデジタルフィルタの個々のデジタルフィルタを構成するステップと、
前記イヤピースの中にANRを提供するために、前記第1および第2のADC、前記第1および第2の複数のデジタルフィルタ、ならびに前記DACを動作させるステップと共に、前記第3のADCおよび前記第3の複数のデジタルフィルタを動作させるステップと
をさらに含む、請求項17に記載の方法。
【請求項１９】
電力源から利用することができる電力の量をモニタリングするステップであって、前記電力源から利用することができる電力の量が減少すると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが実施され、また、前記第1のANR設定によって画定される前記信号処理トポロジーの相互接続、前記第1のANR設定によって規定されるデジタルフィルタの選択、前記第1のANR設定によって規定されるフィルタ係数、および前記第1のANR設定によって規定されるデータ転送速度のうちの少なくとも1つを変更するステップを含むステップをさらに含む、請求項17に記載の方法。
【請求項２０】
デジタルデータによって表される音響の特性をモニタリングするステップであって、前記特性が変化すると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが実施され、また、前記第1のANR設定によって画定される前記信号処理トポロジーの相互接続、前記第1のANR設定によって規定されるデジタルフィルタの選択、前記第1のANR設定によって規定されるフィルタ係数、および前記第1のANR設定によって規定されるデータ転送速度のうちの少なくとも1つを変更するステップを含むステップをさらに含む、請求項17に記載の方法。
【請求項２１】
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップにより、前記構成可能ANR回路によって提供されるANRの程度が小さくなり、また、前記構成可能ANR回路が前記構成可能ANR回路に結合されている電源から消費する電力が少なくなる、請求項20に記載の方法。
【請求項２２】
前記構成可能ANR回路によって出力される音響の所望の品質および前記構成可能ANR回路によって提供されるANRの所望の品質のうちの1つを維持するために、前記第2のセットのANR設定のうちの少なくとも1つのANR設定を選択するステップをさらに含む、請求項21に記載の方法。
【請求項２３】
前記ANR回路に結合されている外部処理デバイスからの前記第2のセットのANR設定の受取りを待機するステップであって、前記外部処理デバイスから前記第2のセットのANR設定を受け取ると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップをさらに含む、請求項17に記載の方法。
【請求項２４】
前記第1のセットのANR設定によって規定される信号処理トポロジーを採択するステップが、
前記第1の通路にVGAを配置するために、前記第1のADC、前記第1の複数のデジタルフィルタ、前記DACおよび前記VGAの間の相互接続を構成するステップと、
前記第1のセットのANR設定によって規定される利得設定を使用して前記VGAを構成するステップと、
前記イヤピースの中にANRを提供するために、前記第1および第2のADC、前記第1および第2の複数のデジタルフィルタ、ならびに前記DACを動作させるステップと共に前記VGAを動作させるステップと
をさらに含み、
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、前記第2のセットのANR設定によって規定される利得設定を使用して前記VGAを構成するステップを含む、請求項17に記載の方法。
【請求項２５】
少なくともフィードバックANR対雑音音響のクリッピングの事実が検出されると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが実施される、請求項24に記載の方法。
【請求項２６】
前記第1のセットのANR設定が、前記第1および第2の通路が結合される、前記第1の通路に沿った第3の位置および前記第2の通路に沿った第4の位置を規定し、
前記第1のセットのANR設定が、前記第1の通路に沿った前記第1の位置および第2の通路に沿った前記第2の位置で前記第1の通路に結合される第1の分岐を前記第2の通路内に生成し、かつ、前記第1の通路に沿った前記第3の位置および前記第2の通路に沿った前記第4の位置で前記第1の通路に結合される第2の分岐を前記第2の通路内に生成する分岐を前記第2の通路内に規定し、また、
前記第1のセットのANR設定によって規定される信号処理トポロジーを採択するステップが、前記第2の通路の前記第1および第2の分岐を生成するために、前記第1および第2のADC、前記第1および第2の複数のフィルタ、ならびに前記DACの間の相互接続を構成するステップをさらに含む、
請求項17に記載の方法。
【請求項２７】
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、前記第2の通路を変更して前記第2の分岐を除去するために、前記第1および第2のADC、前記第1および第2の複数のフィルタ、ならびに前記DACの間の相互接続のうちの少なくとも1つを変更するステップを含み、それにより前記第1および第2の通路が、前記第1の通路に沿った前記第1の位置および前記第2の通路に沿った前記第2の位置のみで結合されるよう、前記第2の通路内の前記分岐が不足している他の信号処理トポロジーが採択される、請求項26に記載の方法。
【請求項２８】
デジタルデータが前記第1の通路の少なくとも一部を通って流れるデータ転送速度を設定するステップが、デジタルデータが前記第1および第2の通路の両方をその全体にわたって通って流れる第1のデータ転送速度を設定するステップを含む、請求項17に記載の方法。
【請求項２９】
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、デジタルデータが前記第2の通路の一部を通って流れる速度を、デジタルデータが前記第1の通路を通って流れる速度に対して遅くするために、前記第2の通路の前記部分のデータ転送速度を前記第1のデータ転送速度より遅い第2のデータ転送速度に変更するステップを含む、請求項28に記載の方法。
【請求項３０】
ANR回路を備えた装置であって、前記ANR回路が、
第1のADCと、
第2のADCと、
DACと、
処理デバイスと、
命令シーケンスを記憶する記憶装置であって、前記命令シーケンスが前記処理デバイスによって実行されると、前記処理デバイスが、
前記第1のADC、第1のセットのANR設定によって規定される量の第1の複数のデジタルフィルタ、および前記DACを第1の通路に組み込み、
前記第2のADC、前記第1のセットのANR設定によって規定される量の第2の複数のデジタルフィルタ、および前記DACを第2の通路に組み込み、
前記第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、前記ANR回路によってサポートされるデジタルフィルタの複数のタイプの中から、前記第1および第2の複数のデジタルフィルタの個々のデジタルフィルタ毎に選択し、
音響を表すデジタルデータが前記第1の通路を通って前記第1のADCから少なくとも前記第1の複数のデジタルフィルタを通って前記DACへ流れ、音響を表すデジタルデータが前記第2の通路を通って前記第2のADCから少なくとも前記第2の複数のデジタルフィルタを通って前記DACへ流れ、かつ、前記第1および第2の通路の両方からの前記デジタルデータが前記DACに流れる前に結合されるよう、前記第1および第2の通路が、前記第1の通路に沿った第1の位置および前記第2の通路に沿った第2の位置で結合されるように、少なくとも前記第1および第2のADC、前記第1および第2の複数のデジタルフィルタ、ならびに前記DACの間の相互接続を構成することによって、前記第1のセットのANR設定によって規定される信号処理トポロジーを採択し、
前記第1のセットのANR設定によって規定されるフィルタ係数を使用して、前記第1および第2の複数のデジタルフィルタの個々のデジタルフィルタを構成し、
デジタルデータが前記第1のANR設定によって規定される前記第1および第2の通路のうちの少なくとも一方の少なくとも一部を通って流れるデータ転送速度を設定し、
イヤピースの中にANRを提供するために、前記第1および第2のADC、前記第1および第2の複数のデジタルフィルタ、ならびに前記DACを動作させ、かつ、
前記第1のセットのANR設定によって規定されるANR設定を、前記第1および第2の通路のうちの少なくとも一方の少なくとも一部に沿ったデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更する
ことになる記憶装置と
を備えた装置。
【請求項３１】
複数のタイプのデジタルフィルタを画定する複数のフィルタルーチンが前記記憶装置に記憶され、
前記複数のフィルタルーチンの個々のフィルタルーチンが、前記処理デバイスによって実行されると、選択されたタイプのデジタルフィルタのフィルタ計算を前記処理デバイスが実施することになる命令シーケンスを含み、また、
前記処理デバイスが、さらに、前記複数のフィルタルーチンのうちの、前記第1のセットのANR設定によって規定されるタイプのデジタルフィルタを画定しているフィルタルーチンに基づいて、前記第1および第2の複数のデジタルフィルタの個々のデジタルフィルタを具体化する
請求項30に記載の装置。
【請求項３２】
前記処理デバイスが、前記第1および第2のADC、前記処理デバイスによって具体化される前記第1および第2の複数のデジタルフィルタの個々のデジタルフィルタ、ならびに前記DACの間でデジタルデータを直接転送する、請求項31に記載の装置。
【請求項３３】
前記処理デバイスが、DMAデバイスを動作させて、前記第1および第2のADCの少なくともサブセット、前記処理デバイスによって具体化される前記第1および第2の複数のデジタルフィルタの個々のデジタルフィルタ、ならびに前記DACの間でデジタルデータを転送する、請求項31に記載の装置。
【請求項３４】
前記ANR回路が、前記ANR回路に結合されている電力源から利用することができる電力の量をモニタすることができるインタフェースをさらに備え、前記処理デバイスが、さらに、
前記電力源から利用することができる電力の量をモニタし、かつ、
前記電力源から利用することができる電力の量が減少すると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更し、前記変更が、前記第1のANR設定によって画定される前記信号処理トポロジーの相互接続、前記第1のANR設定によって規定されるデジタルフィルタの選択、前記第1のANR設定によって規定されるフィルタ係数、および前記第1のANR設定によって規定されるデータ転送速度のうちの少なくとも1つの変更を含む
請求項30に記載の装置。
【請求項３５】
前記処理デバイスが、さらに、
デジタルデータによって表される音響の特性をモニタし、かつ、
前記特性が変化すると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更し、前記変更が、前記第1のANR設定によって画定される前記信号処理トポロジーの相互接続、前記第1のANR設定によって規定されるデジタルフィルタの選択、前記第1のANR設定によって規定されるフィルタ係数、および前記第1のANR設定によって規定されるデータ転送速度のうちの少なくとも1つの変更を含む
請求項30に記載の装置。
【請求項３６】
前記第1のセットのANR設定によって規定されるANR設定の前記第2のセットのANR設定によって規定されるANR設定への変更により、構成可能ANR回路によって提供されるANRの程度が小さくなり、また、前記構成可能ANR回路が前記構成可能ANR回路に結合されている電源から消費する電力が少なくなる、請求項35に記載の装置。
【請求項３７】
前記処理デバイスが、さらに、前記構成可能ANR回路によって出力される音響の所望の品質および前記構成可能ANR回路によって提供されるANRの所望の品質のうちの1つを維持するために、前記第2のセットのANR設定のうちの少なくとも1つのANR設定を選択する、請求項36に記載の装置。
【請求項３８】
前記ANR回路の外部の外部処理デバイスをさらに備え、
前記ANR回路が、前記ANR回路を前記外部処理デバイスに結合するインタフェースをさらに備え、
前記ANR回路の前記処理デバイスが、さらに、
前記外部処理デバイスからの前記第2のセットのANR設定の受取りを待機し、かつ、
前記インタフェースを介して前記外部処理デバイスから前記第2のセットのANR設定を受け取ると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する
請求項30に記載の装置。
【請求項３９】
前記処理デバイスが、さらに、
前記第1のADC、前記第1の複数のデジタルフィルタ、前記DACおよびVGAの間の相互接続を構成し、
前記第1のセットのANR設定によって規定される利得設定を使用して前記VGAを構成し、
前記イヤピースの中にANRを提供するために、前記第1および第2のADC、前記第1および第2の複数のデジタルフィルタ、ならびに前記DACと共に前記VGAを動作させ、
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するようになされている前記処理デバイスが、前記第2のセットのANR設定によって規定される利得設定を使用して前記VGAを構成するようになされている処理デバイスを備えた
請求項30に記載の装置。
【請求項４０】
少なくともフィードバックANR対雑音音響のクリッピングの事実が検出されると、前記処理デバイスが、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する、請求項39に記載の装置。
【請求項４１】
ANRをパーソナルANRデバイスのイヤピースの中に提供するための動的構成可能ANR回路を動作させる方法であって、
第1のセットのANR設定によって規定される量の複数のデジタルフィルタを、前記ANRの準備に関連するデジタルデータが通って前記ANR回路内を流れる通路に沿って配置されたフィルタブロックの中に組み込むステップと、
第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、前記ANR回路によってサポートされるデジタルフィルタの複数のタイプの中からデジタルフィルタ毎に選択するステップと、
個々の前記デジタルフィルタの間の相互接続を構成することによって、前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを前記フィルタブロック内に採択するステップと、
前記第1のセットのANR設定によって規定されるフィルタ係数を使用してデジタルフィルタの各々を構成するステップと、
デジタルデータが前記第1のANR設定によって規定される複数の前記デジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定するステップと、
前記ANR回路をイネーブルして前記イヤピースの中にANRを提供するために前記フィルタブロックを動作させるステップと、
前記第1のセットのANR設定によって規定されるANR設定を、前記通路の少なくとも一部を介したデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更するステップと
を含む方法。
【請求項４２】
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、
前記第1のANR設定によって規定される前記フィルタブロックトポロジーの相互接続
複数のデジタルフィルタのうちの1つに対する、前記第1のセットのANR設定によって規定されるデジタルフィルタのタイプの選択
前記複数のデジタルフィルタの前記第1のANR設定によって規定されるデジタルフィルタの量
前記第1のANR設定によって規定されるフィルタ係数
および前記第1のANR設定によって規定されるデータ転送速度
のうちの少なくとも1つを変更するステップを含む、請求項41に記載の方法。
【請求項４３】
電力源から利用することができる電力の量をモニタリングするステップであって、前記電力源から利用することができる電力の量が減少すると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップをさらに含む、請求項41に記載の方法。
【請求項４４】
デジタルデータによって表される音響の特性をモニタリングするステップであって、前記特性が変化すると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップをさらに含む、請求項41に記載の方法。
【請求項４５】
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップにより、前記構成可能ANR回路によって提供されるANRの程度が小さくなり、また、前記構成可能ANR回路が前記構成可能ANR回路に結合されている電源から消費する電力が少なくなる、請求項44に記載の方法。
【請求項４６】
前記ANR回路に結合されている外部処理デバイスからの前記第2のセットのANR設定の受取りを待機するステップであって、前記外部処理デバイスから前記第2のセットのANR設定を受け取ると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが実施されるステップをさらに含む、請求項41に記載の方法。
【請求項４７】
前記ANR回路によって提供される前記ANRがフィードバックベースANRを含み、また、
少なくとも前記フィードバックベースANRに不安定性の事実が検出されると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが実施され、また、安定性を回復するために、前記変更ステップが、前記第1のANR設定によって規定されるフィルタ係数を前記第2のANR設定によって規定されるフィルタ係数に変更するステップを含む
請求項41に記載の方法。
【請求項４８】
前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択するステップが、加算ノードを前記フィルタブロックの中に組み込むステップ、および前記第1のセットのANR設定によって規定されるように前記デジタルフィルタおよび前記加算ノードの間の相互接続を構成するステップをさらに含み、それにより前記複数のデジタルフィルタのうちの少なくとも2つの出力が前記加算ノードで結合され、また、
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、前記第1のANR設定によって規定される前記フィルタブロックトポロジーの相互接続を変更するステップを含み、それにより前記加算ノードおよび前記少なくとも2つのデジタルフィルタのうちの一方が除去される
請求項41に記載の方法。
【請求項４９】
前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択するステップが、前記複数のデジタルフィルタのうちの第1のデジタルフィルタ、第2のデジタルフィルタおよび第3のデジタルフィルタの間の相互接続を構成するステップであって、前記第1のデジタルフィルタの出力が前記第2および第3のデジタルフィルタの入力に結合され、それにより前記第1、第2および第3のデジタルフィルタを通るデジタルデータの流れに分岐が形成されるステップをさらに含み、また、
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、前記第1のANR設定によって規定される前記フィルタブロックトポロジーの相互接続を変更するステップを含み、それにより前記第1および第2のデジタルフィルタから前記第3のデジタルフィルタの結合が解除される
請求項41に記載の方法。
【請求項５０】
前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択するステップが、前記複数のデジタルフィルタのうちの第1のデジタルフィルタ、第2のデジタルフィルタおよび第3のデジタルフィルタの間の相互接続を構成するステップであって、前記第1のデジタルフィルタの出力が前記第2および第3のデジタルフィルタの入力に結合され、それにより前記第1、第2および第3のデジタルフィルタを通るデジタルデータの流れに分岐が形成されるステップをさらに含み、また、
前記第1のセットのANR設定によって規定されるフィルタ係数を使用して個々の前記デジタルフィルタを構成するステップが、選択されたクロスオーバ周波数を有するクロスオーバを少なくとも前記第2および第3のデジタルフィルタが協同して形成することになる係数を使用して前記第2および第3のデジタルフィルタを構成するステップを含む
請求項41に記載の方法。
【請求項５１】
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、前記クロスオーバ周波数を変更するために前記第2および第3のデジタルフィルタのフィルタ係数を構成するステップを含む、請求項50に記載の方法。
【請求項５２】
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、複数の前記デジタルフィルタのうちの選択されたタイプのデジタルフィルタを、同じ選択されたタイプの他のデジタルフィルタに置き換えるステップであって、複数の前記デジタルフィルタのうちの前記選択されたタイプのデジタルフィルタが第1のビット幅でフィルタ係数をサポートし、かつ、動作中、第1の割合で電力を消費し、また、前記他のデジタルフィルタが前記第1のビット幅より狭い第2のビット幅で同じフィルタ係数をサポートし、かつ、動作中、前記第1の割合より小さい第2の割合で電力を消費するステップを含む、請求項41に記載の方法。
【請求項５３】
デジタルデータが前記第1のANR設定によって規定される複数の前記デジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定するステップが、デジタルデータが前記デジタルフィルタの入力にクロック入力される第1のデータ転送速度であって、前記第1のデータ転送速度で前記デジタルフィルタの出力からデジタルデータがクロック出力される第1のデータ転送速度を設定するステップを含み、また、
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、
デジタルデータが前記デジタルフィルタの出力からクロック出力される第2のデータ転送速度を設定するステップであって、前記第2のデータ転送速度が前記第1のデータ転送速度とは異なるステップと、
前記第1のデータ転送速度と第2のデータ転送速度の間で転換するための前記デジタルフィルタの係数を設定するステップと
を含む、請求項41に記載の方法。
【請求項５４】
ANR回路を備えた装置であって、前記ANR回路が、
ADCと、
DACと、
処理デバイスと、
命令シーケンスを記憶する記憶装置であって、前記命令シーケンスが前記処理デバイスによって実行されると、前記処理デバイスが、
第1のセットのANR設定によって規定される量の複数のデジタルフィルタを、前記ADCから前記DACまで延在している、ANRの提供に関連するデジタルデータが通って前記ANR回路内を流れる通路に沿って配置されたフィルタブロックの中に組み込み、
第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、前記ANR回路によってサポートされるデジタルフィルタの複数のタイプの中からデジタルフィルタ毎に選択し、
個々の前記デジタルフィルタの間の相互接続を構成することによって、前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを前記フィルタブロック内に採択し、
前記第1のセットのANR設定によって規定されるフィルタ係数を使用して個々の前記デジタルフィルタを構成し、
デジタルデータが前記第1のANR設定によって規定される複数の前記デジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定し、
前記ANR回路がANRを提供することができるよう、前記DACを介して前記ANR回路によって出力されるアナログ信号によって表される対雑音音響を引き出すためにANR回路が前記ADCを介して受け取るアナログ信号によって表される基準音響を使用して、前記ADC、前記フィルタブロックおよび前記DACを動作させ、かつ、
前記第1のセットのANR設定によって規定されるANR設定を、前記通路の少なくとも一部を介したデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更する
ことになる記憶装置と
を備えた装置。
【請求項５５】
前記複数のタイプのデジタルフィルタを画定する複数のフィルタルーチンが前記記憶装置に記憶され、
前記複数のフィルタルーチンの個々のフィルタルーチンが、前記処理デバイスによって実行されると、あるタイプのデジタルフィルタのフィルタ計算を前記処理デバイスが実施することになる命令シーケンスを含み、また、
前記処理デバイスが、さらに、
前記複数のデジタルフィルタを組み込み、また、前記第1のセットのANR設定によってデジタルフィルタ毎に規定されるデジタルフィルタのタイプに従って前記複数のフィルタルーチンから選択されるフィルタルーチンに基づいて個々のデジタルフィルタを少なくとも具体化することにより、デジタルフィルタ毎にデジタルフィルタのタイプを選択し、かつ、
前記フィルタブロックトポロジーを採択し、また、デジタルデータを前記ADC、前記デジタルフィルタおよび前記DACの間で少なくとも転送することにより、前記ADC、前記フィルタブロックおよび前記DACを動作させる
請求項54に記載の装置。
【請求項５６】
前記処理デバイスが、前記ADC、前記デジタルフィルタおよび前記DACの間でデジタルデータを直接転送する、請求項55に記載の装置。
【請求項５７】
前記処理デバイスが、DMAデバイスを動作させて、前記ADCの少なくともサブセット、前記デジタルフィルタおよび前記DACの間でデジタルデータを転送する、請求項55に記載の装置。
【請求項５８】
前記処理デバイスが、
前記第1のANR設定によって規定される前記フィルタブロックトポロジーの相互接続
前記複数のデジタルフィルタのうちの1つに対する前記第1のセットのANR設定によって規定されるデジタルフィルタのタイプの選択
前記複数のデジタルフィルタの前記第1のANR設定によって規定されるデジタルフィルタの量
前記第1のANR設定によって規定されるフィルタ係数
および前記第1のANR設定によって規定されるデータ転送速度
のうちの少なくとも1つを変更することにより、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する、請求項54に記載の装置。
【請求項５９】
前記ANR回路が、前記ANR回路に結合されている電力源から利用することができる電力の量をモニタすることができるインタフェースをさらに備え、前記処理デバイスが、さらに、
前記電力源から利用することができる電力の量をモニタし、かつ、
前記電力源から利用することができる電力の量が減少すると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する
請求項54に記載の装置。
【請求項６０】
前記処理デバイスが、さらに、
デジタルデータによって表される音響の特性をモニタし、かつ、
前記特性が変化すると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する
請求項54に記載の装置。
【請求項６１】
前記第1のセットのANR設定によって規定されるANR設定の前記第2のセットのANR設定によって規定されるANR設定への変更により、構成可能ANR回路によって提供されるANRの程度が小さくなり、また、前記構成可能ANR回路が前記構成可能ANR回路に結合されている電源から消費する電力が少なくなる、請求項60に記載の装置。
【請求項６２】
前記構成可能ANR回路によって出力される音響の予め選択された程度の品質を維持するために、前記第2のセットのANR設定のうちの少なくとも1つのANR設定を選択するステップをさらに含む、請求項61に記載の装置。
【請求項６３】
前記ANR回路の外部の外部処理デバイスをさらに備え、
前記ANR回路が、前記ANR回路を前記外部処理デバイスに結合するインタフェースをさらに備え、
前記処理デバイスが、さらに、
前記外部処理デバイスからの前記第2のセットのANR設定の受取りを待機し、かつ、
前記インタフェースを介して前記外部処理デバイスから前記第2のセットのANR設定を受け取ると、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する
請求項54に記載の装置。
【請求項６４】
前記ANR回路によって提供される前記ANRがフィードバックベースANRを含み、また、
前記処理デバイスが、さらに、
少なくとも前記フィードバックベースANRの不安定性の事実の検出を待機し、かつ、
少なくとも前記フィードバックベースANRの不安定性の事実が検出されると、安定性を回復するために、前記第1のANR設定によって規定されるフィルタ係数を前記第2のANR設定によって規定されるフィルタ係数に変更することにより、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する
請求項54に記載の装置。
【請求項６５】
前記処理デバイスが、さらに、
加算ノードを前記フィルタブロックの中に少なくとも組み込み、かつ、前記第1のセットのANR設定によって規定されるように前記デジタルフィルタおよび前記加算ノードの間の相互接続を構成することにより、前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択し、それにより前記複数のデジタルフィルタのうちの少なくとも2つの出力が前記加算ノードで結合され、また、
前記第1のANR設定によって規定される前記フィルタブロックトポロジーの相互接続を少なくとも変更することにより、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更し、それにより前記加算ノードおよび前記少なくとも2つのデジタルフィルタのうちの一方が除去される
請求項54に記載の装置。
【請求項６６】
前記処理デバイスが、さらに、
前記複数のデジタルフィルタのうちの第1のデジタルフィルタ、第2のデジタルフィルタおよび第3のデジタルフィルタの間の相互接続を少なくとも構成し、それにより前記第1のデジタルフィルタの出力を前記第2および第3のデジタルフィルタの入力に結合して、前記第1、第2および第3のデジタルフィルタを通るデジタルデータの流れに分岐を形成することにより、前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択し、また、
前記第1のANR設定によって規定される前記フィルタブロックトポロジーの相互接続を少なくとも変更し、それにより前記第1および第2のデジタルフィルタから前記第3のデジタルフィルタの結合を解除することにより、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する
請求項54に記載の装置。
【請求項６７】
前記処理デバイスが、さらに、
前記複数のデジタルフィルタのうちの第1のデジタルフィルタ、第2のデジタルフィルタおよび第3のデジタルフィルタの間の相互接続を少なくとも構成し、それにより前記第1のデジタルフィルタの出力を前記第2および第3のデジタルフィルタの入力に結合して、前記第1、第2および第3のデジタルフィルタを通るデジタルデータの流れに分岐を形成することにより、前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを採択し、また、
選択されたクロスオーバ周波数を有するクロスオーバを少なくとも前記第2および第3のデジタルフィルタが協同して形成することになる係数を使用して前記第2および第3のデジタルフィルタを少なくとも構成することにより、前記第1のセットのANR設定によって規定されるフィルタ係数を使用して個々の前記デジタルフィルタを構成する
請求項54に記載の装置。
【請求項６８】
前記処理デバイスが、さらに、前記クロスオーバ周波数を変更するために前記第2および第3のデジタルフィルタのフィルタ係数を少なくとも構成することにより、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する、請求項67に記載の装置。
【請求項６９】
前記処理デバイスが、さらに、複数の前記デジタルフィルタのうちの選択されたタイプのデジタルフィルタを、同じ選択されたタイプの他のデジタルフィルタに少なくとも置き換えることにより、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更し、複数の前記デジタルフィルタのうちの前記選択されたタイプのデジタルフィルタが第1のビット幅でフィルタ係数をサポートし、かつ、動作中、第1の割合で電力を消費し、また、前記他のデジタルフィルタが前記第1のビット幅より狭い第2のビット幅で同じフィルタ係数をサポートし、かつ、動作中、前記第1の割合より小さい第2の割合で電力を消費する、請求項54に記載の装置。
【請求項７０】
前記処理デバイスが、さらに、
デジタルデータが前記デジタルフィルタの入力にクロック入力される第1のデータ転送速度であって、前記第1のデータ転送速度で前記デジタルフィルタの出力からデジタルデータがクロック出力される第1のデータ転送速度を少なくとも設定することにより、デジタルデータが前記第1のANR設定によって規定される複数の前記デジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定し、また、
少なくとも、
デジタルデータが前記デジタルフィルタの出力からクロック出力される、前記第1のデータ転送速度とは異なる第2のデータ転送速度を設定し、かつ、
前記第1のデータ転送速度と第2のデータ転送速度の間で転換するための前記デジタルフィルタの係数を設定する
ことにより、前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更する
請求項54に記載の装置。
【請求項７１】
転換可能フィルタであって、
第1の遅延エレメントと、
前記第1の遅延エレメントに結合された第1の重み付けエレメントであって、前記転換可能フィルタが変換にゼロを導入することができるよう、前記第1の遅延エレメントと協同する第1の重み付けエレメントと、
前記第1の遅延エレメントおよび前記第1の重み付けエレメントに結合され、前記第1の遅延エレメントおよび前記第1の重み付けエレメントに電力を供給するための第1の電力導体と、
第2の遅延エレメントと、
前記第2の遅延エレメントに結合された第2の重み付けエレメントであって、前記転換可能フィルタが前記変換に極を導入することができるよう、前記第2の遅延エレメントと協同する第2の重み付けエレメントと、
前記第2の遅延エレメントおよび前記第2の重み付けエレメントに結合され、前記第2の遅延エレメントおよび前記第2の重み付けエレメントに電力を供給するための第2の電力導体であって、前記第2の電力導体を介して前記第2の遅延エレメントおよび前記第2の重み付けエレメントに電力を供給しないことによってディジタルフィルタをFIRフィルタとして動的に構成し、または、前記第2の電力導体を介して前記第2の遅延エレメントおよび前記第2の重み付けエレメントに電力を供給することによってディジタルフィルタをIIRフィルタとして動的に構成することができるよう、前記第2の遅延エレメントおよび前記第2の重み付けエレメントに電力を選択的に供給することができる第2の電力導体と
を備えた転換可能フィルタ。
【請求項７２】
前記第1の電力導体に結合された第3の遅延エレメントと、
前記第1の電力導体に結合され、かつ、前記第3の遅延エレメントに結合された第3の重み付けエレメントであって、前記転換可能フィルタが前記変換にもう1つのゼロを導入することができるよう、前記第3の遅延エレメントと協同する第3の重み付けエレメントと、
前記第2の電力導体に結合された第4の遅延エレメントと、
前記第2の電力導体に結合され、かつ、前記第4の遅延エレメントに結合された第4の重み付けエレメントであって、前記転換可能フィルタが前記変換にもう1つの極を導入することができるよう、また、前記第2の電力導体を介して前記第2および第4の遅延エレメントならびに前記第2および第4の重み付けエレメントに電力が供給されている場合には四次フィルタとして前記転換可能フィルタを動作させることができるよう、前記第4の遅延エレメントと協同する第4の重み付けエレメントと
をさらに備えた、請求項71に記載の転換可能フィルタ。
【請求項７３】
第3の遅延エレメントと、
前記第3の遅延エレメントに結合された第3の重み付けエレメントであって、前記転換可能フィルタが前記変換にもう1つのゼロを導入することができるよう、前記第3の遅延エレメントと協同する第3の重み付けエレメントと、
前記第3の遅延エレメントおよび前記第3の重み付けエレメントに結合された、前記第3の遅延エレメントおよび前記第3の重み付けエレメントに電力を供給するための第3の電力導体であって、前記第3の電力導体を介して前記第3の遅延エレメントおよび前記第3の重み付けエレメントに電力が供給されない場合のより低い次数のフィルタ、または前記第3の電力導体を介して前記第3の遅延エレメントおよび前記第3の重み付けエレメントに電力が供給される場合のより高い次数のフィルタのいずれかとして前記デジタルフィルタを動的に構成することができるよう、前記第3の遅延エレメントおよび前記第3の重み付けエレメントに電力を選択的に供給することができる第3の電力導体と
をさらに備えた、請求項71に記載の転換可能フィルタ。
【請求項７４】
前記第3の電力導体に結合された第4の遅延エレメントと、
前記第3の電力導体に結合され、かつ、前記第4の遅延エレメントに結合された第4の重み付けエレメントであって、前記第3の電力導体を介して前記第4の遅延エレメントおよび第4の重み付けエレメントに電力が供給されない場合のより低い次数のフィルタ、または前記第3の電力導体を介して前記第4の遅延エレメントおよび前記第4の重み付けエレメントに電力が供給される場合のより高い次数のフィルタのいずれかとして前記デジタルフィルタを動的に構成することができるよう、前記第4の遅延エレメントと協同する第4の重み付けエレメントと
をさらに備えた、請求項73に記載の転換可能フィルタ。
【請求項７５】
デジタルフィルタを動的に構成する方法であって、前記デジタルフィルタをデジタルフィルタの複数のタイプのうちの任意の1つとして動作させることができるよう、前記デジタルフィルタの少なくとも1つの遅延エレメントおよび少なくとも1つの重み付けエレメントに選択的に電力を供給するステップを含む方法。
【請求項７６】
前記少なくとも1つの遅延エレメントおよび前記少なくとも1つの重み付けエレメントが、協同して変換に極を導入するよう、前記デジタルフィルタ内で結合され、
前記少なくとも1つの遅延エレメントおよび前記少なくとも1つの重み付けエレメントに電力を供給するステップにより、前記デジタルフィルタをIIRフィルタとして動作させることができ、また、
前記少なくとも1つの遅延エレメントおよび前記少なくとも1つの重み付けエレメントに電力を供給しないステップにより、前記変換に極を導入することができない前記デジタルフィルタにすることができる
請求項75に記載の方法。
【請求項７７】
前記少なくとも1つの遅延エレメントおよび前記少なくとも1つの重み付けエレメントに電力を供給するステップにより、前記デジタルフィルタを四次フィルタとして動作させることができ、また、前記少なくとも1つの遅延エレメントおよび前記少なくとも1つの重み付けエレメントに電力を供給しないステップによって前記デジタルフィルタが制限され、それにより2つのタップのみを備えたFIRフィルタとして動作させることができる、請求項76に記載の方法。
【請求項７８】
協同して変換にゼロを導入するよう、前記少なくとも1つの遅延エレメントおよび前記少なくとも1つの重み付けエレメントが前記デジタルフィルタ内で結合され、
前記少なくとも1つの遅延エレメントおよび前記少なくとも1つの重み付けエレメントに電力を供給するステップにより、前記デジタルフィルタをより高い次数のFIRフィルタとして動作させることができ、また、
前記少なくとも1つの遅延エレメントおよび前記少なくとも1つの重み付けエレメントに電力を供給しないステップによって前記デジタルフィルタが制限され、それによりより低い次数のFIRフィルタとして動作させることができる
請求項75に記載の方法。
【請求項７９】
ANRをパーソナルANRデバイスのイヤピースの中に提供するための動的構成可能ANR回路を動作させる方法であって、
第1のセットのANR設定によって規定される量の複数のデジタルフィルタを、前記ANRの準備に関連するデジタルデータが通って前記ANR回路内を流れる通路に沿って配置されたフィルタブロックの中に組み込むステップと、
個々の前記デジタルフィルタの間の相互接続を構成することによって、前記第1のセットのANR設定によって規定されるフィルタブロックトポロジーを前記フィルタブロック内に採択するステップと、
第1のセットのANR設定によって規定されるデジタルフィルタのタイプを、前記ANR回路によってサポートされるデジタルフィルタの複数のタイプの中からデジタルフィルタ毎に選択するステップと、
個々のデジタルフィルタをデジタルフィルタ毎に規定されるタイプのデジタルフィルタとして動作させることができるように構成するために、個々のデジタルフィルタの電力導体を構成するステップと
を含む方法。
【請求項８０】
前記第1のセットのANR設定によって規定されるフィルタ係数を使用して前記デジタルフィルタの各々を構成するステップと、
デジタルデータが前記第1のANR設定によって規定される複数の前記デジタルフィルタのうちの少なくとも1つを通って流れるデータ転送速度を設定するステップと
をさらに含む、請求項79に記載の方法。
【請求項８１】
前記ANR回路をイネーブルして前記イヤピースの中にANRを提供するために前記フィルタブロックを動作させるステップと、
前記第1のセットのANR設定によって規定されるANR設定を、前記通路の少なくとも一部を介したデジタルデータの転送と同期して、第2のセットのANR設定によって規定されるANR設定に変更するステップと
をさらに含む、請求項80に記載の方法。
【請求項８２】
前記第1のセットのANR設定によって規定されるANR設定を前記第2のセットのANR設定によって規定されるANR設定に変更するステップが、
前記第1のANR設定によって規定される前記フィルタブロックトポロジーの相互接続を変更するステップと、
複数の前記デジタルフィルタのうちの1つに対する前記第1のセットのANR設定によって規定されるデジタルフィルタのタイプの選択を変更するステップであって、デジタルフィルタのタイプの選択を変更するステップが、前記複数のデジタルフィルタのうちの1つのデジタルフィルタの電力導体を構成するステップであって、そのデジタルフィルタのための電力導体が既に構成されているその前のタイプのデジタルフィルタとは異なるタイプのデジタルフィルタとして動作させることができるようにそのデジタルフィルタを構成するステップを含むステップと、
前記複数のデジタルフィルタの前記第1のANR設定によって規定されるデジタルフィルタの量を変更するステップと、
前記第1のANR設定によって規定されるフィルタ係数を変更するステップと、
前記第1のANR設定によって規定されるデータ転送速度を変更するステップ
のうちの少なくとも1つを含む、請求項81に記載の方法。

【図１】

【図２ａ】

【図２ｂ】

【図２ｃ】

【図２ｄ】

【図２ｅ】

【図２ｆ】

【図３ａ】


【図３ｂ】

【図４ａ】

【図４ｂ】

【図４ｃ】

【図４ｄ】

【図４ｅ】

【図４ｆ】

【図４ｇ】

【図５ａ】

【図５ｂ】

【図５ｃ】

【図５ｄ】

【図５ｅ】

【図６ａ】

【図６ｂ】

【図６ｃ】

【図７ａ】

【図７ｂ】

【図８】

【図９ａ】

【図９ｂ】

【図１０ａ】

【図１０ｂ】

【図１１ａ】

【図１１ｂ】

【図１２】

【公表番号】特表２０１２−５２５７７９（Ｐ２０１２−５２５７７９Ａ）
【公表日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１２−５０８５７７（Ｐ２０１２−５０８５７７）
【出願日】平成２２年４月２７日（２０１０．４．２７）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０３２４８６
【国際公開番号】ＷＯ２０１０／１２９２４１
【国際公開日】平成２２年１１月１１日（２０１０．１１．１１）
【出願人】（５９１００９５０９）ボーズ・コーポレーション (121)
【氏名又は名称原語表記】ＢＯＳＥ　ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】