半導体基板製造方法
【課題】処理を簡略化して製造時間を短縮し、製造コストを削減することが可能な半導体基板製造方法を提供する。
【解決手段】超厚基板１にビア１１を形成する。ビア１１の側壁に絶縁層としての熱酸化膜２を形成する。熱酸化膜２に対して、超臨界二酸化炭素成膜により、銅（Ｃｕ）シード層３を形成する。マルチワイヤーソー等により、超厚基板１を２００μｍにスライスし、薄ウェハ５を得る。このとき時間差手法や、サポート樹脂を採用できる。薄ウェハ５に対してウェハ基板サポータを装着して研磨する。
【解決手段】超厚基板１にビア１１を形成する。ビア１１の側壁に絶縁層としての熱酸化膜２を形成する。熱酸化膜２に対して、超臨界二酸化炭素成膜により、銅（Ｃｕ）シード層３を形成する。マルチワイヤーソー等により、超厚基板１を２００μｍにスライスし、薄ウェハ５を得る。このとき時間差手法や、サポート樹脂を採用できる。薄ウェハ５に対してウェハ基板サポータを装着して研磨する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板製造方法に関し、特に、複数の半導体素子の三次元集積を目的としたインターポーザ基板の製造方法に関する。
【背景技術】
【０００２】
複数の半導体デバイスを一つのパッケージ内に混載するシステムインパッケージ（ＳｉＰ）や、複数の半導体デバイスを積層するシステムオンチップ（ＳｏＣ）や、複数のパッケージを積層するパッケージオンパッケージ（ＰｏＰ）などでは、各素子間、もしくはパッケージ間を電気的に接続する必要がある。
【０００３】
これらの混載素子を構成する各素子は、それぞれの設計基準に従ってデザインされているため、特にバンプなどの外部との電気的接続用の端子配置は揃っていないことが多い。各素子の端子配置の違いを吸収し、一つのパッケージ、あるいはチップとして機能させるために、インターポーザと呼ばれる基板を介して各素子を電気的に接続することがある。
【０００４】
従来、インターポーザにおいては、樹脂基板やセラミック基板が用いられてきた。近年では、搭載する半導体素子の高性能化が進んでおり、より高速の動作が、またより繊細な配線への対応が求められるようになっている。そこで、インターポーザ基板として、シリコンなどの半導体基板が必要とされている。
【０００５】
シリコンを用いたインターポーザ基板は、半導体プロセスを用いた微細配線の形成、高速動作への対応、また高い熱伝導性を有するため放熱性が高い、搭載素子・基板ともシリコンであるので熱膨張差が小さい、など、従来の樹脂やセラミックを用いた基板と比較して、デバイスの高集積化、高性能化、高信頼性化が実現できる。
【０００６】
しかしながら、シリコンを採用したインターポーザの製造においては、シリコンウェハ一枚一枚に対して貫通孔を形成する必要があり、特に深堀り反応性イオンエッチング（Deep Reactive Ion Etching：DRIE） を利用して貫通孔を形成する場合、更にウェハ一枚一枚についてレジストのパターニングとエッチングを行う必要がある。加えて、形成したウェハ一枚一枚について、絶縁層の形成、メタライズ処理、および再配線形成を行うこととなるため、必要な行程時間は流動するウェハの枚数に比例し、結果として、製造に要する時間が長くなるという課題があった。
【０００７】
ところで、図６は、従来において、マルチワイヤーソーを用いて、一本のシリコンインゴット１００から複数枚のウェハを同時に切り出す処理を模式化するものであるが、シリコンウェハ１０１は、ハンドリングのためにある程度厚さを確保する必要があり、その厚さは、図６に示すように、一般的に６００〜８００μｍであり、標準的には、８インチウェハで７２５μｍであり、１２インチウェハで７７５μｍである。
【０００８】
ところが、このようにして切り出しで得られたシリコンウェハ１０１をインターポーザとして使用する場合には、５００μｍ以下の厚さまで研磨することは頻繁であり、用途により極薄基板が必要な場合は３００μｍ程度まで研磨することもある。すなわち、図６の点線に示すように、高価なシリコンウェハの多くを廃棄する結果となり、時には半分以上が廃棄され、コストが無駄に増大しているという課題があった。
【０００９】
ところで、特許文献１には、いわゆる金太郎飴方式で基板をスライスして再現よく複合材を形成する概念が開示されているが、そのスライスの方法を初めとしてその詳細は何ら開示されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−０１６７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は上述のような事情から為されたものであり、本発明の目的は、処理を簡略化して製造時間を短縮できる半導体基板製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、請求項１に記載の半導体基板製造方法は、超厚基板又はインゴットの一方の主面から他方の主面に向けて微細孔を形成する工程と、前記一方の主面と前記他方の主面との間において、前記微細孔に対して横断的に、前記超厚基板又はインゴットを切断して複数の貫通孔基板を形成する工程と、各貫通孔基板の貫通孔に導電物を導入して貫通配線を形成する工程と、各貫通孔基板を研磨する工程と、を備えることを特徴とする。
【００１３】
請求項２に記載の半導体基板製造方法は、超厚基板又はインゴットの一方の主面から他方の主面に向けて微細孔を形成する工程と、前記微細孔に導電物を導入して配線を形成する工程と、前記一方の主面と前記他方の主面との間において、前記微細孔に対して横断的に、前記超厚基板又はインゴットを前記配線と共に切断して複数の貫通配線基板を形成する工程と、各貫通配線基板を研磨する工程と、を備えることを特徴とする。
【００１４】
請求項３に記載の半導体基板製造方法は、請求項１又は２において、前記超厚基板又はインゴットを切断する際に、一枚一枚時間差をつけて順次切断することを特徴とする。
【００１５】
請求項４に記載の半導体基板製造方法は、請求項１又は２において、前記超厚基板又はインゴットの外周部をサポート樹脂で覆った後、前記切断を行うことを特徴とする。
【００１６】
請求項５に記載の半導体基板製造方法は、請求項１又は２において、前記超厚基板又はインゴットを切断し始めた後に、その外周部をサポート樹脂で覆うことを特徴とする。
【００１７】
請求項６に記載の半導体基板製造方法は、請求項１又は２において、前記研磨の工程の前に、前記基板にウェハ基板サポータを装着する工程を更に備えることを特徴とする。
【００１８】
請求項７に記載の半導体基板製造方法は、請求項１又は２において、前記微細孔を形成する工程の後に、前記微細孔の側壁に酸化膜を形成する工程を更に備えることを特徴とする。
【発明の効果】
【００１９】
請求項１および２に記載の半導体基板製造方法によれば、超厚基板又はインゴットの状態において一括して貫通孔を形成した後、薄板化を図ることにより、従来のようにウェハ一枚一枚に対して貫通孔を形成する必要が無くなるので、処理が簡略化され製造時間の短縮を著しく図ることが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体基板製造方法の一実施形態の手順を示す流れ図。
【図２】図１に続く手順を示す流れ図。
【図３】時差切削による切断方法を説明するための図。
【図４】外周部を樹脂で固めてからの切断する一手法を説明するための図。
【図５】外周部を樹脂で固めてからの切断する他の一手法を説明するための図。
【図６】従来における、シリコンインゴットから複数枚のウェハを同時に切り出す処理を示す図。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図１および２は、本発明の半導体基板製造方法の一実施形態の手順を示す流れ図である。以下では、超厚基板１がシリコン超厚ウェハからなる場合について詳細に述べるが、超厚基板１はシリコンに限定されるものではなく、例えば、ゲルマニウム、ガリウム砒素などの化合物半導体、ガラス、石英、セラミックス、樹脂など各種材料としても構わない。
【００２２】
図１を参照して、まず、超厚基板としてシリコン超厚ウェハ１を用意し、形成すべきビア（貫通孔）の径、深さ、数に応じてレーザーエッチング、ＤＲＩＥ等により、ビア１１を形成する［図１（ａ）］。なお、シリコン超厚ウェハ１の厚さは、必要なインターポーザ厚さと切り代、切削後の研磨量と製造枚数を考慮して任意に決定できる。また、このときの貫通孔形成は、後述のビアフィル処理と同様、通常のウェハに対するものよりもアスペクト比が大きくなる点を考慮する必要がある。また、その外径は、後述の薄板化を考慮すると、小径であるほど取扱いが容易となる。しかしながら、小径であるほど採取可能なチップ数が限られるため、大径のウェハを採用し、後述のウェハサポートシステムを導入することが好適である。なお、図１（ａ）においては、シリコン超厚ウェハ１の厚さ方向について貫通させず、一部共通に残しているが、必要に応じて、全体に完全に貫通させてもよい。
【００２３】
次に、図１（ｂ）に示すように、熱酸化により、ビア１１の側壁に絶縁層としての熱酸化膜２を形成する。なお、このビア１１の側壁への熱酸化膜２の形成は、例えば、１０００℃でのパイロジェニック酸化（酸素と水素の混合雰囲気）によって行う。また、このとき、ビア１１の側壁のスキャロップや荒れ、デブリを軽減する目的で、一旦熱酸化膜を形成し、ウェットエッチングで当該酸化膜を除去（犠牲層酸化とエッチング）した後、再度の熱酸化膜形成を必要回数行ってもよい。
【００２４】
以降のビア１１内のメタライズ処理工程は、図１に示すように、２つの択一的な処理手順が考えられる。一方は、スライスした後にビアフィル処理工程を行う方法であり、他方は、超厚ウェハの状態でビアフィルまで行う方法である。以下、順に双方の説明を行う。
【００２５】
そこで、まず、スライスした後にビアフィルを行う方法の製造手順では、次に、図１（ｃ１）に示すように、上述のように形成した熱酸化膜２に対して、超臨界二酸化炭素成膜により、銅（Ｃｕ）シード層３を形成する。なお、超臨界二酸化炭素成膜の代わりに、有機金属化学気相蒸着法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）、 スパッタ又は無電解メッキによる手法でもよい。また、銅の代わりに、マンガン（Ｍｎ）やチタニウム（Ｔｉ）でもよい。
【００２６】
なお、銅（Ｃｕ）を充填する場合、使用条件によっては、銅がイオン化して絶縁膜やシリコン中に電界ドリフトしてしまい、特性に影響を及ぼす場合がある。また、酸化シリコン（ＳｉＯ２ ）側壁に、銅は一般的に密着しにくいことが知られている。これを解消するために、バリアメタルを敷設することが可能である。バリアメタルとしては、タンタル（Ｔａ）、チタニウム（Ｔｉ）、およびその窒化膜、銅マンガン（Ｃｕ−Ｍｎ）の固溶体や、ルテニウム（Ｒｕ）やコバルト（Ｃｏ）などの金属が使用できる。
【００２７】
次に、図１（ｄ１）に示すように、ワイヤーソーにより、シリコン超厚ウェハ１を２００μｍにスライスする。
以下、本発明によるスライスの方法を詳細に説明する。なお、後述もするが、基本的にスライスの方法は、超厚ウェハの状態でビアフィルまで行う方法でも同じである。
本発明の製造方法におけるウェハのスライスは、従来よりも薄いスライスであるので、その点以下のように工夫している。なお、そのスライス幅は、その後の処理の研磨、例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ） や、切削後のハンドリングなどを考慮して決定される。
【００２８】
すなわち、通常のウェハスライスにおいては、マルチワイヤーソーやマルチブレードソーを用い、一本のシリコンインゴットから複数枚のウェハを同時に切り出している。しかしながら、この方法では、複数枚のウェハが同時に切り離されるため、同じ手法を薄ウェハに適用した場合、切り離した瞬間に薄いウェハ同士が接触し、破損してしまうおそれがある。
【００２９】
これを回避する一つの手法として、一枚ずつスライスすることが考えられる。しかしながら、このように一枚ずつスライスする場合、スライスに要する時間もタクトタイムとして組み込まれてしまう。つまり、スライスする枚数が増大すると、それに応じてタクトタイムが増大してしまう。従って、本発明の製造方法においては、例えば、以下の二つの手法により、シリコン超厚ウェハ１を切断（スライス）する。
【００３０】
（１）時差切削による切断手法
図３は、時差切削による切断手法を説明するための図である。
時差切削の要点は、図３の左上に示すように、シリコン超厚ウェハ１を、時間差をつけて順次スライスすることにある。なお、同図においては、マルチワイヤーソー４を採用した場合を示しているが、これに限られることはなく、マルチブレードソーやダイシング等を採用してもよい。
【００３１】
図３に示す方法では、切り離されるウェハは一枚単位である。そこで、薄ウェハ５は、切り離される直前に吸着チャック６等でピックアップされるか、一枚一枚切り離された後にコンベア７などの搬送装置で受け取られる。このように、一枚ごとに取り扱うことで薄ウェハ５同士の接触を最小限にし、なおかつ時差を設けつつ並行して複数枚をスライスするので、ウェハ切削に要する時間の増大は、一枚のスライスが終了した後に次をスライスする場合に比べて回避される。
【００３２】
図３においては、中央の上段に、完全に切り離す前に吸着チャック６によりピックアップを行う場合が示されており、中央の下段に、切り離した後に薄ウェハ５を搬送用のコンベア７で受け、枚葉搬送を行う場合が示されている。
なお、切り離し後の薄ウェハ５を、コンベア７ではなく、スリット状の治具で受けたり、また吸着チャック６ではなく、物理的に挟むタイプのハピッカーで搬送してもよい。更に、可能であれば吸着チャック６の代わりに、スライスして切り離すたびに、ウェハサポータ（後述する）を、薄ウェハ５に貼着しても良い。また、これらの手法を組み合わせてもよい。
【００３３】
ウェハスライス後は、図３の右側に示すように、必要であれば切削屑の洗浄と乾燥を行う。
ところで、スライスで得られた薄ウェハ５は、そのままハンドリングすると、ねじれや機械的な衝撃で、容易に破損してしまう。特にスライス直後は、デブリ（切削による表面荒れ）により、小さな衝撃でも破損してしまうことがある。そのため薄ウェハ５の搬送では、ウェハサポートシステムと呼ばれる一時的なウェハ保持用ガラス基板（ウェハ基板サポータ）８を接着剤で貼りつけ、用済み後に剥がす方法が一般的である。つまり、薄ウェハ５を切り出してウェハ基板サポータ８で保持しておけば、通常厚さのウェハではなくても、以後の工程の流動が容易になる。なお、スライスの前に高温プロセス（熱酸化膜形成）は終了しているので、ウェハ基板サポータ８を利用した状態での高温プロセスは回避される。
【００３４】
但し、ウェハ基板サポータ８を装着するウェハサポートシステムの採用は任意であり、単独でハンドリング可能な厚さにスライスするときは、必ずしも必要ではない。また、その導入コストが、本発明のスライスの方法により削減できるシリコンのコストを上回る場合には、環境への影響などを総合的に判断し、最適な方法を選択するものとする。
【００３５】
（２）外周部を樹脂で固めてからの切断
図４および５は、外周部を樹脂で固めてからの切断手法を説明するための図である。
まず、図４に示した手法においては、シリコン超厚ウェハ１を切断（スライス）する前に、予め、シリコン超厚ウェハ１の外周部をサポート樹脂９等で保護しておく。このように外周部全体を保護した後、マルチワイヤーソー４によりスライスを行う。このように、スライス前にサポート樹脂９等で保護しておけば、スライス後の薄ウェハ５のピックアップ処理が容易になると共に、ウェハ外周部からの破損を抑制することが可能となる。
【００３６】
なお、図４においては、マルチワイヤーソー４による従来からのスライスを行う場合を示したが、これに限られることはなく、図３で説明したような、時差式スライスの手法を併用してもよい。この時差式スライスの手法を採用すると、スライス時のみならず、特に、コンベア７で受ける際や、吸着等でピックアップを行う際に、ウェハ外周部からの破損を抑制することが可能であるため、より好適である。
【００３７】
また、図５は、サポート樹脂を用いた他の手法であるが、総じて、切り始めた後にサポート樹脂９で固める手法である。すなわち、図５（ａ）に示すように、通常のマルチワイヤーソー４で超厚ウェハ１を切り始めた後、図５（ｂ）に示すように、外周部をサポート樹脂９で固め始める。かかる切断手法によれば、図５（ｃ）に示すように、超厚ウェハ１とサポート樹脂９をすべて切り抜けた後、サポート樹脂９の上部９１に未切断の部分が残り、この部分が、スライスした超厚ウェハ１全体を保持することが可能となる。その後必要に応じて切り屑の洗浄（但し、洗浄はピックアップ後でも良い）と１枚、もしくは複数枚まとめてピックアップを行い、その後のプロセスを行う。
【００３８】
上述のような各種特徴的手法により切断が終了すると、図１に戻り、次に、スライスして得られた薄ウェハ５の両面を、研磨およびＣＭＰにより平坦化する。この研磨およびＣＭＰ時にも、必要に応じて、前述のウェハサポートシステムを利用する。次に、図１（ｅ１）に示すように、ビアフィルめっき処理を行う。これにより、ビアフィル（ＶＦ）が薄ウェハ５に形成される。
【００３９】
ここで、図２に移行する。なお、図２においては、図１（ｅ１）の処理で得られたウェハを部分的に拡大して示している。そこで、引き続き、図２（ａ）に示すように、サポート基板１０を貼り付け、同図（ｂ）に示すように、サポート基板１０を貼り付けた側とは反対の側に、絶縁膜（ＳｉＯ２ −ＣＶＤ）２０を形成し、同図（ｃ）に示すように、ビア１１の部分に開口を設ける。
【００４０】
次に、図２（ｄ）に示すように、再配線３０を形成し、更に同図（ｅ）に示すように、反対側再配線４０を形成する。最後に表側の再配線３０の層を保護膜５０で覆う。更には、図示はしていないが、バンプを形成する。
【００４１】
次に、図１（ｃ２）に戻り、超厚ウェハの状態でビアフィルまで行う方法の場合を以下説明する。
超厚ウェハの状態でビアフィルまで行う方法の場合、図１（ｂ）でのビア１１の側壁への熱酸化膜２の形成の後、同図（ｃ２）において、ＭＯＣＶＤによるポリシリコン（ｐｏｌｙ−Ｓｉ）やタングステン（Ｗ）のビアフィルや、金錫（ＡｕＳｎ）などの比較的融点の低い金属を用いた溶融金属注入を行う。これにより、ビアフィル（ＶＦ）がシリコン超厚ウェハ（超厚基板）１に形成される。
【００４２】
次に、図１（ｄ２）において、ビアフィル（ＶＦ）が形成されたシリコン超厚ウェハ（超厚基板）１のスライスを行う。これにより、ビアフィル（ＶＦ）が形成された薄ウェハ５が得られる。このときのスライスの手法は、スライスした後にビアフィル処理工程を行う方法［図１（ｃ１）〜（ｅ１）］における、前述の特徴的なスライスの手法と同じ手法が採用できる。
次に、図１（ｅ２）において、スライスして得られた薄ウェハ５の両面を、研磨およびＣＭＰにより平坦化する。
以降は、スライスした後にビアフィル処理工程を行う方法と同様、図２に示した処理工程を順次行う。
【００４３】
以上のように、本発明の半導体基板製造方法の上述の実施形態においては、少なくとも、貫通孔（ビア１１）の形成とその側壁に対する熱酸化膜２の形成を、スライス前のシリコン超厚ウェハ１に対して一括的に行ってしまうので、インターポーザの製造工程時間の大幅な削減になって効率化が図られ、ひいてはコストの削減につながる。また、「スライスした後にビアフィル処理工程を行う方法」においては、更に、銅シード層３の形成までも一括して行い、一方、「超厚ウェハの状態でビアフィルまで行う方法」においては、更に、ビアフィルまでも一括して行うため、更なる効果がある。
【００４４】
また、本発明の半導体基板製造方法の上述の実施形態においては、特徴的な方法により、最小限の薄さでウェハスライスを実行しているので、ウェハスライス後の表面のデブリの除去を目的とした研磨による廃棄を除き、シリコンの無駄な廃棄を最小限にできる。なお、スライス後にウェハ基板サポータ８を採用すれば、薄くすることによる破損の危険性を抑えることができるので、より実効性がある。
【００４５】
なお、これまで説明したように、本発明の製造方法は、半導体素子搭載用のインターポーザ基板の製造に好適なものであるが、これに限られることはなく、例えば、ビアファーストのスルーシリコンビアを有するデバイスウェハの製造にも応用できるものである。
【産業上の利用可能性】
【００４６】
本発明は、複数の半導体素子の三次元集積を目的としたインターポーザ基板の製造に適用できる。
【符号の説明】
【００４７】
１ 超厚基板、１１ ビア（貫通孔）、２ 熱酸化膜、３ 銅シード層、４ マルチワイヤーソー、５ 薄ウェハ、６ 吸着チャック、７ コンベア、８ ウェハ基板サポータ、９ サポート樹脂、１０ サポート基板、２０ 絶縁膜、３０、４０ 再配線、５０ 保護膜。
【技術分野】
【０００１】
本発明は、半導体基板製造方法に関し、特に、複数の半導体素子の三次元集積を目的としたインターポーザ基板の製造方法に関する。
【背景技術】
【０００２】
複数の半導体デバイスを一つのパッケージ内に混載するシステムインパッケージ（ＳｉＰ）や、複数の半導体デバイスを積層するシステムオンチップ（ＳｏＣ）や、複数のパッケージを積層するパッケージオンパッケージ（ＰｏＰ）などでは、各素子間、もしくはパッケージ間を電気的に接続する必要がある。
【０００３】
これらの混載素子を構成する各素子は、それぞれの設計基準に従ってデザインされているため、特にバンプなどの外部との電気的接続用の端子配置は揃っていないことが多い。各素子の端子配置の違いを吸収し、一つのパッケージ、あるいはチップとして機能させるために、インターポーザと呼ばれる基板を介して各素子を電気的に接続することがある。
【０００４】
従来、インターポーザにおいては、樹脂基板やセラミック基板が用いられてきた。近年では、搭載する半導体素子の高性能化が進んでおり、より高速の動作が、またより繊細な配線への対応が求められるようになっている。そこで、インターポーザ基板として、シリコンなどの半導体基板が必要とされている。
【０００５】
シリコンを用いたインターポーザ基板は、半導体プロセスを用いた微細配線の形成、高速動作への対応、また高い熱伝導性を有するため放熱性が高い、搭載素子・基板ともシリコンであるので熱膨張差が小さい、など、従来の樹脂やセラミックを用いた基板と比較して、デバイスの高集積化、高性能化、高信頼性化が実現できる。
【０００６】
しかしながら、シリコンを採用したインターポーザの製造においては、シリコンウェハ一枚一枚に対して貫通孔を形成する必要があり、特に深堀り反応性イオンエッチング（Deep Reactive Ion Etching：DRIE） を利用して貫通孔を形成する場合、更にウェハ一枚一枚についてレジストのパターニングとエッチングを行う必要がある。加えて、形成したウェハ一枚一枚について、絶縁層の形成、メタライズ処理、および再配線形成を行うこととなるため、必要な行程時間は流動するウェハの枚数に比例し、結果として、製造に要する時間が長くなるという課題があった。
【０００７】
ところで、図６は、従来において、マルチワイヤーソーを用いて、一本のシリコンインゴット１００から複数枚のウェハを同時に切り出す処理を模式化するものであるが、シリコンウェハ１０１は、ハンドリングのためにある程度厚さを確保する必要があり、その厚さは、図６に示すように、一般的に６００〜８００μｍであり、標準的には、８インチウェハで７２５μｍであり、１２インチウェハで７７５μｍである。
【０００８】
ところが、このようにして切り出しで得られたシリコンウェハ１０１をインターポーザとして使用する場合には、５００μｍ以下の厚さまで研磨することは頻繁であり、用途により極薄基板が必要な場合は３００μｍ程度まで研磨することもある。すなわち、図６の点線に示すように、高価なシリコンウェハの多くを廃棄する結果となり、時には半分以上が廃棄され、コストが無駄に増大しているという課題があった。
【０００９】
ところで、特許文献１には、いわゆる金太郎飴方式で基板をスライスして再現よく複合材を形成する概念が開示されているが、そのスライスの方法を初めとしてその詳細は何ら開示されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−０１６７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は上述のような事情から為されたものであり、本発明の目的は、処理を簡略化して製造時間を短縮できる半導体基板製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、請求項１に記載の半導体基板製造方法は、超厚基板又はインゴットの一方の主面から他方の主面に向けて微細孔を形成する工程と、前記一方の主面と前記他方の主面との間において、前記微細孔に対して横断的に、前記超厚基板又はインゴットを切断して複数の貫通孔基板を形成する工程と、各貫通孔基板の貫通孔に導電物を導入して貫通配線を形成する工程と、各貫通孔基板を研磨する工程と、を備えることを特徴とする。
【００１３】
請求項２に記載の半導体基板製造方法は、超厚基板又はインゴットの一方の主面から他方の主面に向けて微細孔を形成する工程と、前記微細孔に導電物を導入して配線を形成する工程と、前記一方の主面と前記他方の主面との間において、前記微細孔に対して横断的に、前記超厚基板又はインゴットを前記配線と共に切断して複数の貫通配線基板を形成する工程と、各貫通配線基板を研磨する工程と、を備えることを特徴とする。
【００１４】
請求項３に記載の半導体基板製造方法は、請求項１又は２において、前記超厚基板又はインゴットを切断する際に、一枚一枚時間差をつけて順次切断することを特徴とする。
【００１５】
請求項４に記載の半導体基板製造方法は、請求項１又は２において、前記超厚基板又はインゴットの外周部をサポート樹脂で覆った後、前記切断を行うことを特徴とする。
【００１６】
請求項５に記載の半導体基板製造方法は、請求項１又は２において、前記超厚基板又はインゴットを切断し始めた後に、その外周部をサポート樹脂で覆うことを特徴とする。
【００１７】
請求項６に記載の半導体基板製造方法は、請求項１又は２において、前記研磨の工程の前に、前記基板にウェハ基板サポータを装着する工程を更に備えることを特徴とする。
【００１８】
請求項７に記載の半導体基板製造方法は、請求項１又は２において、前記微細孔を形成する工程の後に、前記微細孔の側壁に酸化膜を形成する工程を更に備えることを特徴とする。
【発明の効果】
【００１９】
請求項１および２に記載の半導体基板製造方法によれば、超厚基板又はインゴットの状態において一括して貫通孔を形成した後、薄板化を図ることにより、従来のようにウェハ一枚一枚に対して貫通孔を形成する必要が無くなるので、処理が簡略化され製造時間の短縮を著しく図ることが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体基板製造方法の一実施形態の手順を示す流れ図。
【図２】図１に続く手順を示す流れ図。
【図３】時差切削による切断方法を説明するための図。
【図４】外周部を樹脂で固めてからの切断する一手法を説明するための図。
【図５】外周部を樹脂で固めてからの切断する他の一手法を説明するための図。
【図６】従来における、シリコンインゴットから複数枚のウェハを同時に切り出す処理を示す図。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図１および２は、本発明の半導体基板製造方法の一実施形態の手順を示す流れ図である。以下では、超厚基板１がシリコン超厚ウェハからなる場合について詳細に述べるが、超厚基板１はシリコンに限定されるものではなく、例えば、ゲルマニウム、ガリウム砒素などの化合物半導体、ガラス、石英、セラミックス、樹脂など各種材料としても構わない。
【００２２】
図１を参照して、まず、超厚基板としてシリコン超厚ウェハ１を用意し、形成すべきビア（貫通孔）の径、深さ、数に応じてレーザーエッチング、ＤＲＩＥ等により、ビア１１を形成する［図１（ａ）］。なお、シリコン超厚ウェハ１の厚さは、必要なインターポーザ厚さと切り代、切削後の研磨量と製造枚数を考慮して任意に決定できる。また、このときの貫通孔形成は、後述のビアフィル処理と同様、通常のウェハに対するものよりもアスペクト比が大きくなる点を考慮する必要がある。また、その外径は、後述の薄板化を考慮すると、小径であるほど取扱いが容易となる。しかしながら、小径であるほど採取可能なチップ数が限られるため、大径のウェハを採用し、後述のウェハサポートシステムを導入することが好適である。なお、図１（ａ）においては、シリコン超厚ウェハ１の厚さ方向について貫通させず、一部共通に残しているが、必要に応じて、全体に完全に貫通させてもよい。
【００２３】
次に、図１（ｂ）に示すように、熱酸化により、ビア１１の側壁に絶縁層としての熱酸化膜２を形成する。なお、このビア１１の側壁への熱酸化膜２の形成は、例えば、１０００℃でのパイロジェニック酸化（酸素と水素の混合雰囲気）によって行う。また、このとき、ビア１１の側壁のスキャロップや荒れ、デブリを軽減する目的で、一旦熱酸化膜を形成し、ウェットエッチングで当該酸化膜を除去（犠牲層酸化とエッチング）した後、再度の熱酸化膜形成を必要回数行ってもよい。
【００２４】
以降のビア１１内のメタライズ処理工程は、図１に示すように、２つの択一的な処理手順が考えられる。一方は、スライスした後にビアフィル処理工程を行う方法であり、他方は、超厚ウェハの状態でビアフィルまで行う方法である。以下、順に双方の説明を行う。
【００２５】
そこで、まず、スライスした後にビアフィルを行う方法の製造手順では、次に、図１（ｃ１）に示すように、上述のように形成した熱酸化膜２に対して、超臨界二酸化炭素成膜により、銅（Ｃｕ）シード層３を形成する。なお、超臨界二酸化炭素成膜の代わりに、有機金属化学気相蒸着法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）、 スパッタ又は無電解メッキによる手法でもよい。また、銅の代わりに、マンガン（Ｍｎ）やチタニウム（Ｔｉ）でもよい。
【００２６】
なお、銅（Ｃｕ）を充填する場合、使用条件によっては、銅がイオン化して絶縁膜やシリコン中に電界ドリフトしてしまい、特性に影響を及ぼす場合がある。また、酸化シリコン（ＳｉＯ２ ）側壁に、銅は一般的に密着しにくいことが知られている。これを解消するために、バリアメタルを敷設することが可能である。バリアメタルとしては、タンタル（Ｔａ）、チタニウム（Ｔｉ）、およびその窒化膜、銅マンガン（Ｃｕ−Ｍｎ）の固溶体や、ルテニウム（Ｒｕ）やコバルト（Ｃｏ）などの金属が使用できる。
【００２７】
次に、図１（ｄ１）に示すように、ワイヤーソーにより、シリコン超厚ウェハ１を２００μｍにスライスする。
以下、本発明によるスライスの方法を詳細に説明する。なお、後述もするが、基本的にスライスの方法は、超厚ウェハの状態でビアフィルまで行う方法でも同じである。
本発明の製造方法におけるウェハのスライスは、従来よりも薄いスライスであるので、その点以下のように工夫している。なお、そのスライス幅は、その後の処理の研磨、例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ） や、切削後のハンドリングなどを考慮して決定される。
【００２８】
すなわち、通常のウェハスライスにおいては、マルチワイヤーソーやマルチブレードソーを用い、一本のシリコンインゴットから複数枚のウェハを同時に切り出している。しかしながら、この方法では、複数枚のウェハが同時に切り離されるため、同じ手法を薄ウェハに適用した場合、切り離した瞬間に薄いウェハ同士が接触し、破損してしまうおそれがある。
【００２９】
これを回避する一つの手法として、一枚ずつスライスすることが考えられる。しかしながら、このように一枚ずつスライスする場合、スライスに要する時間もタクトタイムとして組み込まれてしまう。つまり、スライスする枚数が増大すると、それに応じてタクトタイムが増大してしまう。従って、本発明の製造方法においては、例えば、以下の二つの手法により、シリコン超厚ウェハ１を切断（スライス）する。
【００３０】
（１）時差切削による切断手法
図３は、時差切削による切断手法を説明するための図である。
時差切削の要点は、図３の左上に示すように、シリコン超厚ウェハ１を、時間差をつけて順次スライスすることにある。なお、同図においては、マルチワイヤーソー４を採用した場合を示しているが、これに限られることはなく、マルチブレードソーやダイシング等を採用してもよい。
【００３１】
図３に示す方法では、切り離されるウェハは一枚単位である。そこで、薄ウェハ５は、切り離される直前に吸着チャック６等でピックアップされるか、一枚一枚切り離された後にコンベア７などの搬送装置で受け取られる。このように、一枚ごとに取り扱うことで薄ウェハ５同士の接触を最小限にし、なおかつ時差を設けつつ並行して複数枚をスライスするので、ウェハ切削に要する時間の増大は、一枚のスライスが終了した後に次をスライスする場合に比べて回避される。
【００３２】
図３においては、中央の上段に、完全に切り離す前に吸着チャック６によりピックアップを行う場合が示されており、中央の下段に、切り離した後に薄ウェハ５を搬送用のコンベア７で受け、枚葉搬送を行う場合が示されている。
なお、切り離し後の薄ウェハ５を、コンベア７ではなく、スリット状の治具で受けたり、また吸着チャック６ではなく、物理的に挟むタイプのハピッカーで搬送してもよい。更に、可能であれば吸着チャック６の代わりに、スライスして切り離すたびに、ウェハサポータ（後述する）を、薄ウェハ５に貼着しても良い。また、これらの手法を組み合わせてもよい。
【００３３】
ウェハスライス後は、図３の右側に示すように、必要であれば切削屑の洗浄と乾燥を行う。
ところで、スライスで得られた薄ウェハ５は、そのままハンドリングすると、ねじれや機械的な衝撃で、容易に破損してしまう。特にスライス直後は、デブリ（切削による表面荒れ）により、小さな衝撃でも破損してしまうことがある。そのため薄ウェハ５の搬送では、ウェハサポートシステムと呼ばれる一時的なウェハ保持用ガラス基板（ウェハ基板サポータ）８を接着剤で貼りつけ、用済み後に剥がす方法が一般的である。つまり、薄ウェハ５を切り出してウェハ基板サポータ８で保持しておけば、通常厚さのウェハではなくても、以後の工程の流動が容易になる。なお、スライスの前に高温プロセス（熱酸化膜形成）は終了しているので、ウェハ基板サポータ８を利用した状態での高温プロセスは回避される。
【００３４】
但し、ウェハ基板サポータ８を装着するウェハサポートシステムの採用は任意であり、単独でハンドリング可能な厚さにスライスするときは、必ずしも必要ではない。また、その導入コストが、本発明のスライスの方法により削減できるシリコンのコストを上回る場合には、環境への影響などを総合的に判断し、最適な方法を選択するものとする。
【００３５】
（２）外周部を樹脂で固めてからの切断
図４および５は、外周部を樹脂で固めてからの切断手法を説明するための図である。
まず、図４に示した手法においては、シリコン超厚ウェハ１を切断（スライス）する前に、予め、シリコン超厚ウェハ１の外周部をサポート樹脂９等で保護しておく。このように外周部全体を保護した後、マルチワイヤーソー４によりスライスを行う。このように、スライス前にサポート樹脂９等で保護しておけば、スライス後の薄ウェハ５のピックアップ処理が容易になると共に、ウェハ外周部からの破損を抑制することが可能となる。
【００３６】
なお、図４においては、マルチワイヤーソー４による従来からのスライスを行う場合を示したが、これに限られることはなく、図３で説明したような、時差式スライスの手法を併用してもよい。この時差式スライスの手法を採用すると、スライス時のみならず、特に、コンベア７で受ける際や、吸着等でピックアップを行う際に、ウェハ外周部からの破損を抑制することが可能であるため、より好適である。
【００３７】
また、図５は、サポート樹脂を用いた他の手法であるが、総じて、切り始めた後にサポート樹脂９で固める手法である。すなわち、図５（ａ）に示すように、通常のマルチワイヤーソー４で超厚ウェハ１を切り始めた後、図５（ｂ）に示すように、外周部をサポート樹脂９で固め始める。かかる切断手法によれば、図５（ｃ）に示すように、超厚ウェハ１とサポート樹脂９をすべて切り抜けた後、サポート樹脂９の上部９１に未切断の部分が残り、この部分が、スライスした超厚ウェハ１全体を保持することが可能となる。その後必要に応じて切り屑の洗浄（但し、洗浄はピックアップ後でも良い）と１枚、もしくは複数枚まとめてピックアップを行い、その後のプロセスを行う。
【００３８】
上述のような各種特徴的手法により切断が終了すると、図１に戻り、次に、スライスして得られた薄ウェハ５の両面を、研磨およびＣＭＰにより平坦化する。この研磨およびＣＭＰ時にも、必要に応じて、前述のウェハサポートシステムを利用する。次に、図１（ｅ１）に示すように、ビアフィルめっき処理を行う。これにより、ビアフィル（ＶＦ）が薄ウェハ５に形成される。
【００３９】
ここで、図２に移行する。なお、図２においては、図１（ｅ１）の処理で得られたウェハを部分的に拡大して示している。そこで、引き続き、図２（ａ）に示すように、サポート基板１０を貼り付け、同図（ｂ）に示すように、サポート基板１０を貼り付けた側とは反対の側に、絶縁膜（ＳｉＯ２ −ＣＶＤ）２０を形成し、同図（ｃ）に示すように、ビア１１の部分に開口を設ける。
【００４０】
次に、図２（ｄ）に示すように、再配線３０を形成し、更に同図（ｅ）に示すように、反対側再配線４０を形成する。最後に表側の再配線３０の層を保護膜５０で覆う。更には、図示はしていないが、バンプを形成する。
【００４１】
次に、図１（ｃ２）に戻り、超厚ウェハの状態でビアフィルまで行う方法の場合を以下説明する。
超厚ウェハの状態でビアフィルまで行う方法の場合、図１（ｂ）でのビア１１の側壁への熱酸化膜２の形成の後、同図（ｃ２）において、ＭＯＣＶＤによるポリシリコン（ｐｏｌｙ−Ｓｉ）やタングステン（Ｗ）のビアフィルや、金錫（ＡｕＳｎ）などの比較的融点の低い金属を用いた溶融金属注入を行う。これにより、ビアフィル（ＶＦ）がシリコン超厚ウェハ（超厚基板）１に形成される。
【００４２】
次に、図１（ｄ２）において、ビアフィル（ＶＦ）が形成されたシリコン超厚ウェハ（超厚基板）１のスライスを行う。これにより、ビアフィル（ＶＦ）が形成された薄ウェハ５が得られる。このときのスライスの手法は、スライスした後にビアフィル処理工程を行う方法［図１（ｃ１）〜（ｅ１）］における、前述の特徴的なスライスの手法と同じ手法が採用できる。
次に、図１（ｅ２）において、スライスして得られた薄ウェハ５の両面を、研磨およびＣＭＰにより平坦化する。
以降は、スライスした後にビアフィル処理工程を行う方法と同様、図２に示した処理工程を順次行う。
【００４３】
以上のように、本発明の半導体基板製造方法の上述の実施形態においては、少なくとも、貫通孔（ビア１１）の形成とその側壁に対する熱酸化膜２の形成を、スライス前のシリコン超厚ウェハ１に対して一括的に行ってしまうので、インターポーザの製造工程時間の大幅な削減になって効率化が図られ、ひいてはコストの削減につながる。また、「スライスした後にビアフィル処理工程を行う方法」においては、更に、銅シード層３の形成までも一括して行い、一方、「超厚ウェハの状態でビアフィルまで行う方法」においては、更に、ビアフィルまでも一括して行うため、更なる効果がある。
【００４４】
また、本発明の半導体基板製造方法の上述の実施形態においては、特徴的な方法により、最小限の薄さでウェハスライスを実行しているので、ウェハスライス後の表面のデブリの除去を目的とした研磨による廃棄を除き、シリコンの無駄な廃棄を最小限にできる。なお、スライス後にウェハ基板サポータ８を採用すれば、薄くすることによる破損の危険性を抑えることができるので、より実効性がある。
【００４５】
なお、これまで説明したように、本発明の製造方法は、半導体素子搭載用のインターポーザ基板の製造に好適なものであるが、これに限られることはなく、例えば、ビアファーストのスルーシリコンビアを有するデバイスウェハの製造にも応用できるものである。
【産業上の利用可能性】
【００４６】
本発明は、複数の半導体素子の三次元集積を目的としたインターポーザ基板の製造に適用できる。
【符号の説明】
【００４７】
１ 超厚基板、１１ ビア（貫通孔）、２ 熱酸化膜、３ 銅シード層、４ マルチワイヤーソー、５ 薄ウェハ、６ 吸着チャック、７ コンベア、８ ウェハ基板サポータ、９ サポート樹脂、１０ サポート基板、２０ 絶縁膜、３０、４０ 再配線、５０ 保護膜。
【特許請求の範囲】
【請求項１】
超厚基板又はインゴットの一方の主面から他方の主面に向けて微細孔を形成する工程と、
前記一方の主面と前記他方の主面との間において、前記微細孔に対して横断的に、前記超厚基板又はインゴットを切断して複数の貫通孔基板を形成する工程と、
各貫通孔基板の貫通孔に導電物を導入して貫通配線を形成する工程と、
各貫通孔基板を研磨する工程と、
を備えることを特徴とする半導体基板製造方法。
【請求項２】
超厚基板又はインゴットの一方の主面から他方の主面に向けて微細孔を形成する工程と、
前記微細孔に導電物を導入して配線を形成する工程と、
前記一方の主面と前記他方の主面との間において、前記微細孔に対して横断的に、前記超厚基板又はインゴットを前記配線と共に切断して複数の貫通配線基板を形成する工程と、
各貫通配線基板を研磨する工程と、
を備えることを特徴とする半導体基板製造方法。
【請求項３】
前記超厚基板又はインゴットを切断する際に、一枚一枚時間差をつけて順次切断することを特徴とする請求項１又は２のいずれかに記載の半導体基板製造方法。
【請求項４】
前記超厚基板又はインゴットの外周部をサポート樹脂で覆った後、前記切断を行うことを特徴とする請求項１又は２のいずれかに記載の半導体基板製造方法。
【請求項５】
前記超厚基板又はインゴットを切断し始めた後に、その外周部をサポート樹脂で覆うことを特徴とする請求項１又は２のいずれかに記載の半導体基板製造方法。
【請求項６】
前記研磨の工程の前に、前記基板にウェハ基板サポータを装着する工程を更に備えることを特徴とする請求項１又は２に記載の半導体基板製造方法。
【請求項７】
前記微細孔を形成する工程の後に、前記微細孔の側壁に酸化膜を形成する工程を更に備えることを特徴とする請求項１又は２に記載の半導体基板製造方法。
【請求項１】
超厚基板又はインゴットの一方の主面から他方の主面に向けて微細孔を形成する工程と、
前記一方の主面と前記他方の主面との間において、前記微細孔に対して横断的に、前記超厚基板又はインゴットを切断して複数の貫通孔基板を形成する工程と、
各貫通孔基板の貫通孔に導電物を導入して貫通配線を形成する工程と、
各貫通孔基板を研磨する工程と、
を備えることを特徴とする半導体基板製造方法。
【請求項２】
超厚基板又はインゴットの一方の主面から他方の主面に向けて微細孔を形成する工程と、
前記微細孔に導電物を導入して配線を形成する工程と、
前記一方の主面と前記他方の主面との間において、前記微細孔に対して横断的に、前記超厚基板又はインゴットを前記配線と共に切断して複数の貫通配線基板を形成する工程と、
各貫通配線基板を研磨する工程と、
を備えることを特徴とする半導体基板製造方法。
【請求項３】
前記超厚基板又はインゴットを切断する際に、一枚一枚時間差をつけて順次切断することを特徴とする請求項１又は２のいずれかに記載の半導体基板製造方法。
【請求項４】
前記超厚基板又はインゴットの外周部をサポート樹脂で覆った後、前記切断を行うことを特徴とする請求項１又は２のいずれかに記載の半導体基板製造方法。
【請求項５】
前記超厚基板又はインゴットを切断し始めた後に、その外周部をサポート樹脂で覆うことを特徴とする請求項１又は２のいずれかに記載の半導体基板製造方法。
【請求項６】
前記研磨の工程の前に、前記基板にウェハ基板サポータを装着する工程を更に備えることを特徴とする請求項１又は２に記載の半導体基板製造方法。
【請求項７】
前記微細孔を形成する工程の後に、前記微細孔の側壁に酸化膜を形成する工程を更に備えることを特徴とする請求項１又は２に記載の半導体基板製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−６９８７４（Ｐ２０１２−６９８７４Ａ）
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願番号】特願２０１０−２１５４４２（Ｐ２０１０−２１５４４２）
【出願日】平成２２年９月２７日（２０１０．９．２７）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願日】平成２２年９月２７日（２０１０．９．２７）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
[ Back to top ]