半導体装置、光電変換装置および光電変換装置の製造方法
【課題】 光電変換素子の量子効率の低下と集積回路に与える影響とが少なく、光電変換素子と集積回路とを積層することができる半導体装置を提供すること。
【解決手段】 半導体基板２上に、ＬＳＩ３を形成する。ＬＳＩ３上には、層間膜１９を積層する。層間膜１９上には、カルコパイライト構造の化合物半導体からなる光吸収層４５を有する光電変換素子１１を複数形成する。そして、複数の光電変換素子１１によって太陽電池４および／またはイメージセンサ５を構成する。
【解決手段】 半導体基板２上に、ＬＳＩ３を形成する。ＬＳＩ３上には、層間膜１９を積層する。層間膜１９上には、カルコパイライト構造の化合物半導体からなる光吸収層４５を有する光電変換素子１１を複数形成する。そして、複数の光電変換素子１１によって太陽電池４および／またはイメージセンサ５を構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子と集積回路とを混載する半導体装置、およびカルコパイライト系化合物半導体を光吸収層の材料として用いた光電変換装置およびその製造方法に関する。
【背景技術】
【０００２】
たとえば、外部からの電力供給を必要としない自己発電可能な半導体装置として、太陽電池とＬＳＩとを混載した半導体装置が知られている。
この種の半導体装置では、太陽電池チップとＬＳＩチップとが基板上に並べて設置され、配線によって電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１３４５７７号公報
【特許文献２】国際公開ＷＯ２００８／０９３８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような設置形態は、２つのチップ（太陽電池チップおよびＬＳＩチップ）の搭載スペースを有する基板を使用するため、装置の大型化を余儀なくさせる。
その一方で、半導体装置などの電子デバイスの分野では、サイズの縮小化が近年要求されている。サイズの制約に準拠する目的で、各チップサイズを縮小化すると、それに伴なって太陽電池の受光面積が小さくなるので、太陽電池の量子効率が低下する。したがって、２つのチップを並べて設置するのではなく、別の設置形態を検討する必要がある。
【０００５】
別の設置形態の一つとして、太陽電池とＬＳＩとの積層配置が挙げられる。
太陽電池とＬＳＩとを積層する場合、太陽電池の受光面を確保する観点から、まず、ＬＳＩを半導体基板上に形成し、そのＬＳＩ上に太陽電池を積層することによって、太陽電池を半導体装置の最表層に配置する必要がある。
しかし、太陽電池を単に積層するだけでは、ＬＳＩに悪影響を与える場合がある。たとえば、シリコン薄膜を用いて太陽電池を形成する場合、シリコン薄膜の成膜にあたって、基板が１４００℃程度まで加熱される。そのため、先立って作製されるＬＳＩの配線が溶融するといった不具合が発生する。
【０００６】
そして、この種の不具合は、たとえば、イメージセンサなど、他の光電変換素子とＬＳＩとを積層する場合にも生じる。
本発明の目的は、光電変換素子の量子効率の低下と集積回路に与える影響とが少なく、光電変換素子と集積回路とを積層することができる半導体装置を提供することである。
また、本発明の他の目的は、光吸収層の感度の向上およびその均一化、ならびに製造コストの低減を図ることができる、光電変換装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するための本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された集積回路と、前記集積回路上に積層され、カルコパイライト構造の化合物半導体からなる光吸収層を有する光電変換素子とを含む。
この構成によれば、半導体基板上に集積回路が形成され、その集積回路上に光電変換素子が積層して配置されている。このような集積回路と光電変換素子との積層配置は、光電変換素子の光吸収層が、カルコパイライト構造の化合物半導体からなることによって達成することができる。なぜならば、カルコパイライト構造の化合物半導体は、たとえば、４００℃未満の比較的低温で成長させることができ、光電変換素子の形成にあたって、集積回路に対して与える影響を低減することができるためである。
【０００８】
そして、集積回路と光電変換素子とを積層配置できるので、集積回路と光電変換素子との１チップ化を図ることができる。その結果、半導体装置の大型化を抑制することができる。
また、集積回路上に光電変換素子が積層配置されているため、その配置エリアのほぼ全域を光電変換素子の受光面とすることができる。そのため、受光面積を十分に確保可能な光電変換素子を設計することができるので、光電変換素子の量子効率の低下を抑制することができる。
【０００９】
また、前記半導体装置では、複数の前記光電変換素子によって太陽電池が構成されており、前記太陽電池と前記集積回路とを電気的に接続する電源回路をさらに含んでいてもよい。
この構成では、太陽電池と集積回路とが電源回路を介して電気的に接続されている。そのため、太陽電池で受光されると、集積回路に電力が供給される。よって、集積回路に対して別途電力を供給することなく、太陽電池からの電力を利用して集積回路を動作させることができる。また、電源装置を省略することができるので、半導体装置を小型化することができる。
【００１０】
また、前記半導体装置では、複数の前記光電変換素子によってイメージセンサが構成されており、前記イメージセンサと前記集積回路とを電気的に接続する信号回路をさらに含んでいてもよい。
この構成では、イメージセンサと集積回路とが信号回路を介して電気的に接続されている。そのため、イメージセンサで受光されると、集積回路に電気信号が入力される。そして、集積回路では、複数の素子から入力された信号を処理することによって、イメージセンサに入力された光を画像情報として検出することができる。
【００１１】
また、イメージセンサが太陽電池と併用される場合には、イメージセンサから入力された信号を、太陽電池から供給された電力によって処理することができる。
また、前記半導体装置では、前記光吸収層が、Ｇａを含有していることが好ましい。
この構成では、光吸収層がＧａを含有しているので、光電変換素子の量子効率を向上させることができる。
【００１２】
また、前記半導体装置では、前記光電変換素子は、第１絶縁層と、前記第１絶縁層上に形成された下部電極と、前記第１絶縁層上に積層され、前記下部電極の上面をその底面に含む凹部を有する第２絶縁層とを含んでいてもよい。その場合、前記光吸収層は、前記凹部に埋設され、その上面が受光面であり、その前記光吸収層上には、光透過性材料からなる上部電極が形成されている。そして、前記受光面の表面積は、前記凹部の開口面積以上である。言い換えれば、前記受光面の表面積は、平面視における前記凹部の面積（平面積）以上である。
【００１３】
この構成によれば、第１絶縁層上に、下部電極が形成されている。また、第１絶縁層上には、第２絶縁層が積層されている。第２絶縁層には、下部電極の上面をその底面に含む凹部が形成されている。凹部には、光吸収層が埋設されている。光吸収層は、カルコパイライト系化合物半導体からなる。光吸収層上には、光透過性材料からなる上部電極が形成されている。
【００１４】
光吸収層の上面は、受光面となり、その受光面の表面積（受光面積）は、凹部の開口面積以上である。したがって、凹部の開口面積をなるべく大きく取ることにより、受光面積の拡大を図ることができ、その受光面積の拡大による光吸収層の感度の向上を図ることができる。
また、光吸収層は、第２絶縁層に凹部を形成し、その凹部に光吸収層の材料であるカルコパイライト系化合物半導体を埋め込むことにより得られる。ＳｉＯ２などの絶縁材料からなる層に凹部を精密に形成する技術は確立されているので、各凹部間の間隔をなるべく小さくしつつ、各凹部のサイズが均一となるように、各凹部を精度よく形成することができる。そのため、各光吸収層のサイズにばらつきを生じることなく、そのサイズを大きく確保することができる。その結果、各光吸収層の感度の向上およびその均一化を図ることができる。
【００１５】
さらに、光吸収層をエッチングによりパターニングする工程を不要とすることができるので、そのパターニングのためのフォトリソグラフィ工程の省略による製造コストの低減を図ることができる。
また、前記半導体装置は、前記凹部の開口面積が、前記下部電極の上面の面積よりも大きく、前記凹部の底面が、前記下部電極の上面の全域を含む構成であってもよい。これにより、下部電極の上面の表面積よりも受光面の表面積を大きくすることができるので、光吸収層の感度をさらに向上させることができる。
【００１６】
また、前記半導体装置では、前記受光面が、前記第２絶縁層の上面と面一をなしていてもよい。この場合、開口面積と受光面積とが一致する。この受光面を有する光吸収層は、凹部内を光吸収層の材料で埋め尽くし、第２絶縁層の上面が露出するまで光吸収層を化学機械研磨することにより形成することができる。
また、前記光吸収層と前記上部電極との間には、バッファ層が介在されることが好ましい。光吸収層と上部電極とは、互いに異なる材料で構成されているので、それらの格子定数が異なる。よって、光吸収層上に上部電極が直接に積層されると、光吸収層および／または上部電極に格子定数の違いに起因する応力が生じ、格子欠陥が生じる場合がある。これらの間にバッファ層が介在されることにより、格子定数の違いに起因する応力を緩和させることができるので、光吸収層および上部電極に格子欠陥が生じるのを防止することができる。
【００１７】
また、前記受光面には、前記受光面の周縁部と、その周縁部に取り囲まれる中央部分との間に段差が形成されていることが好ましい。段差が形成されていることにより、受光面の面積は、凹部の開口幅よりも大きくなる。したがって、光電変換素子の感度をより向上させることができる。
また、前記段差は、前記受光面の前記中央部分が前記受光面の前記周縁部よりも１段下がることにより形成されていてもよい。
【００１８】
また、本発明の光電変換装置は、第１絶縁層と、前記第１絶縁層上に形成された下部電極と、前記第１絶縁層上に積層され、前記下部電極の上面をその底面に含む凹部を有する第２絶縁層と、前記凹部に埋設され、カルコパイライト系化合物半導体からなり、その上面が受光面である光吸収層と、前記光吸収層上に形成され、光透過性材料からなる上部電極とを含む。そして、前記受光面の表面積は、前記凹部の開口面積以上である。言い換えれば、前記受光面の表面積は、平面視における前記凹部の面積（平面積）以上である。
【００１９】
この光電変換装置では、第１絶縁層上に、下部電極が形成されている。また、第１絶縁層上には、第２絶縁層が積層されている。第２絶縁層には、下部電極の上面をその底面に含む凹部が形成されている。凹部には、光吸収層が埋設されている。光吸収層は、カルコパイライト系化合物半導体からなる。光吸収層上には、光透過性材料からなる上部電極が形成されている。
【００２０】
光吸収層の上面は、受光面となり、その受光面の表面積（受光面積）は、凹部の開口面積以上である。したがって、凹部の開口面積をなるべく大きく取ることにより、受光面積の拡大を図ることができ、その受光面積の拡大による光吸収層の感度の向上を図ることができる。
また、光吸収層は、第２絶縁層に凹部を形成し、その凹部に光吸収層の材料であるカルコパイライト系化合物半導体を埋め込むことにより得られる。ＳｉＯ２などの絶縁材料からなる層に凹部を精密に形成する技術は確立されているので、各凹部間の間隔をなるべく小さくしつつ、各凹部のサイズが均一となるように、各凹部を精度よく形成することができる。そのため、各光吸収層のサイズにばらつきを生じることなく、そのサイズを大きく確保することができる。その結果、各光吸収層の感度の向上およびその均一化を図ることができる。
【００２１】
さらに、光吸収層をエッチングによりパターニングする工程を不要とすることができるので、そのパターニングのためのフォトリソグラフィ工程の省略による製造コストの低減を図ることができる。
また、前記光電変換装置は、前記凹部の開口面積が、前記下部電極の上面の面積よりも大きく、前記凹部の底面が、前記下部電極の上面の全域を含む構成であってもよい。これにより、下部電極の上面の表面積よりも受光面の表面積を大きくすることができるので、光吸収層の感度をさらに向上させることができる。
【００２２】
また、前記光電変換装置では、前記受光面が、前記第２絶縁層の上面と面一をなしていてもよい。この場合、開口面積と受光面積とが一致する。この受光面を有する光吸収層は、凹部内を光吸収層の材料で埋め尽くし、第２絶縁層の上面が露出するまで光吸収層を化学機械研磨することにより形成することができる。
また、前記光吸収層と前記上部電極との間には、バッファ層が介在されることが好ましい。光吸収層と上部電極とは、互いに異なる材料で構成されているので、それらの格子定数が異なる。よって、光吸収層上に上部電極が直接に積層されると、光吸収層および／または上部電極に格子定数の違いに起因する応力が生じ、格子欠陥が生じる場合がある。これらの間にバッファ層が介在されることにより、格子定数の違いに起因する応力を緩和させることができるので、光吸収層および上部電極に格子欠陥が生じるのを防止することができる。
【００２３】
前記光電変換装置は、本発明の光電変換装置の製造方法により製造することができる。具体的には、第１絶縁層上に下部電極の材料からなる電極材料層を積層する工程と、前記電極材料層上に犠牲層を積層する工程と、フォトリソグラフィおよびエッチングにより、前記犠牲層および前記電極材料層を選択的に除去する工程と、前記第１絶縁層上に、少なくとも前記犠牲層および前記電極材料層の除去された部分が前記犠牲層の上面まで埋め尽くされるように、第２絶縁層を形成する工程と、前記第２絶縁層を化学機械研磨し、前記犠牲層の上面を前記第２絶縁層の上面と面一をなす状態に露出させる工程と、前記第２絶縁層の化学機械研磨の後、等方性エッチングにより、前記犠牲層を除去する工程と、前記犠牲層の除去により前記第２絶縁層に形成される凹部内を埋め尽くすように、カルコパイライト系化合物半導体を堆積させる工程と、前記カルコパイライト系化合物半導体の堆積層を化学機械研磨し、前記凹部内に埋設された光吸収層を形成する工程とを含む製造方法により製造することができる。
【００２４】
この方法によれば、光電変換装置を形成するために行われるフォトリソグラフィ工程が１回ですむ。よって、従来の光電変換装置の製造方法と比較して、製造工程の簡素化および製造コストの低減を図ることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態に係る半導体装置の電気的構成を示すブロック図である。
【図２Ａ】本発明の第１実施形態に係る半導体装置の模式平面図である。
【図２Ｂ】図２Ａに示す半導体装置の要部拡大図である。
【図３】本発明の第１実施形態に係る半導体装置の模式断面図であって、（ａ）は図２ＡのIIIａ−IIIａの切断線による切断面、（ｂ）は図２ＢのIIIｂ−IIIｂの切断線による切断面、および（ｃ）は図２ＡのIIIｃ−IIIｃの切断線による切断面をそれぞれ示している。
【図４Ａ】図３に示す半導体装置の製造方法を示す模式断面図である。
【図４Ｂ】図４Ａの次の工程を示す模式断面図である。
【図４Ｃ】図４Ｂの次の工程を示す模式断面図である。
【図４Ｄ】図４Ｃの次の工程を示す模式断面図である。
【図４Ｅ】図４Ｄの次の工程を示す模式断面図である。
【図４Ｆ】図４Ｅの次の工程を示す模式断面図である。
【図４Ｇ】図４Ｆの次の工程を示す模式断面図である。
【図４Ｈ】図４Ｇの次の工程を示す模式断面図である。
【図４Ｉ】図４Ｈの次の工程を示す模式断面図である。
【図４Ｊ】図４Ｉの次の工程を示す模式断面図である。
【図４Ｋ】図４Ｊの次の工程を示す模式断面図である。
【図５】本発明の第２実施形態に係る半導体装置の模式断面図である。
【図６】本発明の第３実施形態に係る半導体装置の模式断面図である。
【図７】本発明の第４実施形態に係る半導体装置の電気的構成を示すブロック図である。
【図８Ａ】本発明の第４実施形態に係る半導体装置の模式平面図である。
【図８Ｂ】図８Ａに示す半導体装置の要部拡大図である。
【図９】本発明の第４実施形態に係る半導体装置の模式断面図であって、（ａ）は図８ＡのIＸａ−IＸａの切断線による切断面、（ｂ）は図８ＢのIＸｂ−IＸｂの切断線による切断面、および（ｃ）は図８ＡのIＸｃ−IＸｃの切断線による切断面をそれぞれ示している。
【図１０Ａ】図９に示す半導体装置の製造方法を示す模式断面図である。
【図１０Ｂ】図１０Ａの次の工程を示す模式断面図である。
【図１０Ｃ】図１０Ｂの次の工程を示す模式断面図である。
【図１０Ｄ】図１０Ｃの次の工程を示す模式断面図である。
【図１０Ｅ】図１０Ｄの次の工程を示す模式断面図である。
【図１０Ｆ】図１０Ｅの次の工程を示す模式断面図である。
【図１０Ｇ】図１０Ｆの次の工程を示す模式断面図である。
【図１０Ｈ】図１０Ｇの次の工程を示す模式断面図である。
【図１０Ｉ】図１０Ｈの次の工程を示す模式断面図である。
【図１１】本発明の第５実施形態に係る半導体装置の模式平面図である。
【図１２】本発明の第６実施形態に係る半導体装置の模式平面図である。
【発明を実施するための形態】
【００２６】
＜第１〜第３実施形態＞
１．半導体装置の電気的構成
図１は、本発明の一実施形態に係る半導体装置の電気的構成を示すブロック図である。
半導体装置１は、半導体基板２上に、集積回路としてのＬＳＩ３と、太陽電池４と、イメージセンサ５とを混載している。
【００２７】
ＬＳＩ３と太陽電池４とは、電源回路としての電源線６によって電気的に接続されている。これにより、ＬＳＩ３−太陽電池４間が、電源線６を介して導電可能となる。そのため、太陽電池４で受光されると、ＬＳＩ３に電力が供給される。
また、ＬＳＩ３とイメージセンサ５とは、電源線６とは絶縁された信号回路としての信号線７によって電気的に接続されている。これにより、ＬＳＩ３−イメージセンサ５間が、信号線７を介して導電可能となる。そのため、イメージセンサ５で受光されると、受光により発生する電子がＣＭＯＳやＣＣＤなどの電荷読出素子（図示せず）によって電気信号に変換され、その電気信号がＬＳＩ３に入力される。
２．半導体装置の平面構成
図２Ａは、本発明の第１実施形態に係る半導体装置の模式平面図である。図２Ｂは、図２Ａに示す半導体装置の要部拡大図である。
【００２８】
半導体装置１は、平面視四角状に形成されている。半導体装置１の表面は、窒化シリコンからなる表面保護膜８によって被覆されている。
表面保護膜８には、半導体装置１の中央部を露出させる受光開口９が形成されている。受光開口９は、半導体装置１と相似形の平面視四角形状に形成されており、その各辺が半導体装置１の各辺と平行をなすように形成されている。この受光開口９を介して、太陽電池４およびイメージセンサ５が、半導体装置１の外部に面している。
【００２９】
受光開口９を平面視長方形状の線対称となるように分割線１０によって２分割する場合、太陽電池４およびイメージセンサ５は、受光開口９の一方領域（紙面右側の領域）および他方領域（紙面左側の領域）にそれぞれ配置され、分割線１０を挟んで隣接している。
太陽電池４およびイメージセンサ５は、互いに同じ構造の光電変換素子１１を複数有しており、それぞれ複数の光電変換素子１１が集合することによって構成されている。複数の光電変換素子１１は、受光開口９全域にわたって行列状に整列して配置されている。各光電変換素子１１は、太陽電池４側では、光エネルギを電力に変換する最小の発電単位（単位セル）であり、イメージセンサ５側では、画像情報１画素である。
【００３０】
太陽電池４とイメージセンサ５とを区画する分割線１０は、太陽電池４側の光電変換素子１１とイメージセンサ５側の光電変換素子１１との間に設定される。
上記のように配置された複数の光電変換素子１１はそれぞれ、半導体装置１の外部に面する部分に受光面１２を有している。全ての受光面１２は、１つの上部電極１３によって一体的に覆われている。すなわち、太陽電池４およびイメージセンサ５における受光側の電極（上部電極１３）は、太陽電池４およびイメージセンサ５の区別なく、全ての光電変換素子１１によって共有されている。
【００３１】
また、表面保護膜８には、太陽電池４とイメージセンサ５との隣接方向（分割線１０に直交する方向）における受光開口９の両側に、複数のパッド開口１４が受光開口９と離隔して形成されている。複数のパッド開口１４は、それぞれ同数ずつ設けられ、分割線１０に平行な方向に等間隔に配置されている。
各パッド開口１４には、ＬＳＩ３と電気的に接続された配線が露出している。受光開口９の一方側に配列された複数のパッド開口１４のうちの一つは、電源線６を露出させる電源用パッド開口１５である。そして、電源用パッド開口１５から露出する電源線６は、受光開口９と電源用パッド開口１５とに跨る電源取出電極１６（たとえば、Ａｌからなる。）によって、上部電極１３と電気的に接続されている。
【００３２】
一方、受光開口９の他方側に配置された複数のパッド開口１４のうちの一つは、信号線７を露出させる信号用パッド開口１７である。そして、信号用パッド開口１７から露出する信号線７は、受光開口９と信号用パッド開口１７とに跨る信号取出電極１８（たとえば、Ａｌからなる。）によって、上部電極１３と電気的に接続されている。
３．半導体装置の断面構成
図３は、本発明の第１実施形態に係る半導体装置の模式断面図であって、（ａ）は図２ＡのIIIａ−IIIａの切断線による切断面、（ｂ）は図２ＢのIIIｂ−IIIｂの切断線による切断面、および（ｃ）は図２ＡのIIIｃ−IIIｃの切断線による切断面をそれぞれ示している。
【００３３】
半導体装置１において、上記したＬＳＩ３、太陽電池４およびイメージセンサ５は、半導体基板２上に積層配置されている。具体的には、半導体基板２上にＬＳＩ３が形成され、ＬＳＩ３上には、層間膜１９が積層されている。そして、その層間膜１９上に、太陽電池４およびイメージセンサ５が互いに隣接して配置されている。これにより、太陽電池４およびイメージセンサ５は、層間膜１９を介してＬＳＩ３上に積層されている。
【００３４】
半導体基板２は、たとえば、シリコンからなる。半導体基板２のサイズは、たとえば、２ｍｍ〜７ｍｍ角、厚さ２００μｍ〜７２５μｍである。
ＬＳＩ３は、複数種の回路素子２１を備えている。複数種の回路素子２１は、たとえば、トランジスタ（Ｔｒ）、コンデンサ（Ｃ）、レジスタ（Ｒ）などを含んでいる。
層間膜１９は、酸化シリコンからなり、ＬＳＩ３の側から順に第１層間膜２４、第２層間膜２５、第３層間膜２６および第１絶縁層としての第４層間膜２７が積層された構造を有している。
【００３５】
各層間膜２４〜２６上には、第１層間膜２４の側から順にそれぞれ第１配線２８〜第３配線３０が形成されている。第１配線２８〜第３配線３０は、たとえば、Ａｌ（融点：約５００℃）からなる。
第１配線２８−第２配線２９間および第２配線２９−第３配線３０間は、それぞれ第２層間膜２５を貫通する第１ビアプラグ３１および第３層間膜２６を貫通する第２ビアプラグ３２によって電気的に接続されている。第１ビアプラグ３１および第２ビアプラグ３２は、たとえば、Ｗ（融点：約３４００℃）からなる。第１配線２８〜第３配線３０が第１層間膜２４〜第３層間膜２６に跨って電気的に接続されることによって、第１層間膜２４〜第３層間膜２６に跨る多層配線構造３３が形成されている。
【００３６】
多層配線構造３３は、太陽電池４とＬＳＩ３とを電気的に接続する電源線６と、イメージセンサ５とＬＳＩ３とを電気的に接続する信号線７とを少なくとも含み、これらの他には、たとえば、複数の回路素子２１間を電気的に接続し、ＬＳＩ３の一部をなす素子間回路２０、ＬＳＩ３から出力される信号を伝送する出力回路３４などを含む。
電源線６は、正極電源配線３５と、負極電源配線３６とを有している。正極電源配線３５は、太陽電池４の下方に配置されている。正極電源配線３５と太陽電池４との間は電源用ビアプラグ３７によって電気的に接続され、正極電源配線３５とＬＳＩ３との間は電源用コンタクトプラグ３８によって電気的に接続されている。電源用ビアプラグ３７および電源用コンタクトプラグ３８は、たとえば、Ｗ（融点：約３４００℃）からなる。
【００３７】
一方、負極電源配線３６は、太陽電池４の側方に配置されている。負極電源配線３６と太陽電池４との間は、電源取出電極１６および電源用ビアプラグ３７によって電気的に接続され、負極電源配線３６とＬＳＩ３との間は電源用コンタクトプラグ３８によって電気的に接続されている。
信号線７は、正極信号配線３９と、負極信号配線４０とを有している。正極信号配線３９は、イメージセンサ５の下方に配置されている。正極信号配線３９とイメージセンサ５との間は信号用ビアプラグ４１によって電気的に接続され、正極信号配線３９とＬＳＩ３との間は、信号用コンタクトプラグ４２によって電気的に接続されている。信号用ビアプラグ４１および信号用コンタクトプラグ４２は、たとえば、Ｗ（融点：約３４００℃）からなる。
【００３８】
一方、負極信号配線４０は、イメージセンサ５の側方に配置されている。負極信号配線４０とイメージセンサ５との間は、上記信号取出電極１８および信号用ビアプラグ４１によって電気的に接続され、負極信号配線４０とＬＳＩ３との間は、信号用コンタクトプラグ４２によって電気的に接続されている。
太陽電池４およびイメージセンサ５を構成する光電変換素子１１は、下部電極４３と、第２絶縁層としての絶縁層４４と、光吸収層４５と、高抵抗バッファ層４６と、上部電極１３とを備えている。
【００３９】
下部電極４３は、たとえば、Ｍｏ（モリブデン）、Ｗ（タングステン）からなり、第４層間膜２７上に、マトリクス状に複数配列されて形成されている。この実施形態では、１つの下部電極４３が、太陽電池４の単位セルおよびイメージセンサ５の１画素に対応している。また、第４層間膜２７において、第３配線３０と各下部電極４３とが対向する位置には、第４層間膜２７をその積層方向に貫通するビアホール２２が形成されており、このビアホール２２内に電源用ビアプラグ３７および信号用ビアプラグ４１が埋設されている。これにより、各下部電極４３は、電源用ビアプラグ３７または信号用ビアプラグ４１を介して、第３配線３０と電気的に接続されている。
【００４０】
絶縁層４４は、第４層間膜２７および下部電極４３上に積層されている。絶縁層４４は、たとえば、ＳｉＯ２からなる。絶縁層４４には、各下部電極４３に対応して、その上面から掘り下がった凹部２３が形成されている。凹部２３は、その開口面積が下部電極４３の上面４７の面積よりも大きいように、断面視で下部電極４３よりも側方に張り出すように形成され、その底面４８に下部電極４３の上面４７の全域を含む。凹部２３の深さは、たとえば、１μｍである。
【００４１】
この凹部２３内には、光吸収層４５が形成されている。光吸収層４５は、Ｐ型のカルコパイライト系化合物半導体からなる。
カルコパイライト構造の化合物半導体は、黄銅鉱（chalcopyrite）と同じ結晶構造であり、たとえば、組成式Ｉ−ＩＩＩ−ＶＩ２、ＩＩ−ＩＶ−Ｖ２で示される。ただし、組成式中のローマ数字は、周期表の族番号を示している。たとえば、ローマ数字のＩは、ＩＢ族元素であり、ＩＩは、ＩＩＢ族元素である。
【００４２】
組成式中、ＩＢ族元素としては、たとえば、Ｃｕ、Ａｇなどが挙げられ、ＩＩＩＢ族元素としては、たとえば、Ａｌ、Ｇａ、Ｉｎなどが挙げられ、ＶＩＢ族元素としては、たとえば、Ｓ、Ｓｅ、Ｔｅなどが挙げられる。
また、ＩＩＢ族元素としては、たとえば、Ｚｎ、Ｃｄなどが挙げられ、ＩＶＢ族元素としては、たとえば、Ｓｉ、Ｇｅ、Ｓｎなどが挙げられ、ＶＢ族元素としては、たとえば、Ｐ、Ａｓ、Ｓｂなどが挙げられる。
【００４３】
カルコパイライト構造の化合物半導体として、好ましくは、Ｉ−ＩＩＩ−ＶＩ２型カルコパイライト構造のものが適用され、さらに好ましくは、Ｃｕ（Ｉｎｘ，Ｇａ（１−ｘ））Ｓｅ２（０≦ｘ≦１）で示されるＣＩＧＳ系半導体が適用される。とりわけ、Ｇａを含有すること（つまり、０≦ｘ＜１）が好ましい。
なお、ＣＩＧＳ系半導体とは異なるものの具体例は、たとえば、Ｉ−ＩＩＩ−ＶＩ２型として、ＣｕＡｌＳ２、ＣｕＡｌＳｅ２、ＣｕＡｌＴｅ２、ＣｕＧａＳ２、ＣｕＧａＳｅ２、ＣｕＧａＴｅ２、ＣｕＩｎＳ２、ＣｕＩｎＴｅ２、ＡｇＡｌＳ２、ＡｇＡｌＳｅ２、ＡｇＡｌＴｅ２、ＡｇＧａＳ２、ＡｇＧａＳｅ２、ＡｇＧａＴｅ２、ＡｇＩｎＳ２、ＡｇＩｎＳｅ２、ＡｇＩｎＴｅ２など、たとえば、ＩＩ−ＩＶ−Ｖ２として、ＺｎＳｉＰ２、ＺｎＳｉＡｓ２、ＺｎＳｉＳｂ２、ＺｎＧｅＰ２、ＺｎＧｅＡｓ２、ＺｎＧｅＳｂ２、ＺｎＳｎＰ２、ＺｎＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｄＳｉＰ２、ＣｄＳｉＡｓ２、ＣｄＳｉＳｂ２、ＣｄＧｅＰ２、ＣｄＧｅＡｓ２、ＣｄＧｅＳｂ２、ＣｄＳｎＰ２、ＣｄＳｎＡｓ２、ＣｄＳｎＳｂ２などであり、これらの半導体も適用することができる。
【００４４】
光吸収層４５の上面は、受光面１２であり、絶縁層４４の上面４９とほぼ面一をなしている。したがって、受光面１２の表面積（受光面積）は、凹部２３の開口面積と一致している。また、凹部２３が断面視で下部電極４３よりも側方に張り出すように形成されているので、光吸収層４５の周縁部の下方には、絶縁層４４が存在している。
高抵抗バッファ層４６は、絶縁層４４および光吸収層４５上に形成されている。高抵抗バッファ層４６は、ＣｄＳ（硫化カドミウム）からなる。高抵抗バッファ層４６は、絶縁層４４の上面４９および光吸収層４５の上面（受光面１２）の全域を被覆している。高抵抗バッファ層４６の厚さは、たとえば、５００Å（５０ｎｍ）である。
【００４５】
上部電極１３は、高抵抗バッファ層４６上に積層されている。上部電極１３は、光透過性を有するＺｎＯ（酸化亜鉛）からなる。ＺｎＯには、Ｎ型の不純物（たとえば、Ｐ（リン）またはＡｓ（ヒ素））が添加されることにより導電性が付与されている。すなわち、上部電極１３は、導電性を有する透明電極である。上部電極１３の厚さは、たとえば、６０００Å（６００ｎｍ）である。また、上部電極１３は、電源取出電極１６および電源用ビアプラグ３７を介して負極電源配線３６と電気的に接続され（図３（ａ）参照）、信号取出電極１８および信号用ビアプラグ４１を介して負極信号配線４０と電気的に接続されている（図３（ｃ）参照）。
４．半導体装置の製造方法
図４Ａ〜図４Ｋは、図３に示す半導体装置の製造方法を示す模式断面図である。図４Ａ〜図４Ｋでは、太陽電池４およびイメージセンサ５を構成する光電変換素子１１を１つずつ示している。
【００４６】
上記半導体装置１の製造に際しては、まず、公知の素子集積技術によって半導体基板２上に各種回路素子２１が搭載される。続いて、公知の多層配線技術によって、層間膜１９および電源線６および信号線７が形成される。そして、図４Ａに示すように、第４層間膜２７を選択的にエッチングすることにより、第３配線３０の上面の一部を露出させるビアホール２２が貫通形成される。
【００４７】
図４Ｂに示すように、ＣＶＤ法により、ビアホール２２内を含む第４層間膜２７上に、Ｗからなる電極材料層５０が形成される。この電極材料層５０は、ビアホール２２内を埋め尽くすような厚さに形成される。
次に、図４Ｃに示すように、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition：マイクロ波プラズマ化学的気相成長）法により、電極材料層５０上に、犠牲層５１が積層される。具体的には、まず、電極材料層５０上に、ＴＥＯＳ（Tetraethoxisilane：テトラエトキシシラン）からなるエッチストップ層５２が形成される。次に、エッチストップ層５２上に、ＳｉＮ（窒化シリコン）からなるＳｉＮ層５３が形成される。エッチストップ層５２は、たとえば、厚さ３００Å（３０ｎｍ）に形成される。ＳｉＮ層５３は、後述する光吸収層４５の研磨量を考慮して、最終的に所望の厚さの光吸収層４５が得られるような厚さに形成される。光吸収層４５の厚さが１μｍである場合、ＳｉＮ層５３は、たとえば、１２０００Å（１．２μｍ）に形成される。
【００４８】
その後、図４Ｄに示すように、フォトリソグラフィにより、ＳｉＮ層５３上に、下部電極４３（図３参照）が形成されるべき部分を被覆するレジスト膜５４が形成される。
その後、図４Ｅに示すように、レジスト膜５４をマスクとして、犠牲層５１および電極材料層５０がエッチングされることにより、電極材料層５０が各画素単位の下部電極４３にパターニングされるとともに、ビアホール２２に埋設された電源用ビアプラグ３７および信号用ビアプラグ４１が得られる。下部電極４３の形成後、レジスト膜５４は除去される。
【００４９】
次いで、図４Ｆに示すように、ＣＶＤ法により、第４層間膜２７および犠牲層５１上に、絶縁層４４が積層される。絶縁層４４は、犠牲層５１および下部電極４３が除去された部分において、その上面が犠牲層５１の上面よりも高くなるように形成される。
その後、図４Ｇに示すように、ＣＭＰ法により、絶縁層４４が化学機械研磨される。この絶縁層４４の研磨は、絶縁層４４の上面４９と犠牲層５１の上面とが面一になるまで続けられる。
【００５０】
次に、図４Ｈに示すように、たとえば、ドライエッチングによってＳｉＮ層５３が除去される。これにより、絶縁層４４にその上面４９から掘り下がった形状の凹部２３が形成される。
続いて、図４Ｉに示すように、フッ酸を用いたウェットエッチングによって、エッチストップ層５２が除去される。このとき、絶縁層４４もエッチングされ、凹部２３の開口幅が広がり、凹部２３が断面視で下部電極４３よりも側方に張り出した形状となる。
【００５１】
その後、図４Ｊに示すように、ＭＢＥ法により、凹部２３内を含む絶縁層４４上に、光吸収層４５が形成される。光吸収層４５は、凹部２３を埋め尽くすような厚さに形成される。
次に、図４Ｋに示すように、ＣＭＰ法により、光吸収層４５が研磨される。この光吸収層４５の研磨は、光吸収層４５の上面（受光面１２）と絶縁層４４の上面４９とが面一になるまで行われる。
【００５２】
そして、スパッタ法により、絶縁層４４および光吸収層４５上に、高抵抗バッファ層４６、および上部電極１３が層間膜１９側からこの順に積層される。これにより、図３に示す半導体装置１が得られる。
この半導体装置１によれば、ＬＳＩ３が形成された半導体基板２上に層間膜１９が積層され、その層間膜１９を介してＬＳＩ３上に太陽電池４およびイメージセンサ５が積層して配置されている。ＬＳＩ３と、太陽電池４およびイメージセンサ５との積層配置は、光電変換素子１１の光吸収層４５が、カルコパイライト構造の化合物半導体からなることによって達成することができる。なぜならば、カルコパイライト構造の化合物半導体は、たとえば、３００℃〜４５０℃のＭＢＥ法によって形成できるので、光電変換素子１１の形成にあたって、ＬＳＩ３に対して与える影響を低減することができるためである。たとえば、第１配線２８〜第３配線３０などの溶融を防止することができるためである。
【００５３】
そして、ＬＳＩ３と、太陽電池４およびイメージセンサ５とを積層配置できるので、ＬＳＩ３と、太陽電池４およびイメージセンサ５との１チップ化を図ることができる。その結果、半導体装置１の大型化を抑制することができる。
また、ＬＳＩ３上に太陽電池４およびイメージセンサ５が積層配置されているため、層間膜１９上の配置エリアのほぼ全域を光電変換素子１１の受光面１２とすることができる。そのため、光電変換素子１１のサイズの設計自由度を広げることができる。そのため、太陽電池４およびイメージセンサ５を構成する各光電変換素子１１の開口率を、たとえば、８０％〜１００％にすることができる。その結果、光電変換素子１１の受光面積を十分に確保可能できるので、光電変換素子１１の量子効率の低下を抑制することができる。
【００５４】
そして、太陽電池４とＬＳＩ３とが電源線６を介して電気的に接続されている。そのため、太陽電池４側の光電変換素子１１の受光面１２から光が取り入れられると、その光エネルギによって、Ｎ型の上部電極１３中の電子が電源取出電極１６によって取り出され、負極電源配線３６を介してＬＳＩ３に供給される。太陽電池４が受光している間、電子が継続して供給されるので、光吸収層４５から順に正極電源配線３５、ＬＳＩ３、負極電源配線３６、電源取出電極１６および上部電極１３に至るように電流が流れる。これにより、ＬＳＩ３に電力が供給される。
【００５５】
したがって、ＬＳＩ３に対して別途電力を供給することなく、ＬＳＩ３を動作させることができる。また、電源装置を省略することができるので、半導体装置１を小型化することができる。
また、イメージセンサ５とＬＳＩ３とが信号線７を介して電気的に接続されている。そのため、イメージセンサ５側の光電変換素子１１の受光面１２から光が取り入れられると、その光エネルギによって発生する上部電極１３中の電子が電荷読出素子で電気信号に変換され、その後、信号取出電極１８によって取り出され、負極信号配線４０を介してＬＳＩ３に入力される。イメージセンサ５が受光している間、電気信号が継続して入力されるので、光吸収層４５から順に正極信号配線３９、ＬＳＩ３、負極信号配線４０、信号取出電極１８および上部電極１３に至るように電気信号が流れる。
【００５６】
そして、イメージセンサ５と太陽電池４とが併用されているので、ＬＳＩ３では、イメージセンサ５を構成する複数の光電変換素子１１から入力された信号を、太陽電池４から供給された電力によって処理することができる。これにより、イメージセンサ５に入力された光を画像情報として検出することができる。
さらに、光吸収層４５がＧａを含有していれば、光電変換素子１１の量子効率を向上させることができる。たとえば、８０％〜９０％程度の優れた量子効率を実現することができる。
【００５７】
また、この半導体装置１では、第４層間膜２７上に、下部電極４３が形成されている。また、第４層間膜２７上には、絶縁層４４が積層されている。絶縁層４４には、下部電極４３の上面４７をその底面４８に含む凹部２３が形成されている。凹部２３には、光吸収層４５が埋設されている。光吸収層４５は、ＣＩＧＳからなる。光吸収層４５上には、ＺｎＯからなる上部電極１３が形成されている。
【００５８】
光吸収層４５の上面は、受光面１２であり、この受光面１２は、絶縁層４４の上面４９と面一をなしている。したがって、受光面１２の表面積（受光面積）は、凹部２３の開口面積と一致している。したがって、凹部２３の開口面積をなるべく大きく取ることにより、受光面積の拡大を図ることができ、その受光面積の拡大による光吸収層４５の感度の向上を図ることができる。
【００５９】
また、光吸収層４５は、絶縁層４４に凹部２３を形成し、その凹部２３に光吸収層４５の材料であるＣＩＧＳを埋め込むことにより得られる。ＳｉＯ２などの絶縁材料からなる層に凹部を精密に形成する技術は確立されているので、各凹部２３間の間隔をなるべく小さくしつつ、各凹部２３のサイズが均一となるように、各凹部２３を精度よく形成することができる。そのため、各光吸収層４５のサイズにばらつきを生じることなく、そのサイズを大きく確保することができる。その結果、各光吸収層４５の感度の向上およびその均一化を図ることができる。
【００６０】
さらに、光吸収層４５をエッチングによりパターニングする工程を不要とすることができるので、そのパターニングのためのフォトリソグラフィ工程の省略による製造コストの低減を図ることができる。
また、光吸収層４５と上部電極１３との間には、高抵抗バッファ層４６が介在されている。光吸収層４５と上部電極１３とは、互いに異なる材料で構成されているので、それらの格子定数が異なる。よって、光吸収層４５上に上部電極１３が直接に積層されると、光吸収層４５および／または上部電極１３に格子定数の違いに起因する応力が生じ、格子欠陥が生じる場合がある。これらの間に高抵抗バッファ層４６が介在されることにより、格子定数の違いに起因する応力を緩和させることができるので、光吸収層４５および上部電極１３に格子欠陥が生じるのを防止することができる。
【００６１】
図５は、本発明の第２実施形態に係る半導体装置の模式断面図である。図５において、図３に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、同一の参照符号を付した各部の説明を省略する。
図１〜図３に示す半導体装置１では、光吸収層４５の上面（受光面１２）が絶縁層４４の上面４９とほぼ面一をなす平坦面となっている。これに対し、図５に示す半導体装置５５では、光吸収層４５の上面（受光面１２）に段差５６が形成されており、高抵抗バッファ層４６がその段差５６を被覆するように形成されている。具体的には、光吸収層４５の上面（受光面１２）の周縁部は、絶縁層４４の上面４９とほぼ面一をなし、光吸収層４５の上面の中央部分は、その周縁部よりも１段下がって形成されている。これにより、光吸収層４５の上面の周縁部と中央部分との間の部分に、段差５６が形成されている。
【００６２】
このような段差５６が形成されていることにより、受光面１２の面積は、凹部２３の開口幅よりも大きくなる。そのため、受光面１２の表面積（受光面積）を、凹部２３の開口面積よりも大きくすることができる（受光面積＞開口面積）。したがって、太陽電池４およびイメージセンサ５の感度をより向上させることができる。
段差５６を有する光吸収層４５は、たとえば、図４Ｊに示す工程の後、図４Ｋに示すＣＭＰ工程に代えて、光吸収層４５をエッチバックすることにより形成することができる。
【００６３】
図６は、本発明の第３実施形態に係る半導体装置の模式断面図である。図６において、図３に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、同一の参照符号を付した各部の説明を省略する。
図６に示す半導体装置５７では、光吸収層４５の上面（受光面１２）の中央部が絶縁層４４の上面４９とほぼ同じ高さに形成され、光吸収層４５の上面（受光面１２）の周縁部が中央部よりも１段下がって形成されることにより、光吸収層４５の上面に段差５８が形成されている。このような段差５８が形成されていることにより、受光面１２の面積は、凹部２３の開口幅よりも大きくなる。そのため、受光面１２の表面積（受光面積）を、凹部２３の開口面積よりも大きくすることができる（受光面積＞開口面積）。したがって、太陽電池４およびイメージセンサ５の感度をより向上させることができる。
【００６４】
このような段差５８を有する光吸収層４５は、たとえば、図４Ｊに示す工程において、光吸収層４５を凹部２３の中央部上で凹部２３の深さとほぼ同じ厚さとなるように形成し、図４Ｋに示すＣＭＰ工程に代えて、絶縁層４４上および各凹部２３内における光吸収層４５の周縁部の表層部分を除去することにより形成することができる。
＜第４実施形態＞
１．半導体装置の電気的構成
図７は、本発明の第４実施形態に係る半導体装置の電気的構成を示すブロック図である。
【００６５】
半導体装置６１は、半導体基板６２上に、ＬＳＩ６３と、太陽電池６４と、イメージセンサ６５とを混載している。
ＬＳＩ６３と太陽電池６４とは、電源回路としての電源線６６によって電気的に接続されている。これにより、ＬＳＩ６３−太陽電池６４間が、電源線６６を介して導電可能となる。そのため、太陽電池６４で受光されると、ＬＳＩ６３に電力が供給される。
【００６６】
また、ＬＳＩ６３とイメージセンサ６５とは、電源線６６とは絶縁された信号回路としての信号線６７によって電気的に接続されている。これにより、ＬＳＩ６３−イメージセンサ６５間が、信号線６７を介して導電可能となる。そのため、イメージセンサ６５で受光されると、受光により発生する電子がＣＭＯＳやＣＣＤなどの電荷読出素子（図示せず）によって電気信号に変換され、その電気信号がＬＳＩ６３に入力される。
２．半導体装置の平面構成
図８Ａは、本発明の第４実施形態に係る半導体装置の模式平面図である。図８Ｂは、図８Ａに示す半導体装置の要部拡大図である。
【００６７】
半導体装置６１は、平面視四角状に形成されている。半導体装置６１の表面は、窒化シリコンからなる表面保護膜６８によって被覆されている。
表面保護膜６８には、半導体装置６１の中央部を露出させる受光開口６９が形成されている。受光開口６９は、半導体装置６１と相似形の平面視四角形状に形成されており、その各辺が半導体装置６１の各辺と平行をなすように形成されている。この受光開口６９を介して、太陽電池６４およびイメージセンサ６５が、半導体装置６１の外部に面している。
【００６８】
受光開口６９を平面視長方形状の線対称となるように分割線７０によって２分割する場合、太陽電池６４およびイメージセンサ６５は、受光開口６９の一方領域（紙面右側の領域）および他方領域（紙面左側の領域）にそれぞれ配置され、分割線７０を挟んで隣接している。
太陽電池６４およびイメージセンサ６５は、互いに同じ構造の光電変換素子７１を複数有しており、それぞれ複数の光電変換素子７１が集合することによって構成されている。複数の光電変換素子７１は、受光開口６９全域にわたって行列状に整列して配置されている。各光電変換素子７１は、太陽電池６４側では、光エネルギを電力に変換する最小の発電単位（単位セル）であり、イメージセンサ６５側では、画像情報１画素である。
【００６９】
太陽電池６４とイメージセンサ６５とを区画する分割線７０は、太陽電池６４側の光電変換素子７１とイメージセンサ６５側の光電変換素子７１との間に設定される。
上記のように配置された複数の光電変換素子７１は、半導体装置６１の外部に面する部分が受光面７２となっている。全ての受光面７２は、１つの上部電極７３によって一体的に形成されている。すなわち、太陽電池６４およびイメージセンサ６５における受光側の電極は、太陽電池６４およびイメージセンサ６５の区別なく、全ての光電変換素子７１によって共有されている。
【００７０】
また、表面保護膜６８には、太陽電池６４とイメージセンサ６５との隣接方向（分割線７０に直交する方向）における受光開口６９の両側に、複数のパッド開口７４が受光開口６９と離隔して形成されている。複数のパッド開口７４は、それぞれ同数ずつ設けられ、分割線７０に平行な方向に等間隔に配置されている。
各パッド開口７４には、ＬＳＩ６３と電気的に接続された配線が露出している。受光開口６９の一方側に配列された複数のパッド開口７４のうちの一つは、電源線６６を露出させる電源用パッド開口７５である。そして、電源用パッド開口７５から露出する電源線６６は、受光開口６９と電源用パッド開口７５とに跨る電源取出電極７６（たとえば、Ａｌからなる。）によって、上部電極７３と電気的に接続されている。
【００７１】
一方、受光開口６９の他方側に配置された複数のパッド開口７４のうちの一つは、信号線６７を露出させる信号用パッド開口７７である。そして、信号用パッド開口７７から露出する信号線６７は、受光開口６９と信号用パッド開口７７とに跨る信号取出電極７８（たとえば、Ａｌからなる。）によって、上部電極７３と電気的に接続されている。
３．半導体装置の断面構成
図９は、本発明の第４実施形態に係る半導体装置の模式断面図であって、（ａ）は図８ＡのIＸａ−IＸａの切断線による切断面、（ｂ）は図８ＢのIＸｂ−IＸｂの切断線による切断面、および（ｃ）は図８ＡのIＸｃ−IＸｃの切断線による切断面をそれぞれ示している。
【００７２】
半導体装置６１において、上記したＬＳＩ６３、太陽電池６４およびイメージセンサ６５は、半導体基板６２上に積層配置されている。具体的には、半導体基板６２上にＬＳＩ６３が形成され、ＬＳＩ６３上には、層間膜７９が積層されている。そして、その層間膜７９上に、太陽電池６４およびイメージセンサ６５が互いに隣接して配置されている。これにより、太陽電池６４およびイメージセンサ６５は、層間膜７９を介してＬＳＩ６３上に積層されている。
【００７３】
半導体基板６２は、たとえば、シリコンからなる。半導体基板６２のサイズは、たとえば、２ｍｍ〜７ｍｍ角、厚さ２００μｍ〜７２５μｍである。
ＬＳＩ６３は、複数種の回路素子８１を備えている。複数種の回路素子８１は、たとえば、トランジスタ（Ｔｒ）、コンデンサ（Ｃ）、レジスタ（Ｒ）などを含んでいる。
層間膜７９は、酸化シリコンからなり、ＬＳＩ６３の側から順に第１層間膜８４、第２層間膜８５、第３層間膜８６および第４層間膜８７が積層された構造を有している。
【００７４】
各層間膜８４〜８６上には、第１層間膜８４の側から順にそれぞれ第１配線８８〜第３配線９０が形成されている。第１配線８８〜第３配線９０は、たとえば、Ａｌ（融点：約５００℃）からなる。
第１配線８８−第２配線８９間および第２配線８９−第３配線９０間は、それぞれ第２層間膜８５を貫通する第１ビアプラグ９１および第３層間膜８６を貫通する第２ビアプラグ９２によって電気的に接続されている。第１ビアプラグ９１および第２ビアプラグ９２は、たとえば、Ｗ（融点：約３４００℃）からなる。第１配線８８〜第３配線９０が第１層間膜８４〜第３層間膜８６に跨って電気的に接続されることによって、第１層間膜８４〜第３層間膜８６に跨る多層配線構造９３が形成されている。
【００７５】
多層配線構造９３は、太陽電池６４とＬＳＩ６３とを電気的に接続する電源線６６と、イメージセンサ６５とＬＳＩ６３とを電気的に接続する信号線６７とを少なくとも含み、これらの他には、たとえば、複数の回路素子８１間を電気的に接続し、ＬＳＩ６３の一部をなす素子間回路８０、ＬＳＩ６３から出力される信号を伝送する出力回路９４などを含む。
【００７６】
電源線６６は、正極電源配線９５と、負極電源配線９６とを有している。正極電源配線９５は、太陽電池６４の下方に配置されている。正極電源配線９５と太陽電池６４との間は電源用ビアプラグ９７によって電気的に接続され、正極電源配線９５とＬＳＩ６３との間は電源用コンタクトプラグ９８によって電気的に接続されている。電源用ビアプラグ９７および電源用コンタクトプラグ９８は、たとえば、Ｗ（融点：約３４００℃）からなる。
【００７７】
一方、負極電源配線９６は、太陽電池６４の側方に配置されている。負極電源配線９６と太陽電池６４との間は、上記電源取出電極７６および電源用ビアプラグ９７によって電気的に接続され、負極電源配線９６とＬＳＩ６３との間は電源用コンタクトプラグ９８によって電気的に接続されている。
信号線６７は、正極信号配線９９と、負極信号配線１００とを有している。正極信号配線９９は、イメージセンサ６５の下方に配置されている。正極信号配線９９とイメージセンサ６５との間は信号用ビアプラグ１０１によって電気的に接続され、正極信号配線９９とＬＳＩ６３との間は、信号用コンタクトプラグ１０２によって電気的に接続されている。信号用ビアプラグ１０１および信号用コンタクトプラグ１０２は、たとえば、Ｗ（融点：約３４００℃）からなる。
【００７８】
一方、負極信号配線１００は、イメージセンサ６５の側方に配置されている。負極信号配線１００とイメージセンサ６５との間は、上記信号取出電極７８および信号用ビアプラグ１０１によって電気的に接続され、負極信号配線１００とＬＳＩ６３との間は、信号用コンタクトプラグ１０２によって電気的に接続されている。
太陽電池６４およびイメージセンサ６５を構成する光電変換素子７１は、下部電極１０３と、光吸収層１０４と、酸化膜１０５と、バッファ層１０６と、上部電極７３とを備えている。
【００７９】
下部電極１０３は、たとえば、Ｍｏ（モリブデン）、Ｗ（タングステン）からなり、第４層間膜８７上に形成されている。下部電極１０３のうち太陽電池６４用は電源用ビアプラグ９７と電気的に接続され、イメージセンサ６５用は信号用ビアプラグ１０１と電気的に接続されている。また、下部電極１０３の厚さは、たとえば、４０００Åである。
光吸収層１０４は、Ｐ型のカルコパイライト構造の化合物半導体からなる。
【００８０】
カルコパイライト構造の化合物半導体として、好ましくは、Ｉ−ＩＩＩ−ＶＩ２型カルコパイライト構造のものが適用され、さらに好ましくは、Ｃｕ（Ｉｎｘ，Ｇａ（１−ｘ））Ｓｅ２（０≦ｘ≦１）で示されるＣＩＧＳ系半導体が適用される。とりわけ、Ｇａを含有すること（つまり、０≦ｘ＜１）が好ましい。
光吸収層１０４は、下部電極１０３の上面および側面を覆うように形成されている。また、光吸収層１０４の厚さ（第３層間膜８６の上面からの高さ）は、たとえば、１μｍである。また、光電変換素子７１の一つにおける光吸収層１０４と、その光電変換素子７１と隣接するものにおける光吸収層１０４との間には、たとえば、１μｍの隙間１０７が設けられている。
【００８１】
酸化膜１０５は、各光電変換素子７１の光吸収層１０４の上面を覆うとともに、互いに隣接する光吸収層１０４の隙間１０７に入り込むことによって、それらの光吸収層１０４を絶縁分離している。酸化膜１０５は、全ての光電変換素子７１の光吸収層１０４を覆うように一体的に形成されている。酸化膜１０５の厚さは、たとえば、４０００Åである。酸化膜１０５には、各光電変換素子７１の光吸収層１０４の上面を露出させる接合用開口１０８が形成されている。
【００８２】
バッファ層１０６は、たとえば、ＣｄＳ（硫化カドミウム）からなる。バッファ層１０６は、酸化膜１０５の表面および接合用開口１０８から露出する光吸収層１０４の上面を覆うように形成されている。バッファ層１０６の厚さは、たとえば、５０ｎｍである。
上部電極７３は、バッファ層１０６上に形成されており、受光開口６９から露出している。上部電極７３は、ノンドープＺｎＯ膜およびＮ型ＺｎＯ膜をこの順に積層した構造を有している。ノンドープＺｎＯ膜は、不純物が添加されておらず、Ｎ型ＺｎＯ膜よりも高抵抗である。
【００８３】
一方、Ｎ型ＺｎＯ膜は、光電変換素子７１の受光面７２をなし、Ｎ型不純物が添加されており（不純物濃度：１．５ｗｔ％）、導電性を有する透明電極である。また、ノンドープＺｎＯ膜の厚さは、たとえば、１０００Åであり、Ｎ型ＺｎＯ膜の厚さは、たとえば、５０００Åである。
このように、ノンドープＺｎＯ膜の厚さをＮ型ＺｎＯ膜の厚さよりも十分小さくすることによって、上部電極７３におけるＮ型ＺｎＯ膜と、Ｐ型の光吸収層１０４との間でＰＮ接合を形成することができる。また、上部電極７３は、電源取出電極７６および電源用ビアプラグ９７を介して負極電源配線９６と電気的に接続され（図９（ａ）参照）、信号取出電極７８および信号用ビアプラグ１０１を介して負極信号配線１００と電気的に接続されている（図９（ｃ）参照）。
４．半導体装置の製造方法
図１０Ａ〜図１０Ｉは、図９に示す半導体装置の製造方法を示す模式断面図である。図１０Ａ〜図１０Ｉでは、太陽電池６４およびイメージセンサ６５を構成する光電変換素子７１を１つずつ示している。
【００８４】
上記半導体装置６１の製造に際しては、まず、公知の素子集積技術によって半導体基板６２上に各種回路素子８１が搭載される。続いて、公知の多層配線技術によって、層間膜７９および電源線６６および信号線６７が形成される。そして、図１０Ａに示すように、第４層間膜８７にコンタクトホールが形成され、そのコンタクトホールを埋めるように、電源用ビアプラグ９７および信号用ビアプラグ１０１が同時に形成される。
【００８５】
次いで、図１０Ｂに示すように、たとえば、スパッタ法によって、第４層間膜８７上にＭｏ材料１０９（または、Ｗ材料）が堆積される。
次いで、図１０Ｃに示すように、公知のパターニング技術によって、Ｍｏ材料１０９（または、Ｗ材料）がパターニングされる。これにより、下部電極１０３が形成される。
次いで、図１０Ｄに示すように、たとえば、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル）法によって、３００℃〜４５０℃の条件下、カルコパイライト構造の化合物半導体が成長させられ、カルコパイライト薄膜１１０が形成される。このとき、各元素が所定の比率で供給される。たとえば、ＣＩＧＳ系半導体の場合には、Ｃｕ、Ｉｎ、ＧａおよびＳｅ元素が所定の比率で供給される。また、カルコパイライト薄膜１１０を形成するときのＰ型不純物としては、たとえば、Ｍｇを適用できる。
【００８６】
次いで、図１０Ｅに示すように、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）を用いて、カルコパイライト薄膜１１０が格子状にドライエッチングされる。これにより、隙間１０７が形成され、その隙間１０７によって区画される複数の光吸収層１０４が形成される。
次いで、図１０Ｆに示すように、たとえば、ＴＥＯＳを用いたプラズマＣＶＤ法によって、酸化シリコンからなる酸化膜１０５が形成される。
【００８７】
次いで、図１０Ｇに示すように、たとえば、公知のリソグラフィー技術およびエッチング技術によって、酸化膜１０５に接合用開口１０８が形成される。また、それと同時に、負極電源配線９６および負極信号配線１００を露出させる開口が形成される（図示を省略）。
次いで、図１０Ｈに示すように、たとえば、ＣＢＤ（Chemical Bath Deposition）法によって、ＣｄＳ材料が堆積される。これにより、バッファ層１０６が形成される。
【００８８】
次いで、図１０Ｉに示すように、たとえば、スパッタ法によって、ノンドープＺｎＯ膜およびＮ型ＺｎＯ膜がこの順に堆積される。続いて、堆積された薄膜の不要部分（上部電極７３以外の部分）がエッチングによって除去される。これにより、上部電極７３が形成されて、各光電変換素子７１が形成される。
その後は、図示を省略するが、たとえば、スパッタ法によってＡｌが堆積され、その後、そのＡｌがパターニングされることによって、電源取出電極７６および信号取出電極７８が形成される。そして、表面保護膜６８が形成され、受光開口６９およびパッド開口７４（電源用パッド開口７５および信号用パッド開口７７）が形成される。
【００８９】
以上の工程を得て、半導体装置６１が得られる。
この半導体装置６１によれば、ＬＳＩ６３が形成された半導体基板６２上に層間膜７９が積層され、その層間膜７９を介してＬＳＩ６３上に太陽電池６４およびイメージセンサ６５が積層して配置されている。ＬＳＩ６３と、太陽電池６４およびイメージセンサ６５との積層配置は、光電変換素子７１の光吸収層１０４が、カルコパイライト構造の化合物半導体からなることによって達成することができる。なぜならば、カルコパイライト構造の化合物半導体は、たとえば、３００℃〜４５０℃のＭＢＥ法によって形成できるので、光電変換素子７１の形成にあたって、ＬＳＩ６３に対して与える影響を低減することができるためである。たとえば、第１配線８８〜第３配線９０などの溶融を防止することができるためである。
【００９０】
そして、ＬＳＩ６３と、太陽電池６４およびイメージセンサ６５とを積層配置できるので、ＬＳＩ６３と、太陽電池６４およびイメージセンサ６５との１チップ化を図ることができる。その結果、半導体装置６１の大型化を抑制することができる。
また、ＬＳＩ６３上に太陽電池６４およびイメージセンサ６５が積層配置されているため、層間膜７９上の配置エリアのほぼ全域を光電変換素子７１の受光面７２とすることができる。そのため、光電変換素子７１のサイズの設計自由度を広げることができる。そのため、太陽電池６４およびイメージセンサ６５を構成する各光電変換素子７１の開口率を、たとえば、８０％〜１００％にすることができる。その結果、光電変換素子７１の受光面積を十分に確保可能できるので、光電変換素子７１の量子効率の低下を抑制することができる。
【００９１】
そして、太陽電池６４とＬＳＩ６３とが電源線６６を介して電気的に接続されている。そのため、太陽電池６４側の光電変換素子７１の受光面７２から光が取り入れられると、その光エネルギによって、Ｎ型の上部電極７３中の電子が電源取出電極７６によって取り出され、負極電源配線９６を介してＬＳＩ６３に供給される。太陽電池６４が受光している間、電子が継続して供給されるので、光吸収層１０４から順に正極電源配線９５、ＬＳＩ６３、負極電源配線９６、電源取出電極７６および上部電極７３に至るように電流が流れる。これにより、ＬＳＩ６３に電力が供給される。
【００９２】
したがって、ＬＳＩ６３に対して別途電力を供給することなく、ＬＳＩ６３を動作させることができる。また、電源装置を省略することができるので、半導体装置６１を小型化することができる。
また、イメージセンサ６５とＬＳＩ６３とが信号線６７を介して電気的に接続されている。そのため、イメージセンサ６５側の光電変換素子７１の受光面７２から光が取り入れられると、その光エネルギによって発生する上部電極７３中の電子が電荷読出素子で電気信号に変換され、その後、信号取出電極７８によって取り出され、負極信号配線１００を介してＬＳＩ６３に入力される。イメージセンサ６５が受光している間、電気信号が継続して入力されるので、光吸収層１０４から順に正極信号配線９９、ＬＳＩ６３、負極信号配線１００、信号取出電極７８および上部電極７３に至るように電気信号が流れる。
【００９３】
そして、イメージセンサ６５と太陽電池６４とが併用されているので、ＬＳＩ６３では、イメージセンサ６５を構成する複数の光電変換素子７１から入力された信号を、太陽電池６４から供給された電力によって処理することができる。これにより、イメージセンサ６５に入力された光を画像情報として検出することができる。
さらに、光吸収層１０４がＧａを含有していれば、光電変換素子７１の量子効率を向上させることができる。たとえば、８０％〜９０％程度の優れた量子効率を実現することができる。
【００９４】
なお、この実施形態では、図１０Ｅに示す工程において、光吸収層１０４は、エッチングにより各画素単位に切り分けられる。これにより、各光吸収層１０４間の間隔が決定される。この方法では、光吸収層１０４を各画素単位に切り分ける際に、アスペクト比を一定以上に高めるような微細加工をすることが困難である。そのため、切り分けられた各光吸収層１０４間の間隔が大きくなり、光吸収層１０４の上面の表面積が小さくなりやすい。
【００９５】
また、図１０Ｇに示す工程では、光吸収層１０４に対する酸化膜１０５に形成される接合用開口１０８の位置ずれを考慮して、接合用開口１０８は、光吸収層１０４の周縁に対してマージンをとって形成される。そのため、光吸収層１０４における接合用開口１０８から露出する面（受光面）は、光吸収層１０４の上面よりも小さい。
このように、この半導体装置６１では、光吸収層１０４の上面の表面積が小さくなりやすいうえに、受光面が光吸収層１０４上面よりもさらに小さいので、各光吸収層１０４の感度が、第１〜第３の実施形態の各光吸収層４５の感度よりも低い。
【００９６】
また、光吸収層１０４を各画素単位に切り分ける際のエッチング工程は、いわゆるドライエッチング工程である。すなわち、光吸収層１０４の表面に粒子を衝突させることにより、光吸収層１０４が物理的にエッチングされるので、光吸収層１０４の側面（エッチングにより形成される面）が荒れやすい。その結果、各光吸収層１０４のサイズにばらつきが生じ、これに起因して各光吸収層１０４間で感度のばらつきが生じやすい。
【００９７】
さらに、太陽電池６４およびイメージセンサ６５を製造するためには、少なくとも３度のフォトリソグラフィ工程を必要とする。そのため、第１〜第３の実施形態の太陽電池４およびイメージセンサ５よりも製造コストが高くつく。
これらの結果、第１〜第３実施形態の半導体装置１と、第４実施形態の半導体装置６１とを比較すると、前者の方が、光吸収層４５の感度の向上およびその均一化、ならびに製造コストの低減を図ることができる。
【００９８】
以上、本発明の実施形態について説明したが、本発明は他の形態で実施することもできる。ことができる。
たとえば、半導体装置１，６１は、それぞれ図１１（第５実施形態）および図１２（第６実施形態）に示すように、イメージセンサ５，６５を備えていなくてもよい。すなわち、複数の光電変換素子１１，７１が、太陽電池４，６４のみを構成していてもよい。また、それとは逆に、複数の光電変換素子１１，７１が、イメージセンサ５，６５のみを構成していてもよい。
【００９９】
また、半導体基板２，６２上に形成される集積回路は、ＬＳＩに限らず、たとえば、ＳＳＩ、ＭＳＩ、ＶＬＳＩ、ＵＬＳＩなどであってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【０１００】
１ 半導体装置
２ 半導体基板
３ ＬＳＩ
４ 太陽電池
５ イメージセンサ
６ 電源線
７ 信号線
１１ 光電変換素子
１２ 受光面
１３ 上部電極
２３ 凹部
２７ 第４層間膜
４３ 下部電極
４４ 絶縁層
４５ 光吸収層
４６ 高抵抗バッファ層
４７ （下部電極の）上面
４８ （凹部の）底面
５０ 電極材料層
５１ 犠牲層
５５ 半導体装置
５６ 段差
５７ 半導体装置
５８ 段差
６１ 半導体装置
６２ 半導体基板
６３ ＬＳＩ
６４ 太陽電池
６５ イメージセンサ
６６ 電源線
６７ 信号線
７１ 光電変換素子
１０４ 光吸収層
【技術分野】
【０００１】
本発明は、光電変換素子と集積回路とを混載する半導体装置、およびカルコパイライト系化合物半導体を光吸収層の材料として用いた光電変換装置およびその製造方法に関する。
【背景技術】
【０００２】
たとえば、外部からの電力供給を必要としない自己発電可能な半導体装置として、太陽電池とＬＳＩとを混載した半導体装置が知られている。
この種の半導体装置では、太陽電池チップとＬＳＩチップとが基板上に並べて設置され、配線によって電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１３４５７７号公報
【特許文献２】国際公開ＷＯ２００８／０９３８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような設置形態は、２つのチップ（太陽電池チップおよびＬＳＩチップ）の搭載スペースを有する基板を使用するため、装置の大型化を余儀なくさせる。
その一方で、半導体装置などの電子デバイスの分野では、サイズの縮小化が近年要求されている。サイズの制約に準拠する目的で、各チップサイズを縮小化すると、それに伴なって太陽電池の受光面積が小さくなるので、太陽電池の量子効率が低下する。したがって、２つのチップを並べて設置するのではなく、別の設置形態を検討する必要がある。
【０００５】
別の設置形態の一つとして、太陽電池とＬＳＩとの積層配置が挙げられる。
太陽電池とＬＳＩとを積層する場合、太陽電池の受光面を確保する観点から、まず、ＬＳＩを半導体基板上に形成し、そのＬＳＩ上に太陽電池を積層することによって、太陽電池を半導体装置の最表層に配置する必要がある。
しかし、太陽電池を単に積層するだけでは、ＬＳＩに悪影響を与える場合がある。たとえば、シリコン薄膜を用いて太陽電池を形成する場合、シリコン薄膜の成膜にあたって、基板が１４００℃程度まで加熱される。そのため、先立って作製されるＬＳＩの配線が溶融するといった不具合が発生する。
【０００６】
そして、この種の不具合は、たとえば、イメージセンサなど、他の光電変換素子とＬＳＩとを積層する場合にも生じる。
本発明の目的は、光電変換素子の量子効率の低下と集積回路に与える影響とが少なく、光電変換素子と集積回路とを積層することができる半導体装置を提供することである。
また、本発明の他の目的は、光吸収層の感度の向上およびその均一化、ならびに製造コストの低減を図ることができる、光電変換装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するための本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された集積回路と、前記集積回路上に積層され、カルコパイライト構造の化合物半導体からなる光吸収層を有する光電変換素子とを含む。
この構成によれば、半導体基板上に集積回路が形成され、その集積回路上に光電変換素子が積層して配置されている。このような集積回路と光電変換素子との積層配置は、光電変換素子の光吸収層が、カルコパイライト構造の化合物半導体からなることによって達成することができる。なぜならば、カルコパイライト構造の化合物半導体は、たとえば、４００℃未満の比較的低温で成長させることができ、光電変換素子の形成にあたって、集積回路に対して与える影響を低減することができるためである。
【０００８】
そして、集積回路と光電変換素子とを積層配置できるので、集積回路と光電変換素子との１チップ化を図ることができる。その結果、半導体装置の大型化を抑制することができる。
また、集積回路上に光電変換素子が積層配置されているため、その配置エリアのほぼ全域を光電変換素子の受光面とすることができる。そのため、受光面積を十分に確保可能な光電変換素子を設計することができるので、光電変換素子の量子効率の低下を抑制することができる。
【０００９】
また、前記半導体装置では、複数の前記光電変換素子によって太陽電池が構成されており、前記太陽電池と前記集積回路とを電気的に接続する電源回路をさらに含んでいてもよい。
この構成では、太陽電池と集積回路とが電源回路を介して電気的に接続されている。そのため、太陽電池で受光されると、集積回路に電力が供給される。よって、集積回路に対して別途電力を供給することなく、太陽電池からの電力を利用して集積回路を動作させることができる。また、電源装置を省略することができるので、半導体装置を小型化することができる。
【００１０】
また、前記半導体装置では、複数の前記光電変換素子によってイメージセンサが構成されており、前記イメージセンサと前記集積回路とを電気的に接続する信号回路をさらに含んでいてもよい。
この構成では、イメージセンサと集積回路とが信号回路を介して電気的に接続されている。そのため、イメージセンサで受光されると、集積回路に電気信号が入力される。そして、集積回路では、複数の素子から入力された信号を処理することによって、イメージセンサに入力された光を画像情報として検出することができる。
【００１１】
また、イメージセンサが太陽電池と併用される場合には、イメージセンサから入力された信号を、太陽電池から供給された電力によって処理することができる。
また、前記半導体装置では、前記光吸収層が、Ｇａを含有していることが好ましい。
この構成では、光吸収層がＧａを含有しているので、光電変換素子の量子効率を向上させることができる。
【００１２】
また、前記半導体装置では、前記光電変換素子は、第１絶縁層と、前記第１絶縁層上に形成された下部電極と、前記第１絶縁層上に積層され、前記下部電極の上面をその底面に含む凹部を有する第２絶縁層とを含んでいてもよい。その場合、前記光吸収層は、前記凹部に埋設され、その上面が受光面であり、その前記光吸収層上には、光透過性材料からなる上部電極が形成されている。そして、前記受光面の表面積は、前記凹部の開口面積以上である。言い換えれば、前記受光面の表面積は、平面視における前記凹部の面積（平面積）以上である。
【００１３】
この構成によれば、第１絶縁層上に、下部電極が形成されている。また、第１絶縁層上には、第２絶縁層が積層されている。第２絶縁層には、下部電極の上面をその底面に含む凹部が形成されている。凹部には、光吸収層が埋設されている。光吸収層は、カルコパイライト系化合物半導体からなる。光吸収層上には、光透過性材料からなる上部電極が形成されている。
【００１４】
光吸収層の上面は、受光面となり、その受光面の表面積（受光面積）は、凹部の開口面積以上である。したがって、凹部の開口面積をなるべく大きく取ることにより、受光面積の拡大を図ることができ、その受光面積の拡大による光吸収層の感度の向上を図ることができる。
また、光吸収層は、第２絶縁層に凹部を形成し、その凹部に光吸収層の材料であるカルコパイライト系化合物半導体を埋め込むことにより得られる。ＳｉＯ２などの絶縁材料からなる層に凹部を精密に形成する技術は確立されているので、各凹部間の間隔をなるべく小さくしつつ、各凹部のサイズが均一となるように、各凹部を精度よく形成することができる。そのため、各光吸収層のサイズにばらつきを生じることなく、そのサイズを大きく確保することができる。その結果、各光吸収層の感度の向上およびその均一化を図ることができる。
【００１５】
さらに、光吸収層をエッチングによりパターニングする工程を不要とすることができるので、そのパターニングのためのフォトリソグラフィ工程の省略による製造コストの低減を図ることができる。
また、前記半導体装置は、前記凹部の開口面積が、前記下部電極の上面の面積よりも大きく、前記凹部の底面が、前記下部電極の上面の全域を含む構成であってもよい。これにより、下部電極の上面の表面積よりも受光面の表面積を大きくすることができるので、光吸収層の感度をさらに向上させることができる。
【００１６】
また、前記半導体装置では、前記受光面が、前記第２絶縁層の上面と面一をなしていてもよい。この場合、開口面積と受光面積とが一致する。この受光面を有する光吸収層は、凹部内を光吸収層の材料で埋め尽くし、第２絶縁層の上面が露出するまで光吸収層を化学機械研磨することにより形成することができる。
また、前記光吸収層と前記上部電極との間には、バッファ層が介在されることが好ましい。光吸収層と上部電極とは、互いに異なる材料で構成されているので、それらの格子定数が異なる。よって、光吸収層上に上部電極が直接に積層されると、光吸収層および／または上部電極に格子定数の違いに起因する応力が生じ、格子欠陥が生じる場合がある。これらの間にバッファ層が介在されることにより、格子定数の違いに起因する応力を緩和させることができるので、光吸収層および上部電極に格子欠陥が生じるのを防止することができる。
【００１７】
また、前記受光面には、前記受光面の周縁部と、その周縁部に取り囲まれる中央部分との間に段差が形成されていることが好ましい。段差が形成されていることにより、受光面の面積は、凹部の開口幅よりも大きくなる。したがって、光電変換素子の感度をより向上させることができる。
また、前記段差は、前記受光面の前記中央部分が前記受光面の前記周縁部よりも１段下がることにより形成されていてもよい。
【００１８】
また、本発明の光電変換装置は、第１絶縁層と、前記第１絶縁層上に形成された下部電極と、前記第１絶縁層上に積層され、前記下部電極の上面をその底面に含む凹部を有する第２絶縁層と、前記凹部に埋設され、カルコパイライト系化合物半導体からなり、その上面が受光面である光吸収層と、前記光吸収層上に形成され、光透過性材料からなる上部電極とを含む。そして、前記受光面の表面積は、前記凹部の開口面積以上である。言い換えれば、前記受光面の表面積は、平面視における前記凹部の面積（平面積）以上である。
【００１９】
この光電変換装置では、第１絶縁層上に、下部電極が形成されている。また、第１絶縁層上には、第２絶縁層が積層されている。第２絶縁層には、下部電極の上面をその底面に含む凹部が形成されている。凹部には、光吸収層が埋設されている。光吸収層は、カルコパイライト系化合物半導体からなる。光吸収層上には、光透過性材料からなる上部電極が形成されている。
【００２０】
光吸収層の上面は、受光面となり、その受光面の表面積（受光面積）は、凹部の開口面積以上である。したがって、凹部の開口面積をなるべく大きく取ることにより、受光面積の拡大を図ることができ、その受光面積の拡大による光吸収層の感度の向上を図ることができる。
また、光吸収層は、第２絶縁層に凹部を形成し、その凹部に光吸収層の材料であるカルコパイライト系化合物半導体を埋め込むことにより得られる。ＳｉＯ２などの絶縁材料からなる層に凹部を精密に形成する技術は確立されているので、各凹部間の間隔をなるべく小さくしつつ、各凹部のサイズが均一となるように、各凹部を精度よく形成することができる。そのため、各光吸収層のサイズにばらつきを生じることなく、そのサイズを大きく確保することができる。その結果、各光吸収層の感度の向上およびその均一化を図ることができる。
【００２１】
さらに、光吸収層をエッチングによりパターニングする工程を不要とすることができるので、そのパターニングのためのフォトリソグラフィ工程の省略による製造コストの低減を図ることができる。
また、前記光電変換装置は、前記凹部の開口面積が、前記下部電極の上面の面積よりも大きく、前記凹部の底面が、前記下部電極の上面の全域を含む構成であってもよい。これにより、下部電極の上面の表面積よりも受光面の表面積を大きくすることができるので、光吸収層の感度をさらに向上させることができる。
【００２２】
また、前記光電変換装置では、前記受光面が、前記第２絶縁層の上面と面一をなしていてもよい。この場合、開口面積と受光面積とが一致する。この受光面を有する光吸収層は、凹部内を光吸収層の材料で埋め尽くし、第２絶縁層の上面が露出するまで光吸収層を化学機械研磨することにより形成することができる。
また、前記光吸収層と前記上部電極との間には、バッファ層が介在されることが好ましい。光吸収層と上部電極とは、互いに異なる材料で構成されているので、それらの格子定数が異なる。よって、光吸収層上に上部電極が直接に積層されると、光吸収層および／または上部電極に格子定数の違いに起因する応力が生じ、格子欠陥が生じる場合がある。これらの間にバッファ層が介在されることにより、格子定数の違いに起因する応力を緩和させることができるので、光吸収層および上部電極に格子欠陥が生じるのを防止することができる。
【００２３】
前記光電変換装置は、本発明の光電変換装置の製造方法により製造することができる。具体的には、第１絶縁層上に下部電極の材料からなる電極材料層を積層する工程と、前記電極材料層上に犠牲層を積層する工程と、フォトリソグラフィおよびエッチングにより、前記犠牲層および前記電極材料層を選択的に除去する工程と、前記第１絶縁層上に、少なくとも前記犠牲層および前記電極材料層の除去された部分が前記犠牲層の上面まで埋め尽くされるように、第２絶縁層を形成する工程と、前記第２絶縁層を化学機械研磨し、前記犠牲層の上面を前記第２絶縁層の上面と面一をなす状態に露出させる工程と、前記第２絶縁層の化学機械研磨の後、等方性エッチングにより、前記犠牲層を除去する工程と、前記犠牲層の除去により前記第２絶縁層に形成される凹部内を埋め尽くすように、カルコパイライト系化合物半導体を堆積させる工程と、前記カルコパイライト系化合物半導体の堆積層を化学機械研磨し、前記凹部内に埋設された光吸収層を形成する工程とを含む製造方法により製造することができる。
【００２４】
この方法によれば、光電変換装置を形成するために行われるフォトリソグラフィ工程が１回ですむ。よって、従来の光電変換装置の製造方法と比較して、製造工程の簡素化および製造コストの低減を図ることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態に係る半導体装置の電気的構成を示すブロック図である。
【図２Ａ】本発明の第１実施形態に係る半導体装置の模式平面図である。
【図２Ｂ】図２Ａに示す半導体装置の要部拡大図である。
【図３】本発明の第１実施形態に係る半導体装置の模式断面図であって、（ａ）は図２ＡのIIIａ−IIIａの切断線による切断面、（ｂ）は図２ＢのIIIｂ−IIIｂの切断線による切断面、および（ｃ）は図２ＡのIIIｃ−IIIｃの切断線による切断面をそれぞれ示している。
【図４Ａ】図３に示す半導体装置の製造方法を示す模式断面図である。
【図４Ｂ】図４Ａの次の工程を示す模式断面図である。
【図４Ｃ】図４Ｂの次の工程を示す模式断面図である。
【図４Ｄ】図４Ｃの次の工程を示す模式断面図である。
【図４Ｅ】図４Ｄの次の工程を示す模式断面図である。
【図４Ｆ】図４Ｅの次の工程を示す模式断面図である。
【図４Ｇ】図４Ｆの次の工程を示す模式断面図である。
【図４Ｈ】図４Ｇの次の工程を示す模式断面図である。
【図４Ｉ】図４Ｈの次の工程を示す模式断面図である。
【図４Ｊ】図４Ｉの次の工程を示す模式断面図である。
【図４Ｋ】図４Ｊの次の工程を示す模式断面図である。
【図５】本発明の第２実施形態に係る半導体装置の模式断面図である。
【図６】本発明の第３実施形態に係る半導体装置の模式断面図である。
【図７】本発明の第４実施形態に係る半導体装置の電気的構成を示すブロック図である。
【図８Ａ】本発明の第４実施形態に係る半導体装置の模式平面図である。
【図８Ｂ】図８Ａに示す半導体装置の要部拡大図である。
【図９】本発明の第４実施形態に係る半導体装置の模式断面図であって、（ａ）は図８ＡのIＸａ−IＸａの切断線による切断面、（ｂ）は図８ＢのIＸｂ−IＸｂの切断線による切断面、および（ｃ）は図８ＡのIＸｃ−IＸｃの切断線による切断面をそれぞれ示している。
【図１０Ａ】図９に示す半導体装置の製造方法を示す模式断面図である。
【図１０Ｂ】図１０Ａの次の工程を示す模式断面図である。
【図１０Ｃ】図１０Ｂの次の工程を示す模式断面図である。
【図１０Ｄ】図１０Ｃの次の工程を示す模式断面図である。
【図１０Ｅ】図１０Ｄの次の工程を示す模式断面図である。
【図１０Ｆ】図１０Ｅの次の工程を示す模式断面図である。
【図１０Ｇ】図１０Ｆの次の工程を示す模式断面図である。
【図１０Ｈ】図１０Ｇの次の工程を示す模式断面図である。
【図１０Ｉ】図１０Ｈの次の工程を示す模式断面図である。
【図１１】本発明の第５実施形態に係る半導体装置の模式平面図である。
【図１２】本発明の第６実施形態に係る半導体装置の模式平面図である。
【発明を実施するための形態】
【００２６】
＜第１〜第３実施形態＞
１．半導体装置の電気的構成
図１は、本発明の一実施形態に係る半導体装置の電気的構成を示すブロック図である。
半導体装置１は、半導体基板２上に、集積回路としてのＬＳＩ３と、太陽電池４と、イメージセンサ５とを混載している。
【００２７】
ＬＳＩ３と太陽電池４とは、電源回路としての電源線６によって電気的に接続されている。これにより、ＬＳＩ３−太陽電池４間が、電源線６を介して導電可能となる。そのため、太陽電池４で受光されると、ＬＳＩ３に電力が供給される。
また、ＬＳＩ３とイメージセンサ５とは、電源線６とは絶縁された信号回路としての信号線７によって電気的に接続されている。これにより、ＬＳＩ３−イメージセンサ５間が、信号線７を介して導電可能となる。そのため、イメージセンサ５で受光されると、受光により発生する電子がＣＭＯＳやＣＣＤなどの電荷読出素子（図示せず）によって電気信号に変換され、その電気信号がＬＳＩ３に入力される。
２．半導体装置の平面構成
図２Ａは、本発明の第１実施形態に係る半導体装置の模式平面図である。図２Ｂは、図２Ａに示す半導体装置の要部拡大図である。
【００２８】
半導体装置１は、平面視四角状に形成されている。半導体装置１の表面は、窒化シリコンからなる表面保護膜８によって被覆されている。
表面保護膜８には、半導体装置１の中央部を露出させる受光開口９が形成されている。受光開口９は、半導体装置１と相似形の平面視四角形状に形成されており、その各辺が半導体装置１の各辺と平行をなすように形成されている。この受光開口９を介して、太陽電池４およびイメージセンサ５が、半導体装置１の外部に面している。
【００２９】
受光開口９を平面視長方形状の線対称となるように分割線１０によって２分割する場合、太陽電池４およびイメージセンサ５は、受光開口９の一方領域（紙面右側の領域）および他方領域（紙面左側の領域）にそれぞれ配置され、分割線１０を挟んで隣接している。
太陽電池４およびイメージセンサ５は、互いに同じ構造の光電変換素子１１を複数有しており、それぞれ複数の光電変換素子１１が集合することによって構成されている。複数の光電変換素子１１は、受光開口９全域にわたって行列状に整列して配置されている。各光電変換素子１１は、太陽電池４側では、光エネルギを電力に変換する最小の発電単位（単位セル）であり、イメージセンサ５側では、画像情報１画素である。
【００３０】
太陽電池４とイメージセンサ５とを区画する分割線１０は、太陽電池４側の光電変換素子１１とイメージセンサ５側の光電変換素子１１との間に設定される。
上記のように配置された複数の光電変換素子１１はそれぞれ、半導体装置１の外部に面する部分に受光面１２を有している。全ての受光面１２は、１つの上部電極１３によって一体的に覆われている。すなわち、太陽電池４およびイメージセンサ５における受光側の電極（上部電極１３）は、太陽電池４およびイメージセンサ５の区別なく、全ての光電変換素子１１によって共有されている。
【００３１】
また、表面保護膜８には、太陽電池４とイメージセンサ５との隣接方向（分割線１０に直交する方向）における受光開口９の両側に、複数のパッド開口１４が受光開口９と離隔して形成されている。複数のパッド開口１４は、それぞれ同数ずつ設けられ、分割線１０に平行な方向に等間隔に配置されている。
各パッド開口１４には、ＬＳＩ３と電気的に接続された配線が露出している。受光開口９の一方側に配列された複数のパッド開口１４のうちの一つは、電源線６を露出させる電源用パッド開口１５である。そして、電源用パッド開口１５から露出する電源線６は、受光開口９と電源用パッド開口１５とに跨る電源取出電極１６（たとえば、Ａｌからなる。）によって、上部電極１３と電気的に接続されている。
【００３２】
一方、受光開口９の他方側に配置された複数のパッド開口１４のうちの一つは、信号線７を露出させる信号用パッド開口１７である。そして、信号用パッド開口１７から露出する信号線７は、受光開口９と信号用パッド開口１７とに跨る信号取出電極１８（たとえば、Ａｌからなる。）によって、上部電極１３と電気的に接続されている。
３．半導体装置の断面構成
図３は、本発明の第１実施形態に係る半導体装置の模式断面図であって、（ａ）は図２ＡのIIIａ−IIIａの切断線による切断面、（ｂ）は図２ＢのIIIｂ−IIIｂの切断線による切断面、および（ｃ）は図２ＡのIIIｃ−IIIｃの切断線による切断面をそれぞれ示している。
【００３３】
半導体装置１において、上記したＬＳＩ３、太陽電池４およびイメージセンサ５は、半導体基板２上に積層配置されている。具体的には、半導体基板２上にＬＳＩ３が形成され、ＬＳＩ３上には、層間膜１９が積層されている。そして、その層間膜１９上に、太陽電池４およびイメージセンサ５が互いに隣接して配置されている。これにより、太陽電池４およびイメージセンサ５は、層間膜１９を介してＬＳＩ３上に積層されている。
【００３４】
半導体基板２は、たとえば、シリコンからなる。半導体基板２のサイズは、たとえば、２ｍｍ〜７ｍｍ角、厚さ２００μｍ〜７２５μｍである。
ＬＳＩ３は、複数種の回路素子２１を備えている。複数種の回路素子２１は、たとえば、トランジスタ（Ｔｒ）、コンデンサ（Ｃ）、レジスタ（Ｒ）などを含んでいる。
層間膜１９は、酸化シリコンからなり、ＬＳＩ３の側から順に第１層間膜２４、第２層間膜２５、第３層間膜２６および第１絶縁層としての第４層間膜２７が積層された構造を有している。
【００３５】
各層間膜２４〜２６上には、第１層間膜２４の側から順にそれぞれ第１配線２８〜第３配線３０が形成されている。第１配線２８〜第３配線３０は、たとえば、Ａｌ（融点：約５００℃）からなる。
第１配線２８−第２配線２９間および第２配線２９−第３配線３０間は、それぞれ第２層間膜２５を貫通する第１ビアプラグ３１および第３層間膜２６を貫通する第２ビアプラグ３２によって電気的に接続されている。第１ビアプラグ３１および第２ビアプラグ３２は、たとえば、Ｗ（融点：約３４００℃）からなる。第１配線２８〜第３配線３０が第１層間膜２４〜第３層間膜２６に跨って電気的に接続されることによって、第１層間膜２４〜第３層間膜２６に跨る多層配線構造３３が形成されている。
【００３６】
多層配線構造３３は、太陽電池４とＬＳＩ３とを電気的に接続する電源線６と、イメージセンサ５とＬＳＩ３とを電気的に接続する信号線７とを少なくとも含み、これらの他には、たとえば、複数の回路素子２１間を電気的に接続し、ＬＳＩ３の一部をなす素子間回路２０、ＬＳＩ３から出力される信号を伝送する出力回路３４などを含む。
電源線６は、正極電源配線３５と、負極電源配線３６とを有している。正極電源配線３５は、太陽電池４の下方に配置されている。正極電源配線３５と太陽電池４との間は電源用ビアプラグ３７によって電気的に接続され、正極電源配線３５とＬＳＩ３との間は電源用コンタクトプラグ３８によって電気的に接続されている。電源用ビアプラグ３７および電源用コンタクトプラグ３８は、たとえば、Ｗ（融点：約３４００℃）からなる。
【００３７】
一方、負極電源配線３６は、太陽電池４の側方に配置されている。負極電源配線３６と太陽電池４との間は、電源取出電極１６および電源用ビアプラグ３７によって電気的に接続され、負極電源配線３６とＬＳＩ３との間は電源用コンタクトプラグ３８によって電気的に接続されている。
信号線７は、正極信号配線３９と、負極信号配線４０とを有している。正極信号配線３９は、イメージセンサ５の下方に配置されている。正極信号配線３９とイメージセンサ５との間は信号用ビアプラグ４１によって電気的に接続され、正極信号配線３９とＬＳＩ３との間は、信号用コンタクトプラグ４２によって電気的に接続されている。信号用ビアプラグ４１および信号用コンタクトプラグ４２は、たとえば、Ｗ（融点：約３４００℃）からなる。
【００３８】
一方、負極信号配線４０は、イメージセンサ５の側方に配置されている。負極信号配線４０とイメージセンサ５との間は、上記信号取出電極１８および信号用ビアプラグ４１によって電気的に接続され、負極信号配線４０とＬＳＩ３との間は、信号用コンタクトプラグ４２によって電気的に接続されている。
太陽電池４およびイメージセンサ５を構成する光電変換素子１１は、下部電極４３と、第２絶縁層としての絶縁層４４と、光吸収層４５と、高抵抗バッファ層４６と、上部電極１３とを備えている。
【００３９】
下部電極４３は、たとえば、Ｍｏ（モリブデン）、Ｗ（タングステン）からなり、第４層間膜２７上に、マトリクス状に複数配列されて形成されている。この実施形態では、１つの下部電極４３が、太陽電池４の単位セルおよびイメージセンサ５の１画素に対応している。また、第４層間膜２７において、第３配線３０と各下部電極４３とが対向する位置には、第４層間膜２７をその積層方向に貫通するビアホール２２が形成されており、このビアホール２２内に電源用ビアプラグ３７および信号用ビアプラグ４１が埋設されている。これにより、各下部電極４３は、電源用ビアプラグ３７または信号用ビアプラグ４１を介して、第３配線３０と電気的に接続されている。
【００４０】
絶縁層４４は、第４層間膜２７および下部電極４３上に積層されている。絶縁層４４は、たとえば、ＳｉＯ２からなる。絶縁層４４には、各下部電極４３に対応して、その上面から掘り下がった凹部２３が形成されている。凹部２３は、その開口面積が下部電極４３の上面４７の面積よりも大きいように、断面視で下部電極４３よりも側方に張り出すように形成され、その底面４８に下部電極４３の上面４７の全域を含む。凹部２３の深さは、たとえば、１μｍである。
【００４１】
この凹部２３内には、光吸収層４５が形成されている。光吸収層４５は、Ｐ型のカルコパイライト系化合物半導体からなる。
カルコパイライト構造の化合物半導体は、黄銅鉱（chalcopyrite）と同じ結晶構造であり、たとえば、組成式Ｉ−ＩＩＩ−ＶＩ２、ＩＩ−ＩＶ−Ｖ２で示される。ただし、組成式中のローマ数字は、周期表の族番号を示している。たとえば、ローマ数字のＩは、ＩＢ族元素であり、ＩＩは、ＩＩＢ族元素である。
【００４２】
組成式中、ＩＢ族元素としては、たとえば、Ｃｕ、Ａｇなどが挙げられ、ＩＩＩＢ族元素としては、たとえば、Ａｌ、Ｇａ、Ｉｎなどが挙げられ、ＶＩＢ族元素としては、たとえば、Ｓ、Ｓｅ、Ｔｅなどが挙げられる。
また、ＩＩＢ族元素としては、たとえば、Ｚｎ、Ｃｄなどが挙げられ、ＩＶＢ族元素としては、たとえば、Ｓｉ、Ｇｅ、Ｓｎなどが挙げられ、ＶＢ族元素としては、たとえば、Ｐ、Ａｓ、Ｓｂなどが挙げられる。
【００４３】
カルコパイライト構造の化合物半導体として、好ましくは、Ｉ−ＩＩＩ−ＶＩ２型カルコパイライト構造のものが適用され、さらに好ましくは、Ｃｕ（Ｉｎｘ，Ｇａ（１−ｘ））Ｓｅ２（０≦ｘ≦１）で示されるＣＩＧＳ系半導体が適用される。とりわけ、Ｇａを含有すること（つまり、０≦ｘ＜１）が好ましい。
なお、ＣＩＧＳ系半導体とは異なるものの具体例は、たとえば、Ｉ−ＩＩＩ−ＶＩ２型として、ＣｕＡｌＳ２、ＣｕＡｌＳｅ２、ＣｕＡｌＴｅ２、ＣｕＧａＳ２、ＣｕＧａＳｅ２、ＣｕＧａＴｅ２、ＣｕＩｎＳ２、ＣｕＩｎＴｅ２、ＡｇＡｌＳ２、ＡｇＡｌＳｅ２、ＡｇＡｌＴｅ２、ＡｇＧａＳ２、ＡｇＧａＳｅ２、ＡｇＧａＴｅ２、ＡｇＩｎＳ２、ＡｇＩｎＳｅ２、ＡｇＩｎＴｅ２など、たとえば、ＩＩ−ＩＶ−Ｖ２として、ＺｎＳｉＰ２、ＺｎＳｉＡｓ２、ＺｎＳｉＳｂ２、ＺｎＧｅＰ２、ＺｎＧｅＡｓ２、ＺｎＧｅＳｂ２、ＺｎＳｎＰ２、ＺｎＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｄＳｉＰ２、ＣｄＳｉＡｓ２、ＣｄＳｉＳｂ２、ＣｄＧｅＰ２、ＣｄＧｅＡｓ２、ＣｄＧｅＳｂ２、ＣｄＳｎＰ２、ＣｄＳｎＡｓ２、ＣｄＳｎＳｂ２などであり、これらの半導体も適用することができる。
【００４４】
光吸収層４５の上面は、受光面１２であり、絶縁層４４の上面４９とほぼ面一をなしている。したがって、受光面１２の表面積（受光面積）は、凹部２３の開口面積と一致している。また、凹部２３が断面視で下部電極４３よりも側方に張り出すように形成されているので、光吸収層４５の周縁部の下方には、絶縁層４４が存在している。
高抵抗バッファ層４６は、絶縁層４４および光吸収層４５上に形成されている。高抵抗バッファ層４６は、ＣｄＳ（硫化カドミウム）からなる。高抵抗バッファ層４６は、絶縁層４４の上面４９および光吸収層４５の上面（受光面１２）の全域を被覆している。高抵抗バッファ層４６の厚さは、たとえば、５００Å（５０ｎｍ）である。
【００４５】
上部電極１３は、高抵抗バッファ層４６上に積層されている。上部電極１３は、光透過性を有するＺｎＯ（酸化亜鉛）からなる。ＺｎＯには、Ｎ型の不純物（たとえば、Ｐ（リン）またはＡｓ（ヒ素））が添加されることにより導電性が付与されている。すなわち、上部電極１３は、導電性を有する透明電極である。上部電極１３の厚さは、たとえば、６０００Å（６００ｎｍ）である。また、上部電極１３は、電源取出電極１６および電源用ビアプラグ３７を介して負極電源配線３６と電気的に接続され（図３（ａ）参照）、信号取出電極１８および信号用ビアプラグ４１を介して負極信号配線４０と電気的に接続されている（図３（ｃ）参照）。
４．半導体装置の製造方法
図４Ａ〜図４Ｋは、図３に示す半導体装置の製造方法を示す模式断面図である。図４Ａ〜図４Ｋでは、太陽電池４およびイメージセンサ５を構成する光電変換素子１１を１つずつ示している。
【００４６】
上記半導体装置１の製造に際しては、まず、公知の素子集積技術によって半導体基板２上に各種回路素子２１が搭載される。続いて、公知の多層配線技術によって、層間膜１９および電源線６および信号線７が形成される。そして、図４Ａに示すように、第４層間膜２７を選択的にエッチングすることにより、第３配線３０の上面の一部を露出させるビアホール２２が貫通形成される。
【００４７】
図４Ｂに示すように、ＣＶＤ法により、ビアホール２２内を含む第４層間膜２７上に、Ｗからなる電極材料層５０が形成される。この電極材料層５０は、ビアホール２２内を埋め尽くすような厚さに形成される。
次に、図４Ｃに示すように、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition：マイクロ波プラズマ化学的気相成長）法により、電極材料層５０上に、犠牲層５１が積層される。具体的には、まず、電極材料層５０上に、ＴＥＯＳ（Tetraethoxisilane：テトラエトキシシラン）からなるエッチストップ層５２が形成される。次に、エッチストップ層５２上に、ＳｉＮ（窒化シリコン）からなるＳｉＮ層５３が形成される。エッチストップ層５２は、たとえば、厚さ３００Å（３０ｎｍ）に形成される。ＳｉＮ層５３は、後述する光吸収層４５の研磨量を考慮して、最終的に所望の厚さの光吸収層４５が得られるような厚さに形成される。光吸収層４５の厚さが１μｍである場合、ＳｉＮ層５３は、たとえば、１２０００Å（１．２μｍ）に形成される。
【００４８】
その後、図４Ｄに示すように、フォトリソグラフィにより、ＳｉＮ層５３上に、下部電極４３（図３参照）が形成されるべき部分を被覆するレジスト膜５４が形成される。
その後、図４Ｅに示すように、レジスト膜５４をマスクとして、犠牲層５１および電極材料層５０がエッチングされることにより、電極材料層５０が各画素単位の下部電極４３にパターニングされるとともに、ビアホール２２に埋設された電源用ビアプラグ３７および信号用ビアプラグ４１が得られる。下部電極４３の形成後、レジスト膜５４は除去される。
【００４９】
次いで、図４Ｆに示すように、ＣＶＤ法により、第４層間膜２７および犠牲層５１上に、絶縁層４４が積層される。絶縁層４４は、犠牲層５１および下部電極４３が除去された部分において、その上面が犠牲層５１の上面よりも高くなるように形成される。
その後、図４Ｇに示すように、ＣＭＰ法により、絶縁層４４が化学機械研磨される。この絶縁層４４の研磨は、絶縁層４４の上面４９と犠牲層５１の上面とが面一になるまで続けられる。
【００５０】
次に、図４Ｈに示すように、たとえば、ドライエッチングによってＳｉＮ層５３が除去される。これにより、絶縁層４４にその上面４９から掘り下がった形状の凹部２３が形成される。
続いて、図４Ｉに示すように、フッ酸を用いたウェットエッチングによって、エッチストップ層５２が除去される。このとき、絶縁層４４もエッチングされ、凹部２３の開口幅が広がり、凹部２３が断面視で下部電極４３よりも側方に張り出した形状となる。
【００５１】
その後、図４Ｊに示すように、ＭＢＥ法により、凹部２３内を含む絶縁層４４上に、光吸収層４５が形成される。光吸収層４５は、凹部２３を埋め尽くすような厚さに形成される。
次に、図４Ｋに示すように、ＣＭＰ法により、光吸収層４５が研磨される。この光吸収層４５の研磨は、光吸収層４５の上面（受光面１２）と絶縁層４４の上面４９とが面一になるまで行われる。
【００５２】
そして、スパッタ法により、絶縁層４４および光吸収層４５上に、高抵抗バッファ層４６、および上部電極１３が層間膜１９側からこの順に積層される。これにより、図３に示す半導体装置１が得られる。
この半導体装置１によれば、ＬＳＩ３が形成された半導体基板２上に層間膜１９が積層され、その層間膜１９を介してＬＳＩ３上に太陽電池４およびイメージセンサ５が積層して配置されている。ＬＳＩ３と、太陽電池４およびイメージセンサ５との積層配置は、光電変換素子１１の光吸収層４５が、カルコパイライト構造の化合物半導体からなることによって達成することができる。なぜならば、カルコパイライト構造の化合物半導体は、たとえば、３００℃〜４５０℃のＭＢＥ法によって形成できるので、光電変換素子１１の形成にあたって、ＬＳＩ３に対して与える影響を低減することができるためである。たとえば、第１配線２８〜第３配線３０などの溶融を防止することができるためである。
【００５３】
そして、ＬＳＩ３と、太陽電池４およびイメージセンサ５とを積層配置できるので、ＬＳＩ３と、太陽電池４およびイメージセンサ５との１チップ化を図ることができる。その結果、半導体装置１の大型化を抑制することができる。
また、ＬＳＩ３上に太陽電池４およびイメージセンサ５が積層配置されているため、層間膜１９上の配置エリアのほぼ全域を光電変換素子１１の受光面１２とすることができる。そのため、光電変換素子１１のサイズの設計自由度を広げることができる。そのため、太陽電池４およびイメージセンサ５を構成する各光電変換素子１１の開口率を、たとえば、８０％〜１００％にすることができる。その結果、光電変換素子１１の受光面積を十分に確保可能できるので、光電変換素子１１の量子効率の低下を抑制することができる。
【００５４】
そして、太陽電池４とＬＳＩ３とが電源線６を介して電気的に接続されている。そのため、太陽電池４側の光電変換素子１１の受光面１２から光が取り入れられると、その光エネルギによって、Ｎ型の上部電極１３中の電子が電源取出電極１６によって取り出され、負極電源配線３６を介してＬＳＩ３に供給される。太陽電池４が受光している間、電子が継続して供給されるので、光吸収層４５から順に正極電源配線３５、ＬＳＩ３、負極電源配線３６、電源取出電極１６および上部電極１３に至るように電流が流れる。これにより、ＬＳＩ３に電力が供給される。
【００５５】
したがって、ＬＳＩ３に対して別途電力を供給することなく、ＬＳＩ３を動作させることができる。また、電源装置を省略することができるので、半導体装置１を小型化することができる。
また、イメージセンサ５とＬＳＩ３とが信号線７を介して電気的に接続されている。そのため、イメージセンサ５側の光電変換素子１１の受光面１２から光が取り入れられると、その光エネルギによって発生する上部電極１３中の電子が電荷読出素子で電気信号に変換され、その後、信号取出電極１８によって取り出され、負極信号配線４０を介してＬＳＩ３に入力される。イメージセンサ５が受光している間、電気信号が継続して入力されるので、光吸収層４５から順に正極信号配線３９、ＬＳＩ３、負極信号配線４０、信号取出電極１８および上部電極１３に至るように電気信号が流れる。
【００５６】
そして、イメージセンサ５と太陽電池４とが併用されているので、ＬＳＩ３では、イメージセンサ５を構成する複数の光電変換素子１１から入力された信号を、太陽電池４から供給された電力によって処理することができる。これにより、イメージセンサ５に入力された光を画像情報として検出することができる。
さらに、光吸収層４５がＧａを含有していれば、光電変換素子１１の量子効率を向上させることができる。たとえば、８０％〜９０％程度の優れた量子効率を実現することができる。
【００５７】
また、この半導体装置１では、第４層間膜２７上に、下部電極４３が形成されている。また、第４層間膜２７上には、絶縁層４４が積層されている。絶縁層４４には、下部電極４３の上面４７をその底面４８に含む凹部２３が形成されている。凹部２３には、光吸収層４５が埋設されている。光吸収層４５は、ＣＩＧＳからなる。光吸収層４５上には、ＺｎＯからなる上部電極１３が形成されている。
【００５８】
光吸収層４５の上面は、受光面１２であり、この受光面１２は、絶縁層４４の上面４９と面一をなしている。したがって、受光面１２の表面積（受光面積）は、凹部２３の開口面積と一致している。したがって、凹部２３の開口面積をなるべく大きく取ることにより、受光面積の拡大を図ることができ、その受光面積の拡大による光吸収層４５の感度の向上を図ることができる。
【００５９】
また、光吸収層４５は、絶縁層４４に凹部２３を形成し、その凹部２３に光吸収層４５の材料であるＣＩＧＳを埋め込むことにより得られる。ＳｉＯ２などの絶縁材料からなる層に凹部を精密に形成する技術は確立されているので、各凹部２３間の間隔をなるべく小さくしつつ、各凹部２３のサイズが均一となるように、各凹部２３を精度よく形成することができる。そのため、各光吸収層４５のサイズにばらつきを生じることなく、そのサイズを大きく確保することができる。その結果、各光吸収層４５の感度の向上およびその均一化を図ることができる。
【００６０】
さらに、光吸収層４５をエッチングによりパターニングする工程を不要とすることができるので、そのパターニングのためのフォトリソグラフィ工程の省略による製造コストの低減を図ることができる。
また、光吸収層４５と上部電極１３との間には、高抵抗バッファ層４６が介在されている。光吸収層４５と上部電極１３とは、互いに異なる材料で構成されているので、それらの格子定数が異なる。よって、光吸収層４５上に上部電極１３が直接に積層されると、光吸収層４５および／または上部電極１３に格子定数の違いに起因する応力が生じ、格子欠陥が生じる場合がある。これらの間に高抵抗バッファ層４６が介在されることにより、格子定数の違いに起因する応力を緩和させることができるので、光吸収層４５および上部電極１３に格子欠陥が生じるのを防止することができる。
【００６１】
図５は、本発明の第２実施形態に係る半導体装置の模式断面図である。図５において、図３に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、同一の参照符号を付した各部の説明を省略する。
図１〜図３に示す半導体装置１では、光吸収層４５の上面（受光面１２）が絶縁層４４の上面４９とほぼ面一をなす平坦面となっている。これに対し、図５に示す半導体装置５５では、光吸収層４５の上面（受光面１２）に段差５６が形成されており、高抵抗バッファ層４６がその段差５６を被覆するように形成されている。具体的には、光吸収層４５の上面（受光面１２）の周縁部は、絶縁層４４の上面４９とほぼ面一をなし、光吸収層４５の上面の中央部分は、その周縁部よりも１段下がって形成されている。これにより、光吸収層４５の上面の周縁部と中央部分との間の部分に、段差５６が形成されている。
【００６２】
このような段差５６が形成されていることにより、受光面１２の面積は、凹部２３の開口幅よりも大きくなる。そのため、受光面１２の表面積（受光面積）を、凹部２３の開口面積よりも大きくすることができる（受光面積＞開口面積）。したがって、太陽電池４およびイメージセンサ５の感度をより向上させることができる。
段差５６を有する光吸収層４５は、たとえば、図４Ｊに示す工程の後、図４Ｋに示すＣＭＰ工程に代えて、光吸収層４５をエッチバックすることにより形成することができる。
【００６３】
図６は、本発明の第３実施形態に係る半導体装置の模式断面図である。図６において、図３に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、同一の参照符号を付した各部の説明を省略する。
図６に示す半導体装置５７では、光吸収層４５の上面（受光面１２）の中央部が絶縁層４４の上面４９とほぼ同じ高さに形成され、光吸収層４５の上面（受光面１２）の周縁部が中央部よりも１段下がって形成されることにより、光吸収層４５の上面に段差５８が形成されている。このような段差５８が形成されていることにより、受光面１２の面積は、凹部２３の開口幅よりも大きくなる。そのため、受光面１２の表面積（受光面積）を、凹部２３の開口面積よりも大きくすることができる（受光面積＞開口面積）。したがって、太陽電池４およびイメージセンサ５の感度をより向上させることができる。
【００６４】
このような段差５８を有する光吸収層４５は、たとえば、図４Ｊに示す工程において、光吸収層４５を凹部２３の中央部上で凹部２３の深さとほぼ同じ厚さとなるように形成し、図４Ｋに示すＣＭＰ工程に代えて、絶縁層４４上および各凹部２３内における光吸収層４５の周縁部の表層部分を除去することにより形成することができる。
＜第４実施形態＞
１．半導体装置の電気的構成
図７は、本発明の第４実施形態に係る半導体装置の電気的構成を示すブロック図である。
【００６５】
半導体装置６１は、半導体基板６２上に、ＬＳＩ６３と、太陽電池６４と、イメージセンサ６５とを混載している。
ＬＳＩ６３と太陽電池６４とは、電源回路としての電源線６６によって電気的に接続されている。これにより、ＬＳＩ６３−太陽電池６４間が、電源線６６を介して導電可能となる。そのため、太陽電池６４で受光されると、ＬＳＩ６３に電力が供給される。
【００６６】
また、ＬＳＩ６３とイメージセンサ６５とは、電源線６６とは絶縁された信号回路としての信号線６７によって電気的に接続されている。これにより、ＬＳＩ６３−イメージセンサ６５間が、信号線６７を介して導電可能となる。そのため、イメージセンサ６５で受光されると、受光により発生する電子がＣＭＯＳやＣＣＤなどの電荷読出素子（図示せず）によって電気信号に変換され、その電気信号がＬＳＩ６３に入力される。
２．半導体装置の平面構成
図８Ａは、本発明の第４実施形態に係る半導体装置の模式平面図である。図８Ｂは、図８Ａに示す半導体装置の要部拡大図である。
【００６７】
半導体装置６１は、平面視四角状に形成されている。半導体装置６１の表面は、窒化シリコンからなる表面保護膜６８によって被覆されている。
表面保護膜６８には、半導体装置６１の中央部を露出させる受光開口６９が形成されている。受光開口６９は、半導体装置６１と相似形の平面視四角形状に形成されており、その各辺が半導体装置６１の各辺と平行をなすように形成されている。この受光開口６９を介して、太陽電池６４およびイメージセンサ６５が、半導体装置６１の外部に面している。
【００６８】
受光開口６９を平面視長方形状の線対称となるように分割線７０によって２分割する場合、太陽電池６４およびイメージセンサ６５は、受光開口６９の一方領域（紙面右側の領域）および他方領域（紙面左側の領域）にそれぞれ配置され、分割線７０を挟んで隣接している。
太陽電池６４およびイメージセンサ６５は、互いに同じ構造の光電変換素子７１を複数有しており、それぞれ複数の光電変換素子７１が集合することによって構成されている。複数の光電変換素子７１は、受光開口６９全域にわたって行列状に整列して配置されている。各光電変換素子７１は、太陽電池６４側では、光エネルギを電力に変換する最小の発電単位（単位セル）であり、イメージセンサ６５側では、画像情報１画素である。
【００６９】
太陽電池６４とイメージセンサ６５とを区画する分割線７０は、太陽電池６４側の光電変換素子７１とイメージセンサ６５側の光電変換素子７１との間に設定される。
上記のように配置された複数の光電変換素子７１は、半導体装置６１の外部に面する部分が受光面７２となっている。全ての受光面７２は、１つの上部電極７３によって一体的に形成されている。すなわち、太陽電池６４およびイメージセンサ６５における受光側の電極は、太陽電池６４およびイメージセンサ６５の区別なく、全ての光電変換素子７１によって共有されている。
【００７０】
また、表面保護膜６８には、太陽電池６４とイメージセンサ６５との隣接方向（分割線７０に直交する方向）における受光開口６９の両側に、複数のパッド開口７４が受光開口６９と離隔して形成されている。複数のパッド開口７４は、それぞれ同数ずつ設けられ、分割線７０に平行な方向に等間隔に配置されている。
各パッド開口７４には、ＬＳＩ６３と電気的に接続された配線が露出している。受光開口６９の一方側に配列された複数のパッド開口７４のうちの一つは、電源線６６を露出させる電源用パッド開口７５である。そして、電源用パッド開口７５から露出する電源線６６は、受光開口６９と電源用パッド開口７５とに跨る電源取出電極７６（たとえば、Ａｌからなる。）によって、上部電極７３と電気的に接続されている。
【００７１】
一方、受光開口６９の他方側に配置された複数のパッド開口７４のうちの一つは、信号線６７を露出させる信号用パッド開口７７である。そして、信号用パッド開口７７から露出する信号線６７は、受光開口６９と信号用パッド開口７７とに跨る信号取出電極７８（たとえば、Ａｌからなる。）によって、上部電極７３と電気的に接続されている。
３．半導体装置の断面構成
図９は、本発明の第４実施形態に係る半導体装置の模式断面図であって、（ａ）は図８ＡのIＸａ−IＸａの切断線による切断面、（ｂ）は図８ＢのIＸｂ−IＸｂの切断線による切断面、および（ｃ）は図８ＡのIＸｃ−IＸｃの切断線による切断面をそれぞれ示している。
【００７２】
半導体装置６１において、上記したＬＳＩ６３、太陽電池６４およびイメージセンサ６５は、半導体基板６２上に積層配置されている。具体的には、半導体基板６２上にＬＳＩ６３が形成され、ＬＳＩ６３上には、層間膜７９が積層されている。そして、その層間膜７９上に、太陽電池６４およびイメージセンサ６５が互いに隣接して配置されている。これにより、太陽電池６４およびイメージセンサ６５は、層間膜７９を介してＬＳＩ６３上に積層されている。
【００７３】
半導体基板６２は、たとえば、シリコンからなる。半導体基板６２のサイズは、たとえば、２ｍｍ〜７ｍｍ角、厚さ２００μｍ〜７２５μｍである。
ＬＳＩ６３は、複数種の回路素子８１を備えている。複数種の回路素子８１は、たとえば、トランジスタ（Ｔｒ）、コンデンサ（Ｃ）、レジスタ（Ｒ）などを含んでいる。
層間膜７９は、酸化シリコンからなり、ＬＳＩ６３の側から順に第１層間膜８４、第２層間膜８５、第３層間膜８６および第４層間膜８７が積層された構造を有している。
【００７４】
各層間膜８４〜８６上には、第１層間膜８４の側から順にそれぞれ第１配線８８〜第３配線９０が形成されている。第１配線８８〜第３配線９０は、たとえば、Ａｌ（融点：約５００℃）からなる。
第１配線８８−第２配線８９間および第２配線８９−第３配線９０間は、それぞれ第２層間膜８５を貫通する第１ビアプラグ９１および第３層間膜８６を貫通する第２ビアプラグ９２によって電気的に接続されている。第１ビアプラグ９１および第２ビアプラグ９２は、たとえば、Ｗ（融点：約３４００℃）からなる。第１配線８８〜第３配線９０が第１層間膜８４〜第３層間膜８６に跨って電気的に接続されることによって、第１層間膜８４〜第３層間膜８６に跨る多層配線構造９３が形成されている。
【００７５】
多層配線構造９３は、太陽電池６４とＬＳＩ６３とを電気的に接続する電源線６６と、イメージセンサ６５とＬＳＩ６３とを電気的に接続する信号線６７とを少なくとも含み、これらの他には、たとえば、複数の回路素子８１間を電気的に接続し、ＬＳＩ６３の一部をなす素子間回路８０、ＬＳＩ６３から出力される信号を伝送する出力回路９４などを含む。
【００７６】
電源線６６は、正極電源配線９５と、負極電源配線９６とを有している。正極電源配線９５は、太陽電池６４の下方に配置されている。正極電源配線９５と太陽電池６４との間は電源用ビアプラグ９７によって電気的に接続され、正極電源配線９５とＬＳＩ６３との間は電源用コンタクトプラグ９８によって電気的に接続されている。電源用ビアプラグ９７および電源用コンタクトプラグ９８は、たとえば、Ｗ（融点：約３４００℃）からなる。
【００７７】
一方、負極電源配線９６は、太陽電池６４の側方に配置されている。負極電源配線９６と太陽電池６４との間は、上記電源取出電極７６および電源用ビアプラグ９７によって電気的に接続され、負極電源配線９６とＬＳＩ６３との間は電源用コンタクトプラグ９８によって電気的に接続されている。
信号線６７は、正極信号配線９９と、負極信号配線１００とを有している。正極信号配線９９は、イメージセンサ６５の下方に配置されている。正極信号配線９９とイメージセンサ６５との間は信号用ビアプラグ１０１によって電気的に接続され、正極信号配線９９とＬＳＩ６３との間は、信号用コンタクトプラグ１０２によって電気的に接続されている。信号用ビアプラグ１０１および信号用コンタクトプラグ１０２は、たとえば、Ｗ（融点：約３４００℃）からなる。
【００７８】
一方、負極信号配線１００は、イメージセンサ６５の側方に配置されている。負極信号配線１００とイメージセンサ６５との間は、上記信号取出電極７８および信号用ビアプラグ１０１によって電気的に接続され、負極信号配線１００とＬＳＩ６３との間は、信号用コンタクトプラグ１０２によって電気的に接続されている。
太陽電池６４およびイメージセンサ６５を構成する光電変換素子７１は、下部電極１０３と、光吸収層１０４と、酸化膜１０５と、バッファ層１０６と、上部電極７３とを備えている。
【００７９】
下部電極１０３は、たとえば、Ｍｏ（モリブデン）、Ｗ（タングステン）からなり、第４層間膜８７上に形成されている。下部電極１０３のうち太陽電池６４用は電源用ビアプラグ９７と電気的に接続され、イメージセンサ６５用は信号用ビアプラグ１０１と電気的に接続されている。また、下部電極１０３の厚さは、たとえば、４０００Åである。
光吸収層１０４は、Ｐ型のカルコパイライト構造の化合物半導体からなる。
【００８０】
カルコパイライト構造の化合物半導体として、好ましくは、Ｉ−ＩＩＩ−ＶＩ２型カルコパイライト構造のものが適用され、さらに好ましくは、Ｃｕ（Ｉｎｘ，Ｇａ（１−ｘ））Ｓｅ２（０≦ｘ≦１）で示されるＣＩＧＳ系半導体が適用される。とりわけ、Ｇａを含有すること（つまり、０≦ｘ＜１）が好ましい。
光吸収層１０４は、下部電極１０３の上面および側面を覆うように形成されている。また、光吸収層１０４の厚さ（第３層間膜８６の上面からの高さ）は、たとえば、１μｍである。また、光電変換素子７１の一つにおける光吸収層１０４と、その光電変換素子７１と隣接するものにおける光吸収層１０４との間には、たとえば、１μｍの隙間１０７が設けられている。
【００８１】
酸化膜１０５は、各光電変換素子７１の光吸収層１０４の上面を覆うとともに、互いに隣接する光吸収層１０４の隙間１０７に入り込むことによって、それらの光吸収層１０４を絶縁分離している。酸化膜１０５は、全ての光電変換素子７１の光吸収層１０４を覆うように一体的に形成されている。酸化膜１０５の厚さは、たとえば、４０００Åである。酸化膜１０５には、各光電変換素子７１の光吸収層１０４の上面を露出させる接合用開口１０８が形成されている。
【００８２】
バッファ層１０６は、たとえば、ＣｄＳ（硫化カドミウム）からなる。バッファ層１０６は、酸化膜１０５の表面および接合用開口１０８から露出する光吸収層１０４の上面を覆うように形成されている。バッファ層１０６の厚さは、たとえば、５０ｎｍである。
上部電極７３は、バッファ層１０６上に形成されており、受光開口６９から露出している。上部電極７３は、ノンドープＺｎＯ膜およびＮ型ＺｎＯ膜をこの順に積層した構造を有している。ノンドープＺｎＯ膜は、不純物が添加されておらず、Ｎ型ＺｎＯ膜よりも高抵抗である。
【００８３】
一方、Ｎ型ＺｎＯ膜は、光電変換素子７１の受光面７２をなし、Ｎ型不純物が添加されており（不純物濃度：１．５ｗｔ％）、導電性を有する透明電極である。また、ノンドープＺｎＯ膜の厚さは、たとえば、１０００Åであり、Ｎ型ＺｎＯ膜の厚さは、たとえば、５０００Åである。
このように、ノンドープＺｎＯ膜の厚さをＮ型ＺｎＯ膜の厚さよりも十分小さくすることによって、上部電極７３におけるＮ型ＺｎＯ膜と、Ｐ型の光吸収層１０４との間でＰＮ接合を形成することができる。また、上部電極７３は、電源取出電極７６および電源用ビアプラグ９７を介して負極電源配線９６と電気的に接続され（図９（ａ）参照）、信号取出電極７８および信号用ビアプラグ１０１を介して負極信号配線１００と電気的に接続されている（図９（ｃ）参照）。
４．半導体装置の製造方法
図１０Ａ〜図１０Ｉは、図９に示す半導体装置の製造方法を示す模式断面図である。図１０Ａ〜図１０Ｉでは、太陽電池６４およびイメージセンサ６５を構成する光電変換素子７１を１つずつ示している。
【００８４】
上記半導体装置６１の製造に際しては、まず、公知の素子集積技術によって半導体基板６２上に各種回路素子８１が搭載される。続いて、公知の多層配線技術によって、層間膜７９および電源線６６および信号線６７が形成される。そして、図１０Ａに示すように、第４層間膜８７にコンタクトホールが形成され、そのコンタクトホールを埋めるように、電源用ビアプラグ９７および信号用ビアプラグ１０１が同時に形成される。
【００８５】
次いで、図１０Ｂに示すように、たとえば、スパッタ法によって、第４層間膜８７上にＭｏ材料１０９（または、Ｗ材料）が堆積される。
次いで、図１０Ｃに示すように、公知のパターニング技術によって、Ｍｏ材料１０９（または、Ｗ材料）がパターニングされる。これにより、下部電極１０３が形成される。
次いで、図１０Ｄに示すように、たとえば、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル）法によって、３００℃〜４５０℃の条件下、カルコパイライト構造の化合物半導体が成長させられ、カルコパイライト薄膜１１０が形成される。このとき、各元素が所定の比率で供給される。たとえば、ＣＩＧＳ系半導体の場合には、Ｃｕ、Ｉｎ、ＧａおよびＳｅ元素が所定の比率で供給される。また、カルコパイライト薄膜１１０を形成するときのＰ型不純物としては、たとえば、Ｍｇを適用できる。
【００８６】
次いで、図１０Ｅに示すように、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）を用いて、カルコパイライト薄膜１１０が格子状にドライエッチングされる。これにより、隙間１０７が形成され、その隙間１０７によって区画される複数の光吸収層１０４が形成される。
次いで、図１０Ｆに示すように、たとえば、ＴＥＯＳを用いたプラズマＣＶＤ法によって、酸化シリコンからなる酸化膜１０５が形成される。
【００８７】
次いで、図１０Ｇに示すように、たとえば、公知のリソグラフィー技術およびエッチング技術によって、酸化膜１０５に接合用開口１０８が形成される。また、それと同時に、負極電源配線９６および負極信号配線１００を露出させる開口が形成される（図示を省略）。
次いで、図１０Ｈに示すように、たとえば、ＣＢＤ（Chemical Bath Deposition）法によって、ＣｄＳ材料が堆積される。これにより、バッファ層１０６が形成される。
【００８８】
次いで、図１０Ｉに示すように、たとえば、スパッタ法によって、ノンドープＺｎＯ膜およびＮ型ＺｎＯ膜がこの順に堆積される。続いて、堆積された薄膜の不要部分（上部電極７３以外の部分）がエッチングによって除去される。これにより、上部電極７３が形成されて、各光電変換素子７１が形成される。
その後は、図示を省略するが、たとえば、スパッタ法によってＡｌが堆積され、その後、そのＡｌがパターニングされることによって、電源取出電極７６および信号取出電極７８が形成される。そして、表面保護膜６８が形成され、受光開口６９およびパッド開口７４（電源用パッド開口７５および信号用パッド開口７７）が形成される。
【００８９】
以上の工程を得て、半導体装置６１が得られる。
この半導体装置６１によれば、ＬＳＩ６３が形成された半導体基板６２上に層間膜７９が積層され、その層間膜７９を介してＬＳＩ６３上に太陽電池６４およびイメージセンサ６５が積層して配置されている。ＬＳＩ６３と、太陽電池６４およびイメージセンサ６５との積層配置は、光電変換素子７１の光吸収層１０４が、カルコパイライト構造の化合物半導体からなることによって達成することができる。なぜならば、カルコパイライト構造の化合物半導体は、たとえば、３００℃〜４５０℃のＭＢＥ法によって形成できるので、光電変換素子７１の形成にあたって、ＬＳＩ６３に対して与える影響を低減することができるためである。たとえば、第１配線８８〜第３配線９０などの溶融を防止することができるためである。
【００９０】
そして、ＬＳＩ６３と、太陽電池６４およびイメージセンサ６５とを積層配置できるので、ＬＳＩ６３と、太陽電池６４およびイメージセンサ６５との１チップ化を図ることができる。その結果、半導体装置６１の大型化を抑制することができる。
また、ＬＳＩ６３上に太陽電池６４およびイメージセンサ６５が積層配置されているため、層間膜７９上の配置エリアのほぼ全域を光電変換素子７１の受光面７２とすることができる。そのため、光電変換素子７１のサイズの設計自由度を広げることができる。そのため、太陽電池６４およびイメージセンサ６５を構成する各光電変換素子７１の開口率を、たとえば、８０％〜１００％にすることができる。その結果、光電変換素子７１の受光面積を十分に確保可能できるので、光電変換素子７１の量子効率の低下を抑制することができる。
【００９１】
そして、太陽電池６４とＬＳＩ６３とが電源線６６を介して電気的に接続されている。そのため、太陽電池６４側の光電変換素子７１の受光面７２から光が取り入れられると、その光エネルギによって、Ｎ型の上部電極７３中の電子が電源取出電極７６によって取り出され、負極電源配線９６を介してＬＳＩ６３に供給される。太陽電池６４が受光している間、電子が継続して供給されるので、光吸収層１０４から順に正極電源配線９５、ＬＳＩ６３、負極電源配線９６、電源取出電極７６および上部電極７３に至るように電流が流れる。これにより、ＬＳＩ６３に電力が供給される。
【００９２】
したがって、ＬＳＩ６３に対して別途電力を供給することなく、ＬＳＩ６３を動作させることができる。また、電源装置を省略することができるので、半導体装置６１を小型化することができる。
また、イメージセンサ６５とＬＳＩ６３とが信号線６７を介して電気的に接続されている。そのため、イメージセンサ６５側の光電変換素子７１の受光面７２から光が取り入れられると、その光エネルギによって発生する上部電極７３中の電子が電荷読出素子で電気信号に変換され、その後、信号取出電極７８によって取り出され、負極信号配線１００を介してＬＳＩ６３に入力される。イメージセンサ６５が受光している間、電気信号が継続して入力されるので、光吸収層１０４から順に正極信号配線９９、ＬＳＩ６３、負極信号配線１００、信号取出電極７８および上部電極７３に至るように電気信号が流れる。
【００９３】
そして、イメージセンサ６５と太陽電池６４とが併用されているので、ＬＳＩ６３では、イメージセンサ６５を構成する複数の光電変換素子７１から入力された信号を、太陽電池６４から供給された電力によって処理することができる。これにより、イメージセンサ６５に入力された光を画像情報として検出することができる。
さらに、光吸収層１０４がＧａを含有していれば、光電変換素子７１の量子効率を向上させることができる。たとえば、８０％〜９０％程度の優れた量子効率を実現することができる。
【００９４】
なお、この実施形態では、図１０Ｅに示す工程において、光吸収層１０４は、エッチングにより各画素単位に切り分けられる。これにより、各光吸収層１０４間の間隔が決定される。この方法では、光吸収層１０４を各画素単位に切り分ける際に、アスペクト比を一定以上に高めるような微細加工をすることが困難である。そのため、切り分けられた各光吸収層１０４間の間隔が大きくなり、光吸収層１０４の上面の表面積が小さくなりやすい。
【００９５】
また、図１０Ｇに示す工程では、光吸収層１０４に対する酸化膜１０５に形成される接合用開口１０８の位置ずれを考慮して、接合用開口１０８は、光吸収層１０４の周縁に対してマージンをとって形成される。そのため、光吸収層１０４における接合用開口１０８から露出する面（受光面）は、光吸収層１０４の上面よりも小さい。
このように、この半導体装置６１では、光吸収層１０４の上面の表面積が小さくなりやすいうえに、受光面が光吸収層１０４上面よりもさらに小さいので、各光吸収層１０４の感度が、第１〜第３の実施形態の各光吸収層４５の感度よりも低い。
【００９６】
また、光吸収層１０４を各画素単位に切り分ける際のエッチング工程は、いわゆるドライエッチング工程である。すなわち、光吸収層１０４の表面に粒子を衝突させることにより、光吸収層１０４が物理的にエッチングされるので、光吸収層１０４の側面（エッチングにより形成される面）が荒れやすい。その結果、各光吸収層１０４のサイズにばらつきが生じ、これに起因して各光吸収層１０４間で感度のばらつきが生じやすい。
【００９７】
さらに、太陽電池６４およびイメージセンサ６５を製造するためには、少なくとも３度のフォトリソグラフィ工程を必要とする。そのため、第１〜第３の実施形態の太陽電池４およびイメージセンサ５よりも製造コストが高くつく。
これらの結果、第１〜第３実施形態の半導体装置１と、第４実施形態の半導体装置６１とを比較すると、前者の方が、光吸収層４５の感度の向上およびその均一化、ならびに製造コストの低減を図ることができる。
【００９８】
以上、本発明の実施形態について説明したが、本発明は他の形態で実施することもできる。ことができる。
たとえば、半導体装置１，６１は、それぞれ図１１（第５実施形態）および図１２（第６実施形態）に示すように、イメージセンサ５，６５を備えていなくてもよい。すなわち、複数の光電変換素子１１，７１が、太陽電池４，６４のみを構成していてもよい。また、それとは逆に、複数の光電変換素子１１，７１が、イメージセンサ５，６５のみを構成していてもよい。
【００９９】
また、半導体基板２，６２上に形成される集積回路は、ＬＳＩに限らず、たとえば、ＳＳＩ、ＭＳＩ、ＶＬＳＩ、ＵＬＳＩなどであってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【０１００】
１ 半導体装置
２ 半導体基板
３ ＬＳＩ
４ 太陽電池
５ イメージセンサ
６ 電源線
７ 信号線
１１ 光電変換素子
１２ 受光面
１３ 上部電極
２３ 凹部
２７ 第４層間膜
４３ 下部電極
４４ 絶縁層
４５ 光吸収層
４６ 高抵抗バッファ層
４７ （下部電極の）上面
４８ （凹部の）底面
５０ 電極材料層
５１ 犠牲層
５５ 半導体装置
５６ 段差
５７ 半導体装置
５８ 段差
６１ 半導体装置
６２ 半導体基板
６３ ＬＳＩ
６４ 太陽電池
６５ イメージセンサ
６６ 電源線
６７ 信号線
７１ 光電変換素子
１０４ 光吸収層
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された集積回路と、
前記集積回路上に積層され、カルコパイライト構造の化合物半導体からなる光吸収層を有する光電変換素子とを含む、半導体装置。
【請求項２】
複数の前記光電変換素子によって太陽電池が構成されており、
前記太陽電池と前記集積回路とを電気的に接続する電源回路をさらに含む、請求項１に記載の半導体装置。
【請求項３】
複数の前記光電変換素子によってイメージセンサが構成されており、
前記イメージセンサと前記集積回路とを電気的に接続する信号回路をさらに含む、請求項１または２に記載の半導体装置。
【請求項４】
前記光吸収層が、Ｇａを含有している、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記光電変換素子は、
第１絶縁層と、
前記第１絶縁層上に形成された下部電極と、
前記第１絶縁層上に積層され、前記下部電極の上面をその底面に含む凹部を有する第２絶縁層とを含み、
前記光吸収層は、前記凹部に埋設され、その上面が前記凹部の開口面積以上である表面積を有する受光面であり、
前記光吸収層上には、光透過性材料からなる上部電極が形成されている、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記凹部の開口面積が、前記下部電極の上面の面積よりも大きく、
前記凹部の底面が、前記下部電極の上面の全域を含む、請求項５に記載の半導体装置。
【請求項７】
前記受光面が、前記第２絶縁層の上面と面一をなしている、請求項５または６に記載の半導体装置。
【請求項８】
前記受光面には、前記受光面の周縁部と、その周縁部に取り囲まれる中央部分との間に段差が形成されている、請求項５または６に記載の半導体装置。
【請求項９】
前記段差は、前記受光面の前記中央部分が前記受光面の前記周縁部よりも１段下がることにより形成されている、請求項８に記載の半導体装置。
【請求項１０】
前記光吸収層と前記上部電極との間に介在されたバッファ層をさらに含む、請求項５〜９のいずれか一項に記載の半導体装置。
【請求項１１】
第１絶縁層と、
前記第１絶縁層上に形成された下部電極と、
前記第１絶縁層上に積層され、前記下部電極の上面をその底面に含む凹部を有する第２絶縁層と、
前記凹部に埋設され、カルコパイライト系化合物半導体からなり、その上面が受光面である光吸収層と、
前記光吸収層上に形成され、光透過性材料からなる上部電極とを含み、
前記受光面の表面積が、前記凹部の開口面積以上である、光電変換装置。
【請求項１２】
前記凹部の開口面積が、前記下部電極の上面の面積よりも大きく、
前記凹部の底面が、前記下部電極の上面の全域を含む、請求項１１に記載の光電変換装置。
【請求項１３】
前記受光面が、前記第２絶縁層の上面と面一をなしている、請求項１１または１２に記載の光電変換装置。
【請求項１４】
前記受光面には、前記受光面の周縁部と、その周縁部に取り囲まれる中央部分との間に段差が形成されている、請求項１１または１２に記載の光電変換装置。
【請求項１５】
前記段差は、前記受光面の前記中央部分が前記受光面の前記周縁部よりも１段下がることにより形成されている、請求項１４に記載の光電変換装置。
【請求項１６】
前記光吸収層と前記上部電極との間に介在されたバッファ層をさらに含む、請求項１１〜１５のいずれか一項に記載の光電変換装置。
【請求項１７】
第１絶縁層上に下部電極の材料からなる電極材料層を積層する工程と、
前記電極材料層上に犠牲層を積層する工程と、
フォトリソグラフィおよびエッチングにより、前記犠牲層および前記電極材料層を選択的に除去する工程と、
前記第１絶縁層上に、少なくとも前記犠牲層および前記電極材料層の除去された部分が前記犠牲層の上面まで埋め尽くされるように、第２絶縁層を形成する工程と、
前記第２絶縁層を化学機械研磨し、前記犠牲層の上面を前記第２絶縁層の上面と面一をなす状態に露出させる工程と、
前記第２絶縁層の化学機械研磨の後、等方性エッチングにより、前記犠牲層を除去する工程と、
前記犠牲層の除去により前記第２絶縁層に形成される凹部内を埋め尽くすように、カルコパイライト系化合物半導体を堆積させる工程と、
前記カルコパイライト系化合物半導体の堆積層を化学機械研磨し、前記凹部内に埋設された光吸収層を形成する工程とを含む、光電変換装置の製造方法。
【請求項１】
半導体基板と、
前記半導体基板上に形成された集積回路と、
前記集積回路上に積層され、カルコパイライト構造の化合物半導体からなる光吸収層を有する光電変換素子とを含む、半導体装置。
【請求項２】
複数の前記光電変換素子によって太陽電池が構成されており、
前記太陽電池と前記集積回路とを電気的に接続する電源回路をさらに含む、請求項１に記載の半導体装置。
【請求項３】
複数の前記光電変換素子によってイメージセンサが構成されており、
前記イメージセンサと前記集積回路とを電気的に接続する信号回路をさらに含む、請求項１または２に記載の半導体装置。
【請求項４】
前記光吸収層が、Ｇａを含有している、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記光電変換素子は、
第１絶縁層と、
前記第１絶縁層上に形成された下部電極と、
前記第１絶縁層上に積層され、前記下部電極の上面をその底面に含む凹部を有する第２絶縁層とを含み、
前記光吸収層は、前記凹部に埋設され、その上面が前記凹部の開口面積以上である表面積を有する受光面であり、
前記光吸収層上には、光透過性材料からなる上部電極が形成されている、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記凹部の開口面積が、前記下部電極の上面の面積よりも大きく、
前記凹部の底面が、前記下部電極の上面の全域を含む、請求項５に記載の半導体装置。
【請求項７】
前記受光面が、前記第２絶縁層の上面と面一をなしている、請求項５または６に記載の半導体装置。
【請求項８】
前記受光面には、前記受光面の周縁部と、その周縁部に取り囲まれる中央部分との間に段差が形成されている、請求項５または６に記載の半導体装置。
【請求項９】
前記段差は、前記受光面の前記中央部分が前記受光面の前記周縁部よりも１段下がることにより形成されている、請求項８に記載の半導体装置。
【請求項１０】
前記光吸収層と前記上部電極との間に介在されたバッファ層をさらに含む、請求項５〜９のいずれか一項に記載の半導体装置。
【請求項１１】
第１絶縁層と、
前記第１絶縁層上に形成された下部電極と、
前記第１絶縁層上に積層され、前記下部電極の上面をその底面に含む凹部を有する第２絶縁層と、
前記凹部に埋設され、カルコパイライト系化合物半導体からなり、その上面が受光面である光吸収層と、
前記光吸収層上に形成され、光透過性材料からなる上部電極とを含み、
前記受光面の表面積が、前記凹部の開口面積以上である、光電変換装置。
【請求項１２】
前記凹部の開口面積が、前記下部電極の上面の面積よりも大きく、
前記凹部の底面が、前記下部電極の上面の全域を含む、請求項１１に記載の光電変換装置。
【請求項１３】
前記受光面が、前記第２絶縁層の上面と面一をなしている、請求項１１または１２に記載の光電変換装置。
【請求項１４】
前記受光面には、前記受光面の周縁部と、その周縁部に取り囲まれる中央部分との間に段差が形成されている、請求項１１または１２に記載の光電変換装置。
【請求項１５】
前記段差は、前記受光面の前記中央部分が前記受光面の前記周縁部よりも１段下がることにより形成されている、請求項１４に記載の光電変換装置。
【請求項１６】
前記光吸収層と前記上部電極との間に介在されたバッファ層をさらに含む、請求項１１〜１５のいずれか一項に記載の光電変換装置。
【請求項１７】
第１絶縁層上に下部電極の材料からなる電極材料層を積層する工程と、
前記電極材料層上に犠牲層を積層する工程と、
フォトリソグラフィおよびエッチングにより、前記犠牲層および前記電極材料層を選択的に除去する工程と、
前記第１絶縁層上に、少なくとも前記犠牲層および前記電極材料層の除去された部分が前記犠牲層の上面まで埋め尽くされるように、第２絶縁層を形成する工程と、
前記第２絶縁層を化学機械研磨し、前記犠牲層の上面を前記第２絶縁層の上面と面一をなす状態に露出させる工程と、
前記第２絶縁層の化学機械研磨の後、等方性エッチングにより、前記犠牲層を除去する工程と、
前記犠牲層の除去により前記第２絶縁層に形成される凹部内を埋め尽くすように、カルコパイライト系化合物半導体を堆積させる工程と、
前記カルコパイライト系化合物半導体の堆積層を化学機械研磨し、前記凹部内に埋設された光吸収層を形成する工程とを含む、光電変換装置の製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図４Ｋ】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１０Ｆ】
【図１０Ｇ】
【図１０Ｈ】
【図１０Ｉ】
【図１１】
【図１２】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図４Ｋ】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１０Ｆ】
【図１０Ｇ】
【図１０Ｈ】
【図１０Ｉ】
【図１１】
【図１２】
【公開番号】特開２０１０−２６３１９０（Ｐ２０１０−２６３１９０Ａ）
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願番号】特願２０１０−６５６８１（Ｐ２０１０−６５６８１）
【出願日】平成２２年３月２３日（２０１０．３．２３）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願日】平成２２年３月２３日（２０１０．３．２３）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]