半導体集積回路装置及びそれを用いたICカード
【課題】接触電源端子と内部電源ラインの相対的な電位関係に関わらず電源スイッチ回路のトランジスタをオフにし、更に電源スイッチ回路を構成するMOSトランジスタのトランジスタサイズを大きくすることなく、MOSトランジスタのオン抵抗の低減を可能にする。
【解決手段】電源スイッチ回路を2個のPMOSトランジスタM1.M2で構成し、そのゲート端子にそれぞれプルアップ回路22,23を接続し、負電圧を生成するチャージポンプ回路25を接続したプルダウン回路24をゲート端子共通に接続する。非接触時にプルアップ回路が一方のゲート端子を接触電源端子VDDに短絡し、他方のゲート端子を内部電源ラインVDDAに短絡し、接触時に両ゲート端子にチャージポンプ回路の負電圧を与える。
【解決手段】電源スイッチ回路を2個のPMOSトランジスタM1.M2で構成し、そのゲート端子にそれぞれプルアップ回路22,23を接続し、負電圧を生成するチャージポンプ回路25を接続したプルダウン回路24をゲート端子共通に接続する。非接触時にプルアップ回路が一方のゲート端子を接触電源端子VDDに短絡し、他方のゲート端子を内部電源ラインVDDAに短絡し、接触時に両ゲート端子にチャージポンプ回路の負電圧を与える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ICカードに搭載される半導体集積回路装置等に適用して好適な電源制御技術に係り、特に、ICカードに具備されたアンテナで受けた電磁波から生成した電源電圧とICカードに具備された接触端子を介して外部から供給された電源電圧とを選択して動作する半導体集積回路装置及びそれを用いたICカードに関する。
【背景技術】
【0002】
接触型ICカードと非接触型ICカードとの機能を兼用することができるICカードでは、接触型として用いられるときは外部の電圧源から接触電源端子を経て供給される電源電圧が用いられ、非接触型として用いられるときはアンテナで受けた電磁波から生成した電源電圧が用いられる。そして、いずれか一方の電源電圧が内部電源ラインを通してICカードの内部に搭載される回路に供給される。
【0003】
このような兼用型のICカードにおいて、接触電源端子と内部電源ラインとの間に電源スイッチ回路を備え、アンテナで受けた電磁波から生成された電源で動作する場合は、接触電源端子からの入力を遮断する技術がある(例えば特許文献1参照)。
【0004】
また、非接触型として用いられるときに、内部電源ラインの接触電源端子からの遮断を強化するために、電源スイッチ回路を2個の直列接続されたPMOSトランジスタで構成する技術がある(例えば特許文献2参照)。2個直列接続することにより、PMOSトランジスタのバルク端子とソース端子との間に生成される寄生ダイオードによる電流経路が生成されないようになり、遮断が強化される。更に、特許文献2は、電源スイッチ回路用のトランジスタのオン抵抗を下げるために、同トランジスタの寸法を論理用トランジスタに較べて面積比で700倍にすることを記載している。
【0005】
【特許文献1】特開2000−113148号公報
【特許文献2】特開2004−78898号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
カードの内部にCPUやメモリ等の機能を有した半導体集積回路装置を備え、この半導体集積回路装置との接触端子をカード表面上に備えた接触型ICカードが、金融等の分野で普及しつつある。このICカードは、該CPUによってメモリへの書込み・消去、および読出しが管理され、暗号処理などを有することにより、高いセキュリティ機能を有している。
【0007】
一方、バッテリ等の電源を持たず、アンテナで受けた電磁波から電源を生成して動作するICカード(以下、非接触型ICカード)が交通等の分野で盛んに使われるようになってきた。非接触型ICカードは、リーダ・ライタ(質問器)から電磁波を変調して送られるデータを受信する。更に、受信したデータを信号処理して得られたデータに応じて、アンテナ端子間の負荷を変化させることによってアンテナで受信している電磁波を変調し、データをリーダ・ライタ(質問器)に送信する。
【0008】
以上のような接触型と非接触型を兼用することができるICカードは、複数の電源入力手段を有し、電源電圧を供給する電源を切替えて使用する。その場合、起こる可能性がある外部の電圧源の短絡や、非接触動作時における金属の接触等が引き起こす接触電源端子と接触接地端子の短絡に対して防止策を講ずる必要があり、そのために選択した電源以外の電源入力を遮断する必要がある。なお、電源スイッチ回路を1個のPMOSトランジスタで構成すると、PMOSトランジスタのバルク端子とソース端子との間に生成される寄生ダイオードを通して、電源電圧端子と内部電源ラインの間に電流経路が生成されるため、内部電源ラインを接触電源端子から十分に遮断することができない。
【0009】
電源スイッチ回路をNMOSトランジスタで構成した場合、接触電源端子から供給される電源電圧が低くなると、NMOSトランジスタが十分にオンするゲート電圧が生成されるまでに長い時間を必要とし、その間、内部電源ラインには十分な電圧が供給されないため、動作モードの判定等の処理を行なうことも困難となり、チップが動作を開始するまでに時間が必要であった。
【0010】
また、接触電源端子から供給される電源電圧が低い場合、電源スイッチ回路の電圧損失を小さくするためには、MOSトランジスタのトランジスタサイズを大きくし、MOSトランジスタのオン抵抗を小さくしなければならない。特に、内部回路の消費電力が大きい場合は、トランジスタサイズを大きくする必要がある。
【0011】
更に、接触電源端子から供給される電源電圧が低い場合、電源スイッチ回路を構成するMOSトランジスタに与えるゲート・ソース間電圧が小さくなるためオン抵抗が大きくなり、電源スイッチ回路による電圧損失が増加する。このオン抵抗を低減するためには、トランジスタサイズを更に大きくする必要があった。
【0012】
次に、電源スイッチ回路を2個の直列接続されたPMOSトランジスタで構成する場合に、従来技術においては両者のゲートが共通に接続されているため、接触電源端子の電位と内部電源ラインの電位の状況によっては、トランジスタのオフが不完全となる場合があった。
【0013】
本発明の第1の目的は、接触電源端子と内部電源ラインの相対的な電位関係に関わらず電源スイッチ回路のトランジスタをオフにする半導体集積回路を提供すること、或いは同半導体集積回路を用いたICカードを提供することにある。
【0014】
本発明の第1の目的に付随する第2の目的は、電源スイッチ回路を構成するMOSトランジスタのトランジスタサイズを大きくすることなく、MOSトランジスタのオン抵抗の低減を可能にする回路技術を提供することにある。
【0015】
本発明の第2の目的に付随する第3の目的は、チップが動作を開始するまでに必要な時間を最小限に抑制することが可能な回路技術を提供することにある。
【課題を解決するための手段】
【0016】
上記第1の目的を達成するために、本発明の半導体集積回路装置及びそれを用いたICカードは、アンテナに接続されるアンテナ端子と、アンテナからアンテナ端子に与えられる交流信号を整流平滑して直流電圧を得る電源回路と、外部装置から電源が入力される第1及び第2の電源端子と、第1の電源端子と電源回路の出力端子との間に接続される電源スイッチ回路と、電源回路の出力端子に生じる電圧によって動作する内部回路とを具備しており、上記電源スイッチ回路は、第1の電源端子と電源回路の出力端子との間に直列に接続される第1及び第2のMOSトランジスタと、第1のMOSトランジスタのゲート端子に接続される第1のプルアップ回路と、第2のMOSトランジスタのゲート端子に接続される第2のプルアップ回路とを有し、アンテナから交流信号が得られるときに、第1のプルアップ回路が第1のMOSトランジスタのゲート端子を第1の電源端子に短絡し、第2のプルアップ回路が第2のMOSトランジスタのゲート端子を上記電源回路の出力端子に短絡し、アンテナから交流信号が得られないときに、第1及び第2のプルアップ回路が動作を停止し、第1及び第2のMOSトランジスタのゲート端子の電位が、第1の電源端子の電位から上記第2の電源端子の電位への方向に設定される設定電位になる。
【0017】
上記第2の目的を達成するために、上記電源スイッチ回路は、更に、第1及び第2のMOSトランジスタのゲート端子に接続されるプルダウン回路と、同プルダウン回路に接続されるチャージポンプ回路とを更に有し、同チャージポンプ回路は、第1の電源端子の電位から上記第2の電源端子の電位への方向に上記第2の電源端子の電位を越える設定電位の電圧を生成し、上記プルダウン回路は、アンテナから交流信号が得られないときに、上記第1及び第2のMOSトランジスタのゲート端子の電位を上記チャージポンプ回路が生成する電圧の設定電位にする。
【0018】
上記第3の目的を達成するために、上記プルダウン回路は、チャージポンプ回路が生成する電圧がチャージポンプ回路の動作開始後に第2の電源端子の電位を越えるまでは、第1及び第2のMOSトランジスタのゲート端子の電位を接地電位にする。
【発明の効果】
【0019】
本発明によれば、接触電源端子と内部電源ラインの相対的な電位関係に関わらず電源スイッチ回路のトランジスタをオフすることができる。加えて、電源スイッチ回路を構成するMOSトランジスタのトランジスタサイズを大きくすることなく、MOSトランジスタのオン抵抗の低減が可能になると共に、チップが動作を開始するまでに必要な時間を最小限に抑制することが可能になる。
【発明を実施するための最良の形態】
【0020】
以下、本発明に係る半導体集積回路装置及びICカードを図面に示した実施形態を参照して更に詳細に説明する。
【0021】
図1は、本発明の半導体集積回路装置及びICカードの実施形態を示す基本構成のブロック図である。
【0022】
図1において、1はICカード、2はICカード1に搭載される半導体集積回路装置、L1はICカード1に搭載されるアンテナである。アンテナL1と並列に接続された容量CAは共振回路を構成する。この共振容量CAは、寄生容量等も考慮して調整されるため、必ずしも接続されるものではない。半導体集積回路装置2は、電源回路(PSC)3、電源スイッチ回路(PSW)4、接触/非接触判定回路(JDC)5及び内部回路6を有し、更に、アンテナL1を接続するためのアンテナ端子LA及びLB、外部と接続するための接触端子(CNT)12に接続される接触電源端子(以下、単に電源端子という)VDD(第1の電源端子)、接触接地端子(以下、単に接地端子という)VSS(第2の電源端子)及び信号入出力端子PIOを有している。
【0023】
図2に、ICカード1の構造を示す。ICカード1は、樹脂モールドされたプリント基板13によってカードの形態を成す。外部のリーダ・ライタ17からの電磁波を受けるアンテナL1は、プリント基板13の配線により形成される渦巻き状のコイル14によって構成される。接触端子12はICカード1の表面上に金属端子16によって構成される。半導体集積回路装置2は1個のICチップ15で構成される。ICチップ15にアンテナとなるコイル14がチップ上のアンテナ端子LA,LBを介して接続される。また、ICチップ15に金属端子16がチップ上の電源端子VDD、接地端子VSS及び信号入出力端子PIOを介して接続される。リーダ・ライタ17からの電磁波を受けたアンテナL1は、アンテナ端子LA及びLBに高周波の交流信号を出力する。交流信号は、部分的に情報信号(データ)によって変調されている。
【0024】
また、特に限定はされないが、半導体集積回路装置2は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような1個の半導体基板上に形成される。
【0025】
図1において、電源回路3は、整流回路、平滑容量から構成される。勿論、電源回路3には、出力する電圧が所定の電圧レベルを超えないように制御するレギュレータ機能を設けても良い。
【0026】
電源回路3の出力電圧、又は電源端子VDDから電源スイッチ回路4を介して与えられる電圧のいずれか一方が内部電源ラインVDDAを通して内部回路6に電源電圧として供給される。半導体集積回路装置2の内部の接地は、接地ラインGLを通して成される。
【0027】
接触/非接触判定回路5は、電源の供給元を検出することで、接触端子12を使用して動作する状態(接触モード)であるか、アンテナL1を使用して動作する状態(非接触モード)であるかを判定し、判定信号S1を出力する。なお、接触/非接触判定回路5は、判定信号S1の他に、判定確定を表す判定信号S4を出力する。判定確定は、アンテナL1による電磁波の受信が安定に行なわれるようになった時点で発せられる。
【0028】
電源スイッチ回路4は、接触/非接触判定回路5が出力する判定信号S1によって、スイッチのオン/オフを制御され、接触モード時には、接触端子12に入力された電源電圧を内部回路6に供給し、非接触モード時には、接触端子12からの電源供給を遮断する。
【0029】
内部回路6は、受信回路(RU)7、送信回路(TR)8、制御部(CTR)9、メモリ(MEM)10、I/O回路(I/O)11を含んで構成される。受信回路7は、ICカードに備えられるアンテナL1によって受信された交流信号に重畳された情報信号を復調してディジタルの情報信号を出力し、同信号を制御部9に供給する。送信回路8は、制御部9から出力されたディジタルの情報信号を受け、アンテナL1が受信している交流信号を同情報信号によって変調する。リーダ・ライタ17は、アンテナL1からの電磁波の反射が上記変調によって変化することを受けて、制御部9からの情報信号を受信する。メモリ10は、制御部9との間で復調された情報データや送信データの記録などに利用される。
【0030】
更に、制御部9は、I/O回路11及び信号入出力端子PIOを介して外部装置と信号のやりとりを行なうことができる。信号入出力端子PIOを介して信号のやり取りを行なうとき、内部回路6は、電源端子VDD及び接地端子VSSから供給される電源電圧を利用して動作する。
【0031】
図3は、本実施形態の半導体集積回路装置2に搭載される電源スイッチ回路4の基本構成図である。
【0032】
図3にはおいて、電源端子VDDと内部電源ラインVDDAとの間の短絡/遮断を行なうスイッチ素子は、PMOSトランジスタM1及びM2によって構成される。PMOSトランジスタM1及びM2は、ゲート制御回路21によってオン/オフが制御される。そして、PMOSトランジスタM1のバルク端子(ウエル)は電源端子VDDに接続され、PMOSトランジスタM2のバルク端子は内部電源ラインVDDAに接続される。
【0033】
ゲート制御回路21は、PMOSトランジスタM1のゲート端子を電源端子VDDに短絡することによって同ゲート端子の電位を電源端子VDDの電位に引き上げる(プルアップする)プルアップ回路(PUC)22と、PMOSトランジスタM2のゲート端子を内部電源ラインVDDAに短絡することによって同ゲート端子の電位を内部電源ラインVDDAの電位にプルアップするプルアップ回路23とを含んでいる。更に、ゲート制御回路21は、PMOSトランジスタM1及びM2のゲート端子の電位を低い電位に引き下げる(プルダウンする)プルダウン回路(PDC)24と、負電圧を生成するチャージポンプ回路(CPC)25とを含んでいる。ゲート制御回路21に判定信号S1が入力され、判定信号S1によってプルアップ回路22,23、プルダウン回路24及びチャージポンプ回路25の動作が制御される。判定信号S1は、図1に示したように接触/非接触判定回路5から出力される信号である。
【0034】
非接触モード時は、プルダウン回路24が動作を停止し、プルアップ回路22,23が動作することで、PMOSトランジスタM1及びM2はオフ状態になる。これにより、電源端子VDDの電位と内部電源ラインVDDAの電位の相対的な関係に関わらず、電源端子VDDを内部電源ラインVDDAから遮断することができる。このとき、負電圧は不要となるため、チャージポンプ回路25は動作を停止する。
【0035】
接触モード時は、プルアップ回路22,23が動作を停止し、プルダウン回路24が動作することにより、PMOSトランジスタM1及びM2はオン状態になる。このとき、チャージポンプ回路25は動作して負電圧を生成し、同負電圧がPMOSトランジスタM1及びM2のゲート端子に与えられるため、PMOSトランジスタM1及びM2のゲート・ソース間電圧が大きくなる。これにより、PMOSトランジスタM1及びM2のオン抵抗は小さくなり、内部電源ラインVDDAに接続される回路の消費電流によって発生するPMOSトランジスタM1及びM2の電圧損失を小さくすることが可能になる。
【0036】
また、プルダウン回路24は、PMOSトランジスタM1及びM2のゲート端子を、チャージポンプ回路25の出力電圧が動作を開始して間もないため接地ラインGLの電位(以下、接地電位という)よりも高い場合には接地ラインGLに接続し、チャージポンプ回路25の出力電圧が接地電位よりも低くなったときに、チャージポンプ回路25の出力端子に接続する。
【0037】
これにより、電源端子VDDから電源電圧が供給される直後のように、チャージポンプ回路25の出力電圧が十分に低くならない場合においても、PMOSトランジスタM1及びM2がオンするため、内部電源ラインVDDAには動作モードの判定等を行なうには十分な電源電圧が供給され、チップの動作開始までの時間を短縮することができる。
【0038】
なお、内部回路6が消費電流が小さい回路である場合は、電源スイッチ回路4における電圧損失が小さくなるので、チャージポンプ回路25を省略し、プルダウンする電圧を接地又は内部電源ラインVDDAと接地の中間の電位にすることが可能である。その場合には、後述する図4Aにおいて、NMOSトランジスタM9〜M11及びチャージポンプ回路25が省略され、NMOSトランジスタM7,M8のソース端子が接地ラインGL又は電圧分割点に接続される。電圧分割点は、例えば、内部電源ラインVDDAと接地ラインGLの間に2個の抵抗を直列に接続し、2個の抵抗の互いの接続点とすることができる。
【0039】
以上のように、接触モード時のPMOSトランジスタM1及びM2のゲート端子の電位は、接続によって負電位、接地電位又は電圧分割点における中間電位になるが、これらの電位を、電源端子VDDの電位から接地端子VSSの電位への方向に設定される設定電位と表すこととする。このとき、チャージポンプ回路25が生成する電圧の負電位は、上記第1の電源端子の電位から上記第2の電源端子の電位への方向に上記第2の電源端子の電位を越える設定電位となる。
【0040】
図4Aは、本実施形態の半導体集積回路装置2に搭載される電源スイッチ回路4の一例を示す回路構成図であり、図3の具体的な回路構成を示している。
【0041】
図3のプルアップ回路22は、PMOSトランジスタM3、NMOSトランジスタM4及び抵抗R1によって構成される。NMOSトランジスタM4のゲート端子には、判定信号S1が入力される。判定信号S1は、NMOSトランジスタM4と抵抗R1によって反転され、出力信号レベルが変換された判定信号S2としてPMOSトランジスタM3のゲート端子に入力される。判定信号S1が“H”の場合(非接触時)には、判定信号S2は“L”となり、PMOSトランジスタM3がオン状態になってPMOSトランジスタM1のゲート端子の電位が電源端子VDDの電位にプルアップされる。
【0042】
図3のプルアップ回路23は、PMOSトランジスタM5,M6及びインバータ回路G1によって構成される。PMOSトランジスタM5のゲート端子には判定信号S2が入力され、PMOSトランジスタM5のゲート端子にはインバータ回路G1によって判定信号S1を反転した判定信号S3が入力される。判定信号S1が“H”の場合(非接触時)には、判定信号S2及びS3は“L”となり、PMOSトランジスタM5及びM6がオン状態になり、PMOSトランジスタM2のゲート端子の電位が内部電源ラインVDDAの電位にプルアップされる。
【0043】
図3のプルダウン回路24は、NMOSトランジスタM7,M8,M9,M10、及びPMOSトランジスタM11によって構成される。NMOSトランジスタM7及びM8のゲート端子に判定信号S2が入力される。NMOSトランジスタM9及びM10は、チャージポンプ回路25の出力電圧V1と接地電圧を比較し、より低い電圧をNMOSトランジスタM7及びM8のソース端子に供給する。また、判定信号S1によってチャージポンプ回路25が動作しない場合(接触時)は、PMOSトランジスタM11によって、チャージポンプ回路25の出力端子の電位は、内部電源電圧VDDAの電位にプルアップされる。
【0044】
図4Bに図4Aにおけるチャージポンプ回路25の一例を示す。判定信号S1が“L”となる接触時に、接触端子12から信号入出力端子PIOを介して入力されるクロック信号(CLK)が否定論理積回路G2及びインバータ回路G3〜G6を経て容量C2〜C4に与えられて充電が行なわれると共に、クロック信号がオフになるときに容量C2〜C4に与えられた電荷の放電が行なわれる。そのとき同時にダイオードD1〜D3が非導通状態になることによって各容量の電荷による電圧の加算が行なわれ、ダイオードD4のアノード端子から大きい負の電圧V1が出力される。
【0045】
図4Cに図1における接触/非接触判定回路5の一例を示す。内部電源ラインVDDAに電圧が発生したことを検出する電圧検出回路(DET)27と、内部電源ラインVDDAに発生した電圧が時定数回路及び遅延回路DL1を経て出力される電圧との否定論理積により、否定論理積回路G7からリセットパルス(RST)が出力される。時定数回路は抵抗R2と容量C5とから成る。リセットパルスは、遅延回路DL2、遅延回路DL3及び否定論理和回路G8を経て時間T1後にクロックパルス(CLK)となる。時間T1は、非接触時にアンテナL1で受信した電磁波から得られる直流電圧が安定状態に達し、接触モード及び非接触モードの別の判定を確定することができる時間として設定される。非接触時にアンテナL1で受信された信号は、ダイオードD5,D6によって整流されて抵抗R3に直流電圧が発生し、インバータG9を経たインバータG10の出力データ(DATA)は“H”となる。接触時にアンテナL1には電波が到来しないので,抵抗R3に電圧は発生せず、インバータG10の出力データは“L”となる。ラッチ回路28は、否定論理積回路G7からのリセットパルスによってまず“L”となり、時間T1後にクロックパルスによってインバータG9の出力データを保持する。これによってラッチ回路28は判定信号S1を出力する。即ち、判定信号S1は、時間T1迄は、リセットによって“L”となり、時間T1から以降に、接触モードのときに“L”であり、非接触モードのときに“H”となる。ここで、否定論理和回路G8が出力するクロックパルスは、時間T1に発生するので、接触モード及び非接触モードの別の判定が確定されることを表す信号になる。クロックパルスは、インバータG11を経て判定信号S4として出力される。
【0046】
図5に、図4Aにおける本発明の半導体集積回路装置2に搭載される電源スイッチ回路4の接触モード動作時の各部動作波形を示す。
【0047】
非接触インターフェースによる通信に使用されるアンテナL1は電磁波を受信していなく、アンテナ端子LA及びLBの間には電圧が発生していない。ここで、電源端子VDDに電源電圧が供給されると、抵抗R1によってPMOSトランジスタM3及びM5はオフされ、NMOSトランジスタM7及びM8がオンするため、PMOSトランジスタM1及びM2のゲート端子はプルダウンされる。これにより、内部電源ラインVDDAに電源電圧が供給される。
【0048】
その結果、接触/非接触判定回路5が動作を開始する。動作モードを判定するまでの間、接触/非接触判定回路5は、接触モードとして“L”の判定信号S1を出力する。これは、判定するまでの間、接触/非接触判定回路5に安定した電源を供給するために、PMOSトランジスタM1及びM2をオンさせておく必要があるからである。
【0049】
従って、内部電源ラインVDDAに電源電圧が供給されると、チャージポンプ回路25が動作を開始し、負電圧を生成する。そのため、接触モード時においてPMOSトランジスタM1及びM2のゲート端子の電位が負の方向に下降し、ゲート・ソース電圧を大きくすることができる。
【0050】
この後、時間T1において、接触/非接触判定回路5が動作モードを判定し、接触モードであることが確定すれば、判定信号S1はそのまま“L”を維持し、PMOSトランジスタM1及びM2はオンの状態を維持する。
【0051】
図6に、図4Aにおける本発明の半導体集積回路装置2に搭載される電源スイッチ回路4の非接触モード動作時の各部の動作波形を示す。
【0052】
非接触インターフェースによる通信に使用されるアンテナL1が電磁波を受信しているため、アンテナ端子LA−LB間に電圧が発生している。一方、電源端子VDDには電圧が供給されていない。
【0053】
電源回路3の出力電圧の高電位側の端子を出力端子と云うこととし、同出力端子が内部電源ラインVDDAに接続されているため、内部電源ラインVDDAに電源電圧が発生する。これにより、接触/非接触判定回路5が動作を開始する。上述のように、動作モードを判定するまでの間、接触モードとして“L”の判定信号S1が出力される。そのため、PMOSトランジスタM1及びM2のゲート端子はプルダウンされ、一時的にオンする。
【0054】
時間T1において、動作モードが非接触モードとして確定した後は、判定信号S1が“H”になるため、PMOSトランジスタM1及びM2のゲート端子はそれぞれプルアップされ、PMOSトランジスタM1及びM2はオフする。これにより、電源端子VDDに電圧が供給されなくなるので、電源端子VDDの電位が下降する。
【0055】
ここで、PMOSトランジスタM1のゲート端子の電位は、電源端子VDDの電位にプルアップされている状態になっているため、図6に示すように、例えば時間T2で電源端子VDDに強制的に電圧が印加されても、PMOSトランジスタM1のゲート端子の電位は電源端子VDDの電位にプルアップされたままであり、PMOSトランジスタM1は、常時、オフの状態を維持する。このようにして、外部からの電圧印加による電源端子VDDの電位と内部電源ラインVDDAの電位の相対的な関係に関わらず、電源端子VDDを内部電源ラインVDDAから遮断することができる。
【0056】
図7は、本実施形態の半導体集積回路装置2に搭載される電源スイッチ回路4の他の例を示す回路構成図であり、図3の具体的な別の回路構成を示している。図7の電源スイッチ回路4は、図4Aのチャージポンプ回路25を判定信号S1と判定信号S4の論理積信号によって制御するように変更したものである。論理積信号は、論理積回路G12から出力される。
【0057】
図8に、図7における本発明の半導体集積回路装置2に搭載される電源スイッチ回路4の接触モード動作時の各部の動作波形を示す。チャージポンプ回路25を判定信号S1と判定信号S4の論理積信号によって制御することで、接触/非接触判定回路5が動作モードを判定するまでの期間(T1)は、チャージポンプ回路25は負電圧の生成を開始せず、接触/非接触判定回路5が動作モードを判定した後に、接触モードであれば負電圧の生成を開始する。
【0058】
図9に、図7における本発明の半導体集積回路装置2に搭載される電源スイッチ回路4の非接触モード動作時の各部動作波形を示す。上述の通り、接触/非接触判定回路5が動作モードを判定するまでの期間は、チャージポンプ回路25は負電圧の生成を開始せずに停止している。接触/非接触判定回路5が動作モードを判定した後、非接触モードであれば、チャージポンプ回路25は動作を開始せずに停止した状態が維持される。
【0059】
このように、チャージポンプ回路25を判定信号S1と判定信号S4の論理積信号で制御することによって、非接触モードにおいてチャージポンプ回路25を動作させることなく、非接触モードの動作を継続することができる。これにより、無駄な電力を消費することが回避される。
【0060】
以上、本発明者よりなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図1における電源スイッチ回路4をNMOSトランジスタで構成し、その電源スイッチ回路4を接地端子VSS側に接続してもよい。この場合、電源回路3の出力端子は電源回路3の出力電圧の低電位側の端子に変更され、電源端子VDDは第2の電源端子に、接地端子VSSは第1の電源端子に変更される。更に、チャージポンプ回路は、この第2の電源端子の電位よりも高い電位の電圧、即ち、第1の電源端子の電位から第2の電源端子の電位への方向に第2の電源端子の電位を越える設定電位の正電圧を生成するように回路構成が変更される。
【図面の簡単な説明】
【0061】
【図1】本発明に係る半導体集積回路装置及びICカードの実施形態を説明するための基本構成図。
【図2】本発明のICカードを説明するための斜視図。
【図3】本発明の半導体集積回路装置に搭載される電源スイッチ回路を説明するための基本構成図。
【図4A】本発明の半導体集積回路装置に搭載される電源スイッチ回路の一例を説明するための回路図。
【図4B】図4Aの電源スイッチ回路におけるチャージポンプ回路の一例を説明するための回路図。
【図4C】図1の半導体集積回路装置における判定回路の一例を説明するための回路図。
【図5】図4Aの電源スイッチ回路の接触モード時の動作を説明するための波形図。
【図6】図4Aの電源スイッチ回路の非接触モード時の動作を説明するための波形図。
【図7】本発明の半導体集積回路装置に搭載される電源スイッチ回路の他の例を説明するための回路図。
【図8】図7の電源スイッチ回路の接触モード時の動作を説明するための波形図。
【図9】図7の電源スイッチ回路の非接触モード時の動作を説明するための波形図。
【符号の説明】
【0062】
1…ICカード、2…半導体集積回路装置、3…電源回路、4…電源スイッチ回路、5…接触/非接触判定回路、6…内部回路、12…接触端子、13…プリント基板、14…コイル、15…ICチップ、16…金属端子、21…ゲート制御回路、22,23…プルアップ回路、24…プルダウン回路、25…チャージポンプ回路、L1…アンテナ、LA,LB…アンテナ接続端子、G1…インバータ回路、M1〜M6…MOSトランジスタ、R1…抵抗、S1〜S4…判定信号、VDD…電源端子、VDDA…内部電源ライン、VSS…接地端子、PIO…信号入出力端子。
【技術分野】
【0001】
本発明は、ICカードに搭載される半導体集積回路装置等に適用して好適な電源制御技術に係り、特に、ICカードに具備されたアンテナで受けた電磁波から生成した電源電圧とICカードに具備された接触端子を介して外部から供給された電源電圧とを選択して動作する半導体集積回路装置及びそれを用いたICカードに関する。
【背景技術】
【0002】
接触型ICカードと非接触型ICカードとの機能を兼用することができるICカードでは、接触型として用いられるときは外部の電圧源から接触電源端子を経て供給される電源電圧が用いられ、非接触型として用いられるときはアンテナで受けた電磁波から生成した電源電圧が用いられる。そして、いずれか一方の電源電圧が内部電源ラインを通してICカードの内部に搭載される回路に供給される。
【0003】
このような兼用型のICカードにおいて、接触電源端子と内部電源ラインとの間に電源スイッチ回路を備え、アンテナで受けた電磁波から生成された電源で動作する場合は、接触電源端子からの入力を遮断する技術がある(例えば特許文献1参照)。
【0004】
また、非接触型として用いられるときに、内部電源ラインの接触電源端子からの遮断を強化するために、電源スイッチ回路を2個の直列接続されたPMOSトランジスタで構成する技術がある(例えば特許文献2参照)。2個直列接続することにより、PMOSトランジスタのバルク端子とソース端子との間に生成される寄生ダイオードによる電流経路が生成されないようになり、遮断が強化される。更に、特許文献2は、電源スイッチ回路用のトランジスタのオン抵抗を下げるために、同トランジスタの寸法を論理用トランジスタに較べて面積比で700倍にすることを記載している。
【0005】
【特許文献1】特開2000−113148号公報
【特許文献2】特開2004−78898号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
カードの内部にCPUやメモリ等の機能を有した半導体集積回路装置を備え、この半導体集積回路装置との接触端子をカード表面上に備えた接触型ICカードが、金融等の分野で普及しつつある。このICカードは、該CPUによってメモリへの書込み・消去、および読出しが管理され、暗号処理などを有することにより、高いセキュリティ機能を有している。
【0007】
一方、バッテリ等の電源を持たず、アンテナで受けた電磁波から電源を生成して動作するICカード(以下、非接触型ICカード)が交通等の分野で盛んに使われるようになってきた。非接触型ICカードは、リーダ・ライタ(質問器)から電磁波を変調して送られるデータを受信する。更に、受信したデータを信号処理して得られたデータに応じて、アンテナ端子間の負荷を変化させることによってアンテナで受信している電磁波を変調し、データをリーダ・ライタ(質問器)に送信する。
【0008】
以上のような接触型と非接触型を兼用することができるICカードは、複数の電源入力手段を有し、電源電圧を供給する電源を切替えて使用する。その場合、起こる可能性がある外部の電圧源の短絡や、非接触動作時における金属の接触等が引き起こす接触電源端子と接触接地端子の短絡に対して防止策を講ずる必要があり、そのために選択した電源以外の電源入力を遮断する必要がある。なお、電源スイッチ回路を1個のPMOSトランジスタで構成すると、PMOSトランジスタのバルク端子とソース端子との間に生成される寄生ダイオードを通して、電源電圧端子と内部電源ラインの間に電流経路が生成されるため、内部電源ラインを接触電源端子から十分に遮断することができない。
【0009】
電源スイッチ回路をNMOSトランジスタで構成した場合、接触電源端子から供給される電源電圧が低くなると、NMOSトランジスタが十分にオンするゲート電圧が生成されるまでに長い時間を必要とし、その間、内部電源ラインには十分な電圧が供給されないため、動作モードの判定等の処理を行なうことも困難となり、チップが動作を開始するまでに時間が必要であった。
【0010】
また、接触電源端子から供給される電源電圧が低い場合、電源スイッチ回路の電圧損失を小さくするためには、MOSトランジスタのトランジスタサイズを大きくし、MOSトランジスタのオン抵抗を小さくしなければならない。特に、内部回路の消費電力が大きい場合は、トランジスタサイズを大きくする必要がある。
【0011】
更に、接触電源端子から供給される電源電圧が低い場合、電源スイッチ回路を構成するMOSトランジスタに与えるゲート・ソース間電圧が小さくなるためオン抵抗が大きくなり、電源スイッチ回路による電圧損失が増加する。このオン抵抗を低減するためには、トランジスタサイズを更に大きくする必要があった。
【0012】
次に、電源スイッチ回路を2個の直列接続されたPMOSトランジスタで構成する場合に、従来技術においては両者のゲートが共通に接続されているため、接触電源端子の電位と内部電源ラインの電位の状況によっては、トランジスタのオフが不完全となる場合があった。
【0013】
本発明の第1の目的は、接触電源端子と内部電源ラインの相対的な電位関係に関わらず電源スイッチ回路のトランジスタをオフにする半導体集積回路を提供すること、或いは同半導体集積回路を用いたICカードを提供することにある。
【0014】
本発明の第1の目的に付随する第2の目的は、電源スイッチ回路を構成するMOSトランジスタのトランジスタサイズを大きくすることなく、MOSトランジスタのオン抵抗の低減を可能にする回路技術を提供することにある。
【0015】
本発明の第2の目的に付随する第3の目的は、チップが動作を開始するまでに必要な時間を最小限に抑制することが可能な回路技術を提供することにある。
【課題を解決するための手段】
【0016】
上記第1の目的を達成するために、本発明の半導体集積回路装置及びそれを用いたICカードは、アンテナに接続されるアンテナ端子と、アンテナからアンテナ端子に与えられる交流信号を整流平滑して直流電圧を得る電源回路と、外部装置から電源が入力される第1及び第2の電源端子と、第1の電源端子と電源回路の出力端子との間に接続される電源スイッチ回路と、電源回路の出力端子に生じる電圧によって動作する内部回路とを具備しており、上記電源スイッチ回路は、第1の電源端子と電源回路の出力端子との間に直列に接続される第1及び第2のMOSトランジスタと、第1のMOSトランジスタのゲート端子に接続される第1のプルアップ回路と、第2のMOSトランジスタのゲート端子に接続される第2のプルアップ回路とを有し、アンテナから交流信号が得られるときに、第1のプルアップ回路が第1のMOSトランジスタのゲート端子を第1の電源端子に短絡し、第2のプルアップ回路が第2のMOSトランジスタのゲート端子を上記電源回路の出力端子に短絡し、アンテナから交流信号が得られないときに、第1及び第2のプルアップ回路が動作を停止し、第1及び第2のMOSトランジスタのゲート端子の電位が、第1の電源端子の電位から上記第2の電源端子の電位への方向に設定される設定電位になる。
【0017】
上記第2の目的を達成するために、上記電源スイッチ回路は、更に、第1及び第2のMOSトランジスタのゲート端子に接続されるプルダウン回路と、同プルダウン回路に接続されるチャージポンプ回路とを更に有し、同チャージポンプ回路は、第1の電源端子の電位から上記第2の電源端子の電位への方向に上記第2の電源端子の電位を越える設定電位の電圧を生成し、上記プルダウン回路は、アンテナから交流信号が得られないときに、上記第1及び第2のMOSトランジスタのゲート端子の電位を上記チャージポンプ回路が生成する電圧の設定電位にする。
【0018】
上記第3の目的を達成するために、上記プルダウン回路は、チャージポンプ回路が生成する電圧がチャージポンプ回路の動作開始後に第2の電源端子の電位を越えるまでは、第1及び第2のMOSトランジスタのゲート端子の電位を接地電位にする。
【発明の効果】
【0019】
本発明によれば、接触電源端子と内部電源ラインの相対的な電位関係に関わらず電源スイッチ回路のトランジスタをオフすることができる。加えて、電源スイッチ回路を構成するMOSトランジスタのトランジスタサイズを大きくすることなく、MOSトランジスタのオン抵抗の低減が可能になると共に、チップが動作を開始するまでに必要な時間を最小限に抑制することが可能になる。
【発明を実施するための最良の形態】
【0020】
以下、本発明に係る半導体集積回路装置及びICカードを図面に示した実施形態を参照して更に詳細に説明する。
【0021】
図1は、本発明の半導体集積回路装置及びICカードの実施形態を示す基本構成のブロック図である。
【0022】
図1において、1はICカード、2はICカード1に搭載される半導体集積回路装置、L1はICカード1に搭載されるアンテナである。アンテナL1と並列に接続された容量CAは共振回路を構成する。この共振容量CAは、寄生容量等も考慮して調整されるため、必ずしも接続されるものではない。半導体集積回路装置2は、電源回路(PSC)3、電源スイッチ回路(PSW)4、接触/非接触判定回路(JDC)5及び内部回路6を有し、更に、アンテナL1を接続するためのアンテナ端子LA及びLB、外部と接続するための接触端子(CNT)12に接続される接触電源端子(以下、単に電源端子という)VDD(第1の電源端子)、接触接地端子(以下、単に接地端子という)VSS(第2の電源端子)及び信号入出力端子PIOを有している。
【0023】
図2に、ICカード1の構造を示す。ICカード1は、樹脂モールドされたプリント基板13によってカードの形態を成す。外部のリーダ・ライタ17からの電磁波を受けるアンテナL1は、プリント基板13の配線により形成される渦巻き状のコイル14によって構成される。接触端子12はICカード1の表面上に金属端子16によって構成される。半導体集積回路装置2は1個のICチップ15で構成される。ICチップ15にアンテナとなるコイル14がチップ上のアンテナ端子LA,LBを介して接続される。また、ICチップ15に金属端子16がチップ上の電源端子VDD、接地端子VSS及び信号入出力端子PIOを介して接続される。リーダ・ライタ17からの電磁波を受けたアンテナL1は、アンテナ端子LA及びLBに高周波の交流信号を出力する。交流信号は、部分的に情報信号(データ)によって変調されている。
【0024】
また、特に限定はされないが、半導体集積回路装置2は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような1個の半導体基板上に形成される。
【0025】
図1において、電源回路3は、整流回路、平滑容量から構成される。勿論、電源回路3には、出力する電圧が所定の電圧レベルを超えないように制御するレギュレータ機能を設けても良い。
【0026】
電源回路3の出力電圧、又は電源端子VDDから電源スイッチ回路4を介して与えられる電圧のいずれか一方が内部電源ラインVDDAを通して内部回路6に電源電圧として供給される。半導体集積回路装置2の内部の接地は、接地ラインGLを通して成される。
【0027】
接触/非接触判定回路5は、電源の供給元を検出することで、接触端子12を使用して動作する状態(接触モード)であるか、アンテナL1を使用して動作する状態(非接触モード)であるかを判定し、判定信号S1を出力する。なお、接触/非接触判定回路5は、判定信号S1の他に、判定確定を表す判定信号S4を出力する。判定確定は、アンテナL1による電磁波の受信が安定に行なわれるようになった時点で発せられる。
【0028】
電源スイッチ回路4は、接触/非接触判定回路5が出力する判定信号S1によって、スイッチのオン/オフを制御され、接触モード時には、接触端子12に入力された電源電圧を内部回路6に供給し、非接触モード時には、接触端子12からの電源供給を遮断する。
【0029】
内部回路6は、受信回路(RU)7、送信回路(TR)8、制御部(CTR)9、メモリ(MEM)10、I/O回路(I/O)11を含んで構成される。受信回路7は、ICカードに備えられるアンテナL1によって受信された交流信号に重畳された情報信号を復調してディジタルの情報信号を出力し、同信号を制御部9に供給する。送信回路8は、制御部9から出力されたディジタルの情報信号を受け、アンテナL1が受信している交流信号を同情報信号によって変調する。リーダ・ライタ17は、アンテナL1からの電磁波の反射が上記変調によって変化することを受けて、制御部9からの情報信号を受信する。メモリ10は、制御部9との間で復調された情報データや送信データの記録などに利用される。
【0030】
更に、制御部9は、I/O回路11及び信号入出力端子PIOを介して外部装置と信号のやりとりを行なうことができる。信号入出力端子PIOを介して信号のやり取りを行なうとき、内部回路6は、電源端子VDD及び接地端子VSSから供給される電源電圧を利用して動作する。
【0031】
図3は、本実施形態の半導体集積回路装置2に搭載される電源スイッチ回路4の基本構成図である。
【0032】
図3にはおいて、電源端子VDDと内部電源ラインVDDAとの間の短絡/遮断を行なうスイッチ素子は、PMOSトランジスタM1及びM2によって構成される。PMOSトランジスタM1及びM2は、ゲート制御回路21によってオン/オフが制御される。そして、PMOSトランジスタM1のバルク端子(ウエル)は電源端子VDDに接続され、PMOSトランジスタM2のバルク端子は内部電源ラインVDDAに接続される。
【0033】
ゲート制御回路21は、PMOSトランジスタM1のゲート端子を電源端子VDDに短絡することによって同ゲート端子の電位を電源端子VDDの電位に引き上げる(プルアップする)プルアップ回路(PUC)22と、PMOSトランジスタM2のゲート端子を内部電源ラインVDDAに短絡することによって同ゲート端子の電位を内部電源ラインVDDAの電位にプルアップするプルアップ回路23とを含んでいる。更に、ゲート制御回路21は、PMOSトランジスタM1及びM2のゲート端子の電位を低い電位に引き下げる(プルダウンする)プルダウン回路(PDC)24と、負電圧を生成するチャージポンプ回路(CPC)25とを含んでいる。ゲート制御回路21に判定信号S1が入力され、判定信号S1によってプルアップ回路22,23、プルダウン回路24及びチャージポンプ回路25の動作が制御される。判定信号S1は、図1に示したように接触/非接触判定回路5から出力される信号である。
【0034】
非接触モード時は、プルダウン回路24が動作を停止し、プルアップ回路22,23が動作することで、PMOSトランジスタM1及びM2はオフ状態になる。これにより、電源端子VDDの電位と内部電源ラインVDDAの電位の相対的な関係に関わらず、電源端子VDDを内部電源ラインVDDAから遮断することができる。このとき、負電圧は不要となるため、チャージポンプ回路25は動作を停止する。
【0035】
接触モード時は、プルアップ回路22,23が動作を停止し、プルダウン回路24が動作することにより、PMOSトランジスタM1及びM2はオン状態になる。このとき、チャージポンプ回路25は動作して負電圧を生成し、同負電圧がPMOSトランジスタM1及びM2のゲート端子に与えられるため、PMOSトランジスタM1及びM2のゲート・ソース間電圧が大きくなる。これにより、PMOSトランジスタM1及びM2のオン抵抗は小さくなり、内部電源ラインVDDAに接続される回路の消費電流によって発生するPMOSトランジスタM1及びM2の電圧損失を小さくすることが可能になる。
【0036】
また、プルダウン回路24は、PMOSトランジスタM1及びM2のゲート端子を、チャージポンプ回路25の出力電圧が動作を開始して間もないため接地ラインGLの電位(以下、接地電位という)よりも高い場合には接地ラインGLに接続し、チャージポンプ回路25の出力電圧が接地電位よりも低くなったときに、チャージポンプ回路25の出力端子に接続する。
【0037】
これにより、電源端子VDDから電源電圧が供給される直後のように、チャージポンプ回路25の出力電圧が十分に低くならない場合においても、PMOSトランジスタM1及びM2がオンするため、内部電源ラインVDDAには動作モードの判定等を行なうには十分な電源電圧が供給され、チップの動作開始までの時間を短縮することができる。
【0038】
なお、内部回路6が消費電流が小さい回路である場合は、電源スイッチ回路4における電圧損失が小さくなるので、チャージポンプ回路25を省略し、プルダウンする電圧を接地又は内部電源ラインVDDAと接地の中間の電位にすることが可能である。その場合には、後述する図4Aにおいて、NMOSトランジスタM9〜M11及びチャージポンプ回路25が省略され、NMOSトランジスタM7,M8のソース端子が接地ラインGL又は電圧分割点に接続される。電圧分割点は、例えば、内部電源ラインVDDAと接地ラインGLの間に2個の抵抗を直列に接続し、2個の抵抗の互いの接続点とすることができる。
【0039】
以上のように、接触モード時のPMOSトランジスタM1及びM2のゲート端子の電位は、接続によって負電位、接地電位又は電圧分割点における中間電位になるが、これらの電位を、電源端子VDDの電位から接地端子VSSの電位への方向に設定される設定電位と表すこととする。このとき、チャージポンプ回路25が生成する電圧の負電位は、上記第1の電源端子の電位から上記第2の電源端子の電位への方向に上記第2の電源端子の電位を越える設定電位となる。
【0040】
図4Aは、本実施形態の半導体集積回路装置2に搭載される電源スイッチ回路4の一例を示す回路構成図であり、図3の具体的な回路構成を示している。
【0041】
図3のプルアップ回路22は、PMOSトランジスタM3、NMOSトランジスタM4及び抵抗R1によって構成される。NMOSトランジスタM4のゲート端子には、判定信号S1が入力される。判定信号S1は、NMOSトランジスタM4と抵抗R1によって反転され、出力信号レベルが変換された判定信号S2としてPMOSトランジスタM3のゲート端子に入力される。判定信号S1が“H”の場合(非接触時)には、判定信号S2は“L”となり、PMOSトランジスタM3がオン状態になってPMOSトランジスタM1のゲート端子の電位が電源端子VDDの電位にプルアップされる。
【0042】
図3のプルアップ回路23は、PMOSトランジスタM5,M6及びインバータ回路G1によって構成される。PMOSトランジスタM5のゲート端子には判定信号S2が入力され、PMOSトランジスタM5のゲート端子にはインバータ回路G1によって判定信号S1を反転した判定信号S3が入力される。判定信号S1が“H”の場合(非接触時)には、判定信号S2及びS3は“L”となり、PMOSトランジスタM5及びM6がオン状態になり、PMOSトランジスタM2のゲート端子の電位が内部電源ラインVDDAの電位にプルアップされる。
【0043】
図3のプルダウン回路24は、NMOSトランジスタM7,M8,M9,M10、及びPMOSトランジスタM11によって構成される。NMOSトランジスタM7及びM8のゲート端子に判定信号S2が入力される。NMOSトランジスタM9及びM10は、チャージポンプ回路25の出力電圧V1と接地電圧を比較し、より低い電圧をNMOSトランジスタM7及びM8のソース端子に供給する。また、判定信号S1によってチャージポンプ回路25が動作しない場合(接触時)は、PMOSトランジスタM11によって、チャージポンプ回路25の出力端子の電位は、内部電源電圧VDDAの電位にプルアップされる。
【0044】
図4Bに図4Aにおけるチャージポンプ回路25の一例を示す。判定信号S1が“L”となる接触時に、接触端子12から信号入出力端子PIOを介して入力されるクロック信号(CLK)が否定論理積回路G2及びインバータ回路G3〜G6を経て容量C2〜C4に与えられて充電が行なわれると共に、クロック信号がオフになるときに容量C2〜C4に与えられた電荷の放電が行なわれる。そのとき同時にダイオードD1〜D3が非導通状態になることによって各容量の電荷による電圧の加算が行なわれ、ダイオードD4のアノード端子から大きい負の電圧V1が出力される。
【0045】
図4Cに図1における接触/非接触判定回路5の一例を示す。内部電源ラインVDDAに電圧が発生したことを検出する電圧検出回路(DET)27と、内部電源ラインVDDAに発生した電圧が時定数回路及び遅延回路DL1を経て出力される電圧との否定論理積により、否定論理積回路G7からリセットパルス(RST)が出力される。時定数回路は抵抗R2と容量C5とから成る。リセットパルスは、遅延回路DL2、遅延回路DL3及び否定論理和回路G8を経て時間T1後にクロックパルス(CLK)となる。時間T1は、非接触時にアンテナL1で受信した電磁波から得られる直流電圧が安定状態に達し、接触モード及び非接触モードの別の判定を確定することができる時間として設定される。非接触時にアンテナL1で受信された信号は、ダイオードD5,D6によって整流されて抵抗R3に直流電圧が発生し、インバータG9を経たインバータG10の出力データ(DATA)は“H”となる。接触時にアンテナL1には電波が到来しないので,抵抗R3に電圧は発生せず、インバータG10の出力データは“L”となる。ラッチ回路28は、否定論理積回路G7からのリセットパルスによってまず“L”となり、時間T1後にクロックパルスによってインバータG9の出力データを保持する。これによってラッチ回路28は判定信号S1を出力する。即ち、判定信号S1は、時間T1迄は、リセットによって“L”となり、時間T1から以降に、接触モードのときに“L”であり、非接触モードのときに“H”となる。ここで、否定論理和回路G8が出力するクロックパルスは、時間T1に発生するので、接触モード及び非接触モードの別の判定が確定されることを表す信号になる。クロックパルスは、インバータG11を経て判定信号S4として出力される。
【0046】
図5に、図4Aにおける本発明の半導体集積回路装置2に搭載される電源スイッチ回路4の接触モード動作時の各部動作波形を示す。
【0047】
非接触インターフェースによる通信に使用されるアンテナL1は電磁波を受信していなく、アンテナ端子LA及びLBの間には電圧が発生していない。ここで、電源端子VDDに電源電圧が供給されると、抵抗R1によってPMOSトランジスタM3及びM5はオフされ、NMOSトランジスタM7及びM8がオンするため、PMOSトランジスタM1及びM2のゲート端子はプルダウンされる。これにより、内部電源ラインVDDAに電源電圧が供給される。
【0048】
その結果、接触/非接触判定回路5が動作を開始する。動作モードを判定するまでの間、接触/非接触判定回路5は、接触モードとして“L”の判定信号S1を出力する。これは、判定するまでの間、接触/非接触判定回路5に安定した電源を供給するために、PMOSトランジスタM1及びM2をオンさせておく必要があるからである。
【0049】
従って、内部電源ラインVDDAに電源電圧が供給されると、チャージポンプ回路25が動作を開始し、負電圧を生成する。そのため、接触モード時においてPMOSトランジスタM1及びM2のゲート端子の電位が負の方向に下降し、ゲート・ソース電圧を大きくすることができる。
【0050】
この後、時間T1において、接触/非接触判定回路5が動作モードを判定し、接触モードであることが確定すれば、判定信号S1はそのまま“L”を維持し、PMOSトランジスタM1及びM2はオンの状態を維持する。
【0051】
図6に、図4Aにおける本発明の半導体集積回路装置2に搭載される電源スイッチ回路4の非接触モード動作時の各部の動作波形を示す。
【0052】
非接触インターフェースによる通信に使用されるアンテナL1が電磁波を受信しているため、アンテナ端子LA−LB間に電圧が発生している。一方、電源端子VDDには電圧が供給されていない。
【0053】
電源回路3の出力電圧の高電位側の端子を出力端子と云うこととし、同出力端子が内部電源ラインVDDAに接続されているため、内部電源ラインVDDAに電源電圧が発生する。これにより、接触/非接触判定回路5が動作を開始する。上述のように、動作モードを判定するまでの間、接触モードとして“L”の判定信号S1が出力される。そのため、PMOSトランジスタM1及びM2のゲート端子はプルダウンされ、一時的にオンする。
【0054】
時間T1において、動作モードが非接触モードとして確定した後は、判定信号S1が“H”になるため、PMOSトランジスタM1及びM2のゲート端子はそれぞれプルアップされ、PMOSトランジスタM1及びM2はオフする。これにより、電源端子VDDに電圧が供給されなくなるので、電源端子VDDの電位が下降する。
【0055】
ここで、PMOSトランジスタM1のゲート端子の電位は、電源端子VDDの電位にプルアップされている状態になっているため、図6に示すように、例えば時間T2で電源端子VDDに強制的に電圧が印加されても、PMOSトランジスタM1のゲート端子の電位は電源端子VDDの電位にプルアップされたままであり、PMOSトランジスタM1は、常時、オフの状態を維持する。このようにして、外部からの電圧印加による電源端子VDDの電位と内部電源ラインVDDAの電位の相対的な関係に関わらず、電源端子VDDを内部電源ラインVDDAから遮断することができる。
【0056】
図7は、本実施形態の半導体集積回路装置2に搭載される電源スイッチ回路4の他の例を示す回路構成図であり、図3の具体的な別の回路構成を示している。図7の電源スイッチ回路4は、図4Aのチャージポンプ回路25を判定信号S1と判定信号S4の論理積信号によって制御するように変更したものである。論理積信号は、論理積回路G12から出力される。
【0057】
図8に、図7における本発明の半導体集積回路装置2に搭載される電源スイッチ回路4の接触モード動作時の各部の動作波形を示す。チャージポンプ回路25を判定信号S1と判定信号S4の論理積信号によって制御することで、接触/非接触判定回路5が動作モードを判定するまでの期間(T1)は、チャージポンプ回路25は負電圧の生成を開始せず、接触/非接触判定回路5が動作モードを判定した後に、接触モードであれば負電圧の生成を開始する。
【0058】
図9に、図7における本発明の半導体集積回路装置2に搭載される電源スイッチ回路4の非接触モード動作時の各部動作波形を示す。上述の通り、接触/非接触判定回路5が動作モードを判定するまでの期間は、チャージポンプ回路25は負電圧の生成を開始せずに停止している。接触/非接触判定回路5が動作モードを判定した後、非接触モードであれば、チャージポンプ回路25は動作を開始せずに停止した状態が維持される。
【0059】
このように、チャージポンプ回路25を判定信号S1と判定信号S4の論理積信号で制御することによって、非接触モードにおいてチャージポンプ回路25を動作させることなく、非接触モードの動作を継続することができる。これにより、無駄な電力を消費することが回避される。
【0060】
以上、本発明者よりなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図1における電源スイッチ回路4をNMOSトランジスタで構成し、その電源スイッチ回路4を接地端子VSS側に接続してもよい。この場合、電源回路3の出力端子は電源回路3の出力電圧の低電位側の端子に変更され、電源端子VDDは第2の電源端子に、接地端子VSSは第1の電源端子に変更される。更に、チャージポンプ回路は、この第2の電源端子の電位よりも高い電位の電圧、即ち、第1の電源端子の電位から第2の電源端子の電位への方向に第2の電源端子の電位を越える設定電位の正電圧を生成するように回路構成が変更される。
【図面の簡単な説明】
【0061】
【図1】本発明に係る半導体集積回路装置及びICカードの実施形態を説明するための基本構成図。
【図2】本発明のICカードを説明するための斜視図。
【図3】本発明の半導体集積回路装置に搭載される電源スイッチ回路を説明するための基本構成図。
【図4A】本発明の半導体集積回路装置に搭載される電源スイッチ回路の一例を説明するための回路図。
【図4B】図4Aの電源スイッチ回路におけるチャージポンプ回路の一例を説明するための回路図。
【図4C】図1の半導体集積回路装置における判定回路の一例を説明するための回路図。
【図5】図4Aの電源スイッチ回路の接触モード時の動作を説明するための波形図。
【図6】図4Aの電源スイッチ回路の非接触モード時の動作を説明するための波形図。
【図7】本発明の半導体集積回路装置に搭載される電源スイッチ回路の他の例を説明するための回路図。
【図8】図7の電源スイッチ回路の接触モード時の動作を説明するための波形図。
【図9】図7の電源スイッチ回路の非接触モード時の動作を説明するための波形図。
【符号の説明】
【0062】
1…ICカード、2…半導体集積回路装置、3…電源回路、4…電源スイッチ回路、5…接触/非接触判定回路、6…内部回路、12…接触端子、13…プリント基板、14…コイル、15…ICチップ、16…金属端子、21…ゲート制御回路、22,23…プルアップ回路、24…プルダウン回路、25…チャージポンプ回路、L1…アンテナ、LA,LB…アンテナ接続端子、G1…インバータ回路、M1〜M6…MOSトランジスタ、R1…抵抗、S1〜S4…判定信号、VDD…電源端子、VDDA…内部電源ライン、VSS…接地端子、PIO…信号入出力端子。
【特許請求の範囲】
【請求項1】
アンテナに接続されるアンテナ端子と、
上記アンテナから上記アンテナ端子に与えられる交流信号を整流平滑して直流電圧を得る電源回路と、
外部装置から電源が入力される第1及び第2の電源端子と、
上記第1の電源端子と上記電源回路の出力端子との間に接続される電源スイッチ回路と、
上記電源回路の出力端子に生じる電圧によって動作する内部回路とを具備し、
上記電源スイッチ回路は、
上記第1の電源端子と上記電源回路の出力端子との間に直列に接続される第1及び第2のMOSトランジスタと、
上記第1のMOSトランジスタのゲート端子に接続される第1のプルアップ回路と、
上記第2のMOSトランジスタのゲート端子に接続される第2のプルアップ回路とを有し、
上記アンテナから交流信号が得られるときに、上記第1のプルアップ回路が上記第1のMOSトランジスタのゲート端子を上記第1の電源端子に短絡し、上記第2のプルアップ回路が上記第2のMOSトランジスタのゲート端子を上記電源回路の出力端子に短絡し、
上記アンテナから交流信号が得られないときに、上記第1及び第2のプルアップ回路が動作を停止し、上記第1及び第2のMOSトランジスタのゲート端子の電位が、上記第1の電源端子の電位から上記第2の電源端子の電位への方向に設定される設定電位になることを特徴とする半導体集積回路装置。
【請求項2】
請求項1において、
上記電源スイッチ回路は、更に、上記第1及び第2のMOSトランジスタのゲート端子に接続されるプルダウン回路を有し、
上記プルダウン回路は、上記アンテナから交流信号が得られないときに、上記第1及び第2のMOSトランジスタのゲート端子の電位を上記設定電位にするように動作することを特徴とする半導体集積回路装置。
【請求項3】
請求項2において、
更に、上記アンテナから得られる交流信号の有無を判定する判定回路を具備し
上記判定回路は、上記第1及び第2のプルアップ回路の動作及びプルダウン回路の動作を制御することを特徴とする半導体集積回路装置。
【請求項4】
請求項3において、
上記電源スイッチ回路は、上記プルダウン回路に接続されるチャージポンプ回路を更に有し、
上記チャージポンプ回路は、上記第1の電源端子の電位から上記第2の電源端子の電位への方向に上記第2の電源端子の電位を越える設定電位の電圧を生成し、
上記プルダウン回路は、上記第1及び第2のMOSトランジスタのゲート端子の電位を上記チャージポンプ回路が生成する電圧の設定電位とすることを特徴とする半導体集積回路装置。
【請求項5】
請求項4において、
上記プルダウン回路は、上記チャージポンプ回路が生成する電圧が上記チャージポンプ回路の動作開始後に上記第2の電源端子の電位を越えるまでは、上記第1及び第2のMOSトランジスタのゲート端子の電位を接地電位とすることを特徴とする半導体集積回路装置。
【請求項6】
請求項4において、
上記チャージポンプ回路は、上記アンテナ端子から交流信号が得られないときに動作することを特徴とする半導体集積回路装置。
【請求項7】
請求項4において、
上記チャージポンプ回路は、上記アンテナ端子から交流信号が得られず、かつ、上記判定回路が判定を確定してから以降に動作することを特徴とする半導体集積回路装置。
【請求項8】
請求項4〜請求項7のいずれかにおいて、
上記第1及び第2のMOSトランジスタは、それぞれ第1及び第2のPMOSトランジスタであり、
上記第1のPMOSトランジスタのバルク端子が上記第1の電源端子に接続され、
上記第2のPMOSトランジスタのバルク端子が上記電源回路の出力端子に接続され、
上記チャージポンプ回路が生成する電圧が上記第2の電源端子の電位よりも低い負電圧であることを特徴とする半導体集積回路装置。
【請求項9】
請求項4〜請求項7のいずれかにおいて、
上記第1及び第2のMOSトランジスタは、それぞれ第1及び第2のNMOSトランジスタであり、
上記第1のNMOSトランジスタのバルク端子が上記第1の電源端子に接続され、
上記第2のNMOSトランジスタのバルク端子が上記電源回路の出力端子に接続され、
上記チャージポンプ回路が生成する電圧が上記第2の電源端子の電位よりも高い正電圧であることを特徴とする半導体集積回路装置。
【請求項10】
アンテナとなるコイルと、
外部装置に接続するための金属端子と、
請求項1〜請求項9のいずれかに記載の半導体集積回路装置とを具備し、
上記コイルが上記半導体集積回路装置が有するアンテナ端子に接続され、
上記金属端子が上記半導体集積回路装置が有する第1及び第2の電源端子に接続されていることを特徴とするICカード。
【請求項1】
アンテナに接続されるアンテナ端子と、
上記アンテナから上記アンテナ端子に与えられる交流信号を整流平滑して直流電圧を得る電源回路と、
外部装置から電源が入力される第1及び第2の電源端子と、
上記第1の電源端子と上記電源回路の出力端子との間に接続される電源スイッチ回路と、
上記電源回路の出力端子に生じる電圧によって動作する内部回路とを具備し、
上記電源スイッチ回路は、
上記第1の電源端子と上記電源回路の出力端子との間に直列に接続される第1及び第2のMOSトランジスタと、
上記第1のMOSトランジスタのゲート端子に接続される第1のプルアップ回路と、
上記第2のMOSトランジスタのゲート端子に接続される第2のプルアップ回路とを有し、
上記アンテナから交流信号が得られるときに、上記第1のプルアップ回路が上記第1のMOSトランジスタのゲート端子を上記第1の電源端子に短絡し、上記第2のプルアップ回路が上記第2のMOSトランジスタのゲート端子を上記電源回路の出力端子に短絡し、
上記アンテナから交流信号が得られないときに、上記第1及び第2のプルアップ回路が動作を停止し、上記第1及び第2のMOSトランジスタのゲート端子の電位が、上記第1の電源端子の電位から上記第2の電源端子の電位への方向に設定される設定電位になることを特徴とする半導体集積回路装置。
【請求項2】
請求項1において、
上記電源スイッチ回路は、更に、上記第1及び第2のMOSトランジスタのゲート端子に接続されるプルダウン回路を有し、
上記プルダウン回路は、上記アンテナから交流信号が得られないときに、上記第1及び第2のMOSトランジスタのゲート端子の電位を上記設定電位にするように動作することを特徴とする半導体集積回路装置。
【請求項3】
請求項2において、
更に、上記アンテナから得られる交流信号の有無を判定する判定回路を具備し
上記判定回路は、上記第1及び第2のプルアップ回路の動作及びプルダウン回路の動作を制御することを特徴とする半導体集積回路装置。
【請求項4】
請求項3において、
上記電源スイッチ回路は、上記プルダウン回路に接続されるチャージポンプ回路を更に有し、
上記チャージポンプ回路は、上記第1の電源端子の電位から上記第2の電源端子の電位への方向に上記第2の電源端子の電位を越える設定電位の電圧を生成し、
上記プルダウン回路は、上記第1及び第2のMOSトランジスタのゲート端子の電位を上記チャージポンプ回路が生成する電圧の設定電位とすることを特徴とする半導体集積回路装置。
【請求項5】
請求項4において、
上記プルダウン回路は、上記チャージポンプ回路が生成する電圧が上記チャージポンプ回路の動作開始後に上記第2の電源端子の電位を越えるまでは、上記第1及び第2のMOSトランジスタのゲート端子の電位を接地電位とすることを特徴とする半導体集積回路装置。
【請求項6】
請求項4において、
上記チャージポンプ回路は、上記アンテナ端子から交流信号が得られないときに動作することを特徴とする半導体集積回路装置。
【請求項7】
請求項4において、
上記チャージポンプ回路は、上記アンテナ端子から交流信号が得られず、かつ、上記判定回路が判定を確定してから以降に動作することを特徴とする半導体集積回路装置。
【請求項8】
請求項4〜請求項7のいずれかにおいて、
上記第1及び第2のMOSトランジスタは、それぞれ第1及び第2のPMOSトランジスタであり、
上記第1のPMOSトランジスタのバルク端子が上記第1の電源端子に接続され、
上記第2のPMOSトランジスタのバルク端子が上記電源回路の出力端子に接続され、
上記チャージポンプ回路が生成する電圧が上記第2の電源端子の電位よりも低い負電圧であることを特徴とする半導体集積回路装置。
【請求項9】
請求項4〜請求項7のいずれかにおいて、
上記第1及び第2のMOSトランジスタは、それぞれ第1及び第2のNMOSトランジスタであり、
上記第1のNMOSトランジスタのバルク端子が上記第1の電源端子に接続され、
上記第2のNMOSトランジスタのバルク端子が上記電源回路の出力端子に接続され、
上記チャージポンプ回路が生成する電圧が上記第2の電源端子の電位よりも高い正電圧であることを特徴とする半導体集積回路装置。
【請求項10】
アンテナとなるコイルと、
外部装置に接続するための金属端子と、
請求項1〜請求項9のいずれかに記載の半導体集積回路装置とを具備し、
上記コイルが上記半導体集積回路装置が有するアンテナ端子に接続され、
上記金属端子が上記半導体集積回路装置が有する第1及び第2の電源端子に接続されていることを特徴とするICカード。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2007−156767(P2007−156767A)
【公開日】平成19年6月21日(2007.6.21)
【国際特許分類】
【出願番号】特願2005−350133(P2005−350133)
【出願日】平成17年12月5日(2005.12.5)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成19年6月21日(2007.6.21)
【国際特許分類】
【出願日】平成17年12月5日(2005.12.5)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]